JPH0797665B2 - 酸化物超伝導体回路形成法 - Google Patents

酸化物超伝導体回路形成法

Info

Publication number
JPH0797665B2
JPH0797665B2 JP6043339A JP4333994A JPH0797665B2 JP H0797665 B2 JPH0797665 B2 JP H0797665B2 JP 6043339 A JP6043339 A JP 6043339A JP 4333994 A JP4333994 A JP 4333994A JP H0797665 B2 JPH0797665 B2 JP H0797665B2
Authority
JP
Japan
Prior art keywords
thin film
oxide superconductor
gold
superconductor circuit
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6043339A
Other languages
English (en)
Other versions
JPH06342943A (ja
Inventor
陽一 榎本
義和 日高
敏明 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP6043339A priority Critical patent/JPH0797665B2/ja
Publication of JPH06342943A publication Critical patent/JPH06342943A/ja
Publication of JPH0797665B2 publication Critical patent/JPH0797665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、酸化物超伝導体回路作
製過程の配線パターン又は絶縁層形成におけるレジスト
材料の使用方法に関連した、酸化物超伝導体回路形成法
に関する。
【0002】
【従来の技術】従来、酸化物超伝導体の回路形成用レジ
ストとして、有機ホトレジストが使用されているが、該
レジストでは、基板温度が高くなると固化し、一般のリ
ムーバー液では除却することが困難となる。
【0003】
【発明が解決しようとする課題】超伝導体の回路を作製
するには、上部電極、取出し電極あるいは絶縁層等の薄
膜を順次形成する必要があるが、この工程で上述の基板
温度が上げられない制約は、膜の形成時間の増大あるい
は膜間の接着強度低下等の欠点を回路系に残し、極低温
と室温との間の熱サイクルにより素子劣化を生じること
になっていた。
【0004】本発明は、酸化物薄膜がもつ化学的安定性
に注目したレジストの使用方法を特徴とし、その目的
は、高基板温度でのリフトオフ工程を行う酸化物超伝導
体回路形成法を提供することにある。
【0005】
【課題を解決するための手段】すなわち、本発明を概説
すれば、本発明は、酸化物超伝導体回路の形成法におい
て、パターン化した基板上に、金の薄膜パターンを形成
し、次いでこの金の反応温度未満の高温で、パターン化
した基板上に酸化物超伝導体薄膜を堆積し、その後、金
の薄膜パターンをヨウ素とヨウ化カリウムの混合水溶液
で溶解除却して酸化物超伝導体薄膜のパターンを形成す
ることを特徴とする酸化物超伝導体回路形成法に関す
る。
【0006】
【作用】酸化物薄膜は高温酸化雰囲気及び硫酸、硝酸、
リン酸等の希釈液あるいは金のエッチャントであるKI
+I2 水溶液に対し安定である特性をもつ。この特徴を
生かしたレジストの使用法を研究して本発明に到達し
た。本発明における酸化物超伝導体の例にはBaPb
(1-x)Bi(x)3(ただし0.05≦X≦0.30)がある。ま
た、酸化物薄膜を形成する酸化物の例にはAl23
BaPb(1-y)Bi(y)3(ただし0≦y、以下、BPB
と略記する)がある。
【0007】本発明における金の薄膜パターンを形成す
る方法としては、有機ホトレジストを用いる方法及びマ
スクパターンを用いる方法などがある。またこの金の除
却液の例としてはヨウ素とヨウ化カリウムの水溶液があ
る。本発明によれば、高基板温度でもレジストを使用す
ることが可能であるから、酸化物超伝導体回路形成にリ
フトオフ法が適用できる。
【0008】このため酸化物超伝導体を用いた多層回路
を製作する場合における酸化物超伝導体層間を分離する
絶縁層の形成、あるいは同種材料からなりエッチング法
が適用できないときの多層化に有効である。以下実施例
により本発明を更に詳細に説明するが、本発明はこれら
実施例に限定されるものではない。
【0009】なお添付図面の図1は本発明方法の一実施
の態様を示す工程図である。
【0010】
【実施例】図1に示した工程に従って回路を形成した。
図1において1は基板(これにはパターン化した基板も
含まれる)、2は有機ホトレジスト、3は酸化物薄膜、
31はBPB薄膜、4は金薄膜を意味する。初めに基板
上にBPB薄膜のパターン化を行い(工程a)、次に、
上部を全面にわたって金薄膜で覆う(工程b)。この場
合は、真空蒸着法で、約1μm厚に形成する。その後、
通常のホトリソグラフ法を用いて有機レジストパターン
を形成する(工程c)。次に金薄膜のパターン化をエッ
チング法により行い、その後有機レジストの除却を行う
(工程d)。金に対して、ヨウ素とヨウ化カリの混合水
溶液(KI:I2 :H2O=20g、10g、100
g)がエッチング液として適当である。次いで絶縁層
(例えばAl23 )あるいは酸化物超伝導体層を上面
全面にわたって充分な接着強度が得られる高基板温度
(約300℃)で真空蒸着により堆積する。この場合、
上述の金薄膜4はBPBあるいは絶縁層と反応せず安定
である。最後に、金薄膜を除却することにより、目的と
するパターンを得る(工程f)。金薄膜の除却剤は工程
dで用いたエッチング液を用いることができ、数分以内
に完全に金薄膜を除却することが可能である。上述のエ
ッチング液に対して、BPBは数時間浸しても安定であ
り、上述の工程により数μm精度をもつ目的とする機能
の回路を形成することができる。
【0011】
【発明の効果】以上詳細に説明したように、本発明によ
れば、酸化物超伝導体回路形成にリフトオフ法が適用で
き、酸化物超伝導体層間を分離する絶縁層の形成、ある
いは同種材料からなりエッチング法が適用できないとき
の多層化に有効である利点がある。
【図面の簡単な説明】
【図1】金薄膜を用いる場合の工程図である。
【符号の説明】
1 基板 2 有機ホトレジスト膜 3 絶縁膜又はBPB膜 31 BPB膜 4 金薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 敏明 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社 茨城電気通信 研究所内 (56)参考文献 特開 昭50−154792(JP,A) 特開 昭58−87884(JP,A) JOURAL OF APPLIED PHYSICS 51〜8!(AUGUST 1980)PP.4310−4316 IEEE TRANSACTION O N MAGNETICS MAG−17〜 1!(JANUARY 1981)PP.314 −317 昭和57年度電子通信学会総合全国大会予 稿集「BAPB▲下0.7▼BI▲下0. 3▼O▲下3▼被膜における新現象」P. 2−78

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 パターン化した基板上に、金の薄膜パタ
    ーンを形成し、前記パターン化した基板と金の反応温度
    未満の高温で、前記パターン化した基板上に酸化物超伝
    導体薄膜を堆積し、前記金の薄膜パターンをヨウ素とヨ
    ウ化カリウムの混合水溶液で溶解除去することを特徴と
    する酸化物超伝導体回路形成法。
JP6043339A 1994-02-18 1994-02-18 酸化物超伝導体回路形成法 Expired - Lifetime JPH0797665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6043339A JPH0797665B2 (ja) 1994-02-18 1994-02-18 酸化物超伝導体回路形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6043339A JPH0797665B2 (ja) 1994-02-18 1994-02-18 酸化物超伝導体回路形成法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57109898A Division JPH0656903B2 (ja) 1982-06-28 1982-06-28 酸化物超伝導体回路形成法

Publications (2)

Publication Number Publication Date
JPH06342943A JPH06342943A (ja) 1994-12-13
JPH0797665B2 true JPH0797665B2 (ja) 1995-10-18

Family

ID=12661094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6043339A Expired - Lifetime JPH0797665B2 (ja) 1994-02-18 1994-02-18 酸化物超伝導体回路形成法

Country Status (1)

Country Link
JP (1) JPH0797665B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102143657B (zh) * 2011-01-20 2013-05-22 广州杰赛科技股份有限公司 一种无导线镀金印制板的加工方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEETRANSACTIONONMAGNETICSMAG−17〜1!(JANUARY1981)PP.314−317
JOURALOFAPPLIEDPHYSICS51〜8!(AUGUST1980)PP.4310−4316
昭和57年度電子通信学会総合全国大会予稿集「BAPB▲下0.7▼BI▲下0.3▼O▲下3▼被膜における新現象」P.2−78

Also Published As

Publication number Publication date
JPH06342943A (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
EP0054663B1 (en) Method for forming a copper based metal pattern
CA1228180A (en) Method of making a high performance small area, thin film transistor
US4132586A (en) Selective dry etching of substrates
JPS5811512B2 (ja) パタ−ン形成方法
EP0560442B1 (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
US4933318A (en) Plasma etch of masked superconductor film
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US3772102A (en) Method of transferring a desired pattern in silicon to a substrate layer
JPH0797665B2 (ja) 酸化物超伝導体回路形成法
JPS592349A (ja) 酸化物超伝導体回路形成法
JP2989956B2 (ja) 半導体装置の製造方法
JPS59148350A (ja) 半導体装置の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS60254733A (ja) パタ−ン形成法
JP3104727B2 (ja) アパーチャの製造方法
JPH0828538B2 (ja) 超電導薄膜パタンの形成方法
JPS61133979A (ja) 表示素子の電極構造
JPS6314190A (ja) Ito膜上に薄膜を形成する方法
JPH0228975A (ja) イメージセンサの製造方法
JPH0410676A (ja) パターン化酸化物超伝導膜形成法
JPH0634438B2 (ja) 配線電極の形成方法
JPH05263216A (ja) 基板上に金属パターンを形成する方法及び薄膜磁気ヘッドの製造方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPH05251425A (ja) Au膜エッチング方法