JPH0634438B2 - 配線電極の形成方法 - Google Patents
配線電極の形成方法Info
- Publication number
- JPH0634438B2 JPH0634438B2 JP61210200A JP21020086A JPH0634438B2 JP H0634438 B2 JPH0634438 B2 JP H0634438B2 JP 61210200 A JP61210200 A JP 61210200A JP 21020086 A JP21020086 A JP 21020086A JP H0634438 B2 JPH0634438 B2 JP H0634438B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring electrode
- forming
- conductive layer
- resist
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線電極の形成方法に関し、特にアクティブマ
トリクスアレイ等に使用する断線が起こりにくい配線電
極の形成方法に関する。
トリクスアレイ等に使用する断線が起こりにくい配線電
極の形成方法に関する。
近年オフィスオートメーションの進展に伴い、マンマシ
ンインターフェイスとしての平板表示デバイスの開発が
活発に進められている。液晶ディスプレイ装置において
もＣＲＴと同等の高い表示情報量を得るためアクティブ
マトリクス基板の開発が盛んである。アクティブマトリ
クス基板では１画素に１つのアクティブ素子を使用する
ため、大面積にわたり細い配線電極を形成する必要があ
る。
ンインターフェイスとしての平板表示デバイスの開発が
活発に進められている。液晶ディスプレイ装置において
もＣＲＴと同等の高い表示情報量を得るためアクティブ
マトリクス基板の開発が盛んである。アクティブマトリ
クス基板では１画素に１つのアクティブ素子を使用する
ため、大面積にわたり細い配線電極を形成する必要があ
る。
第２図（ａ）〜（ｃ）は従来の配線電極の形成方法の一
例を工程順に示した模式的断面図である。第２図（ａ）
に示すように絶縁基板１上に第１の導電膜２と第２の導
電膜４を順々に形成する工程と、第２図（ｂ）に示すよ
うに第２の導電膜４上にホトレジスト法により配線電極
用のレジストパターン３を形成する工程と、第２図
（ｃ）に示すように第２および第１の導電膜４および２
を順々にエッチングした後レジストを除去する工程とか
らなっていた。この形成方法の場合、第１の導電膜２は
絶縁基板１との接着性の良いものを、第２の導電膜４は
電気的特性の良好なものを用いることが多いが、両者を
満たす導電膜があるときは当然１層のみの導電膜が用い
られる。
例を工程順に示した模式的断面図である。第２図（ａ）
に示すように絶縁基板１上に第１の導電膜２と第２の導
電膜４を順々に形成する工程と、第２図（ｂ）に示すよ
うに第２の導電膜４上にホトレジスト法により配線電極
用のレジストパターン３を形成する工程と、第２図
（ｃ）に示すように第２および第１の導電膜４および２
を順々にエッチングした後レジストを除去する工程とか
らなっていた。この形成方法の場合、第１の導電膜２は
絶縁基板１との接着性の良いものを、第２の導電膜４は
電気的特性の良好なものを用いることが多いが、両者を
満たす導電膜があるときは当然１層のみの導電膜が用い
られる。
このような配線電極の形成方法を用いてアクティブマト
リクス基板を製造すると、レジストパターン３や第１，
第２の導電膜２，４に欠陥があると断線となるため歩留
まりが非常に悪いという欠点があった。
リクス基板を製造すると、レジストパターン３や第１，
第２の導電膜２，４に欠陥があると断線となるため歩留
まりが非常に悪いという欠点があった。
本発明の目的は、このような従来の欠点を除去し、断線
が起こりにくい配線電極の形成方法を提供することにあ
る。
が起こりにくい配線電極の形成方法を提供することにあ
る。
本発明の配線電極の形成方法は、絶縁基板上に第１の導
電層を形成する工程と、この第１の導電層上にホトレジ
スト法により第１の配線電極用レジストパターンを形成
する工程と、前記第１の導電層をエッチングによりパタ
ーニングした後レジストを除去する工程と、第２の導電
層を形成する工程と、この第２の導電層上にホトレジス
ト法により前記第１の配線電極と形状は同じでわずかに
幅の違う第２の配線電極用レジストパターンを形成する
工程と、前記第１の導電層はほとんどエッチングしない
エッチャントを用いて前記第２の導電層をエッチングに
よりパターニングした後レジストを除去する工程を備え
ている。
電層を形成する工程と、この第１の導電層上にホトレジ
スト法により第１の配線電極用レジストパターンを形成
する工程と、前記第１の導電層をエッチングによりパタ
ーニングした後レジストを除去する工程と、第２の導電
層を形成する工程と、この第２の導電層上にホトレジス
ト法により前記第１の配線電極と形状は同じでわずかに
幅の違う第２の配線電極用レジストパターンを形成する
工程と、前記第１の導電層はほとんどエッチングしない
エッチャントを用いて前記第２の導電層をエッチングに
よりパターニングした後レジストを除去する工程を備え
ている。
本発明の配線電極の形成方法を用いれば、第１の導電層
と第２の導電層を２回に分けてパターニングし、しかも
第２の導電層のパターンエッチングのとき第１の導電層
はエッチングされない。このため第１回目のレジストパ
ターンや第１の導電層に欠陥があっても第２回目のレジ
ストパターンや第２の導電層の欠陥が前者と同一の場所
にない限り断線とはならない。前者と後者で同一の場所
に欠陥が発生する確立は極めて低く、したがって配線電
極の断線はほとんど起こらない。なお欠陥としては導電
層が部分的に残る場合もあるが、液晶ディスプレイに用
いるアクティブマトリクスアレイでは配線電極幅に比べ
て１画素のピッチは１０倍程度あるため、導電層の残り
がディスプレイとしての欠陥となることはほとんどな
い。
と第２の導電層を２回に分けてパターニングし、しかも
第２の導電層のパターンエッチングのとき第１の導電層
はエッチングされない。このため第１回目のレジストパ
ターンや第１の導電層に欠陥があっても第２回目のレジ
ストパターンや第２の導電層の欠陥が前者と同一の場所
にない限り断線とはならない。前者と後者で同一の場所
に欠陥が発生する確立は極めて低く、したがって配線電
極の断線はほとんど起こらない。なお欠陥としては導電
層が部分的に残る場合もあるが、液晶ディスプレイに用
いるアクティブマトリクスアレイでは配線電極幅に比べ
て１画素のピッチは１０倍程度あるため、導電層の残り
がディスプレイとしての欠陥となることはほとんどな
い。
〔実施例〕 次に、本発明について実施例をもって詳細に説明する。
素子数４００×６４０，表示面積１８０mm×２４０mmの
液晶表示装置用薄膜トランジスタアレイのゲート電極配
線に本発明の配線電極の形成方法を実施した場合と従来
の配線電極の形成方法を実施した場合とを比較して説明
する。
液晶表示装置用薄膜トランジスタアレイのゲート電極配
線に本発明の配線電極の形成方法を実施した場合と従来
の配線電極の形成方法を実施した場合とを比較して説明
する。
第１図（ａ）〜（ｆ）は本発明の配線電極の形成方法の
一実施例を工程順に示した模式的断面図である。
一実施例を工程順に示した模式的断面図である。
本実施例は、第１図（ａ）に示すように絶縁基板１とし
てソーダガラスを用い、この上に第１の導電層２として
クロムを４００Åの厚さに直流アルゴンスパッタ法によ
り形成し、第１図（ｂ）に示すようにポジ型ホトレジス
ト法により１５μｍ幅の配線電極のレジストパターン３
を形成した。次に第１図（ｃ）に示すようにクロムを硝
酸セリウムアンモニウム塩を主成分とするエッチング液
でパターンエッチングしたあとレジストを除去した。そ
して第１図（ｄ）に示すように第２の導電層４としてア
ルミニウムを６００Åの厚さに蒸着法により形成し、第
１図（ｅ）に示すようにポジ型ホトレジスト法により２
５μｍ幅の配線電極のレジストパターン３を形成した。
最後に第１図（ｆ）に示すようにアルミニウムをリン酸
を主成分とするエッチング液でパターンエッチングした
後レジストを除去してゲート配線電極を形成した。この
ときゲート配線電極の断線は全く見られなかった。導電
層の残りは５〜２５μｍφのものが２３個、２５μｍφ
以上のものが２個あったが、ゲート配線電極のピッチは
３７５μｍであるためほとんど問題とならなかった。
てソーダガラスを用い、この上に第１の導電層２として
クロムを４００Åの厚さに直流アルゴンスパッタ法によ
り形成し、第１図（ｂ）に示すようにポジ型ホトレジス
ト法により１５μｍ幅の配線電極のレジストパターン３
を形成した。次に第１図（ｃ）に示すようにクロムを硝
酸セリウムアンモニウム塩を主成分とするエッチング液
でパターンエッチングしたあとレジストを除去した。そ
して第１図（ｄ）に示すように第２の導電層４としてア
ルミニウムを６００Åの厚さに蒸着法により形成し、第
１図（ｅ）に示すようにポジ型ホトレジスト法により２
５μｍ幅の配線電極のレジストパターン３を形成した。
最後に第１図（ｆ）に示すようにアルミニウムをリン酸
を主成分とするエッチング液でパターンエッチングした
後レジストを除去してゲート配線電極を形成した。この
ときゲート配線電極の断線は全く見られなかった。導電
層の残りは５〜２５μｍφのものが２３個、２５μｍφ
以上のものが２個あったが、ゲート配線電極のピッチは
３７５μｍであるためほとんど問題とならなかった。
一方、第２図（ａ）〜（ｃ）に示した従来の配線電極の
形成方法を用いると、ゲート配線電極の断線が２本存在
し、この基板を使用して薄膜トランジスタアレイを形成
し液晶ディスプレイとした場合には断線欠陥となってし
まった。
形成方法を用いると、ゲート配線電極の断線が２本存在
し、この基板を使用して薄膜トランジスタアレイを形成
し液晶ディスプレイとした場合には断線欠陥となってし
まった。
以上説明したように本発明の配線電極の形成方法は、第
１，第２の導電層の形成工程および第１，第２の配線電
極用レジストパターンの形成工程のどの工程で欠陥であ
っても同一の場所で起こる確率が極めて低いため断線と
はならず、極めて断線が起こりにくい配線電極を形成す
ることができるという効果を有する。
１，第２の導電層の形成工程および第１，第２の配線電
極用レジストパターンの形成工程のどの工程で欠陥であ
っても同一の場所で起こる確率が極めて低いため断線と
はならず、極めて断線が起こりにくい配線電極を形成す
ることができるという効果を有する。
第１図（ａ）〜（ｆ）は本発明の配線電極の形成方法の
一実施例を工程順に示した模式的断面図、第２図（ａ）
〜（ｃ）は従来の配線電極の形成方法の一例を工程順に
示した模式的断面図である。 １……絶縁基板、２……第１の導電層、３……レジスト
パターン、４……第２の導電層。
一実施例を工程順に示した模式的断面図、第２図（ａ）
〜（ｃ）は従来の配線電極の形成方法の一例を工程順に
示した模式的断面図である。 １……絶縁基板、２……第１の導電層、３……レジスト
パターン、４……第２の導電層。
Claims (1)
- 【請求項１】絶縁基板上に第１の導電層を形成する工程
と、この第１の導電層上にホトレジスト法により第１の
配線電極用レジストパターンを形成する工程と、前記第
１の導電層をエッチングによりパターニングした後レジ
ストを除去する工程と、第２の導電層を形成する工程
と、この第２の導電層上にホトレジスト法により前記第
１の配線電極と形状は同じでわずかに幅の違う第２の配
線電極用レジストパターンを形成する工程と、前記第１
の導電層はほとんどエッチングしないエッチャントを用
いて前記第２の導電層をエッチングによりパターニング
した後レジストを除去する工程を含むことを特徴とする
配線電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210200A JPH0634438B2 (ja) | 1986-09-05 | 1986-09-05 | 配線電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210200A JPH0634438B2 (ja) | 1986-09-05 | 1986-09-05 | 配線電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364081A JPS6364081A (ja) | 1988-03-22 |
| JPH0634438B2 true JPH0634438B2 (ja) | 1994-05-02 |
Family
ID=16585443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210200A Expired - Lifetime JPH0634438B2 (ja) | 1986-09-05 | 1986-09-05 | 配線電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634438B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0814668B2 (ja) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | マトリックス型液晶表示パネル |
| JP2015076470A (ja) * | 2013-10-08 | 2015-04-20 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143449A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 配線パタ−ンの形成方法 |
| JPS6230396A (ja) * | 1985-07-31 | 1987-02-09 | ソニー株式会社 | 回路パタ−ン形成方法 |
| JPS62111494A (ja) * | 1985-11-11 | 1987-05-22 | 株式会社日立製作所 | プリント配線板の製造方法 |
-
1986
- 1986-09-05 JP JP61210200A patent/JPH0634438B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364081A (ja) | 1988-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004732B1 (ko) | 박막 트랜지스터 배열기판의 제조방법 | |
| US5034339A (en) | Method for producing amorphous silicon thin film transistor array substrate | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0580650B2 (ja) | ||
| JPS6349914B2 (ja) | ||
| KR100331896B1 (ko) | 박막트랜지스터어레이의제조방법 | |
| JPH0634438B2 (ja) | 配線電極の形成方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JP2850564B2 (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| JPH0621052A (ja) | 導電膜の製造方法 | |
| JP3514997B2 (ja) | 液晶表示装置の製造方法およびアクティブマトリクス基板の製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JP3270920B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05127185A (ja) | 液晶表示素子の製造方法 | |
| JPH0568708B2 (ja) | ||
| JPH01245226A (ja) | アクティブマトリクス基板の製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH04155315A (ja) | 多層膜配線体の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02251932A (ja) | 非線形抵抗素子の製造方法 | |
| JPH05216052A (ja) | 液晶素子の製造方法 | |
| JPS63124034A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| JPS6033533A (ja) | 液晶マトリクス表示用電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |