JPH0797832B2 - 映像信号の画質調節回路 - Google Patents
映像信号の画質調節回路Info
- Publication number
- JPH0797832B2 JPH0797832B2 JP9449186A JP9449186A JPH0797832B2 JP H0797832 B2 JPH0797832 B2 JP H0797832B2 JP 9449186 A JP9449186 A JP 9449186A JP 9449186 A JP9449186 A JP 9449186A JP H0797832 B2 JPH0797832 B2 JP H0797832B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- voltage
- image quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン受像機などに用いられる映像信号
の画質調節回路に係り、特にIC化する場合に好適な映像
信号の画質調節回路に関する。
の画質調節回路に係り、特にIC化する場合に好適な映像
信号の画質調節回路に関する。
たとえばテレビジョン受像機などにおいて、利用者の好
みに合わせて画像の輪郭部を明確にして鮮明な画像にし
たり、また輪郭部をなまらせたりする画質調節回路とし
て特開昭49-131332号に記載のものが知られている。上
記した従来の画質調節回路は２次微分方式を用いたもの
であり、回路の電圧利得GVは下式で表わされている。
みに合わせて画像の輪郭部を明確にして鮮明な画像にし
たり、また輪郭部をなまらせたりする画質調節回路とし
て特開昭49-131332号に記載のものが知られている。上
記した従来の画質調節回路は２次微分方式を用いたもの
であり、回路の電圧利得GVは下式で表わされている。
ここでＰ＝jw:複素角周波数。
A:2次微分信号の利得を決める変数。
τ，ζ：回路素子値により決まる定数。
上記（１）式において、Ａの値により画質が調節される
ものであり、Ａを小さくすると画質の輪郭部をなまらせ
たソフトな画像が得られ、逆にＡを大きくすると輪郭部
が強調された鮮明な画像が得られるものである。
ものであり、Ａを小さくすると画質の輪郭部をなまらせ
たソフトな画像が得られ、逆にＡを大きくすると輪郭部
が強調された鮮明な画像が得られるものである。
ところが従来回路では回路素子としてコイルを使用する
ことから、これをIC内に取り入れることが困難であり、
IC化する場合コイルをIC外付とするための端子が増加す
るといった不都合が生じる。
ことから、これをIC内に取り入れることが困難であり、
IC化する場合コイルをIC外付とするための端子が増加す
るといった不都合が生じる。
本発明の目的は前記した不都合を除去し、IC化に適した
映像信号の画質調節回路を提供することにある。
映像信号の画質調節回路を提供することにある。
本発明では、２つの入力端子を備え、一方の入力端子に
は映像信号が供給され、前記２つの入力端子間の差電圧
を電流に変換する第１の増幅回路と、前記映像信号を入
力とし、制御電圧により利得が制御されるとともに、入
力された映像信号の位相と180度反転した信号を出力す
る可変利得回路と、前記制御電圧を発生する電圧源と、
一方が交流的に接地され他方は前記第１の増幅回路の出
力に接続されて、前記第１の増幅回路の出力を信号電圧
として取り出す第１のコンデンサと、２つの入力端子を
備え一方の入力端子には前記第１のコンデンサより取り
出された信号電圧が供給され、前記２つの入力端子間の
差電圧を電流に変換する第２の増幅回路と、一方は前記
可変利得回路の出力に接続され他方は前記第２の増幅回
路の出力に接続され、前記第２の増幅回路の出力との接
続点より画質調節された映像信号を取り出す第２のコン
デンサとを備え、前記画質調節された映像信号が前記第
１および第２の増幅回路のもう一方の入力端子にそれぞ
れ供給されるようになしたアクティブフィルタにより画
質調節回路を構成する 〔作用〕 上記した画質調節回路は、第１の増幅回路より入力され
た信号に対しては２次ローパスフィルタとして動作し、
可変利得回路より入力された信号に対しては２次ハイパ
スフィルタとして動作する。そのため、画質調節回路の
出力には、第１の増幅回路より入力された映像信号の低
域信号と、可変利得回路より入力された映像信号を180
度位相反転した高域信号とが加算されて出力される。こ
のとき可変利得回路の利得を制御することにより、画質
調節回路の出力信号として得られる映像信号の高域信号
レベルが制御される。すなわち可変利得回路の利得を制
御することで、画質調節回路の出力には輪郭部をなまら
せた、あるいは強調された映像信号が得られるものであ
る。
は映像信号が供給され、前記２つの入力端子間の差電圧
を電流に変換する第１の増幅回路と、前記映像信号を入
力とし、制御電圧により利得が制御されるとともに、入
力された映像信号の位相と180度反転した信号を出力す
る可変利得回路と、前記制御電圧を発生する電圧源と、
一方が交流的に接地され他方は前記第１の増幅回路の出
力に接続されて、前記第１の増幅回路の出力を信号電圧
として取り出す第１のコンデンサと、２つの入力端子を
備え一方の入力端子には前記第１のコンデンサより取り
出された信号電圧が供給され、前記２つの入力端子間の
差電圧を電流に変換する第２の増幅回路と、一方は前記
可変利得回路の出力に接続され他方は前記第２の増幅回
路の出力に接続され、前記第２の増幅回路の出力との接
続点より画質調節された映像信号を取り出す第２のコン
デンサとを備え、前記画質調節された映像信号が前記第
１および第２の増幅回路のもう一方の入力端子にそれぞ
れ供給されるようになしたアクティブフィルタにより画
質調節回路を構成する 〔作用〕 上記した画質調節回路は、第１の増幅回路より入力され
た信号に対しては２次ローパスフィルタとして動作し、
可変利得回路より入力された信号に対しては２次ハイパ
スフィルタとして動作する。そのため、画質調節回路の
出力には、第１の増幅回路より入力された映像信号の低
域信号と、可変利得回路より入力された映像信号を180
度位相反転した高域信号とが加算されて出力される。こ
のとき可変利得回路の利得を制御することにより、画質
調節回路の出力信号として得られる映像信号の高域信号
レベルが制御される。すなわち可変利得回路の利得を制
御することで、画質調節回路の出力には輪郭部をなまら
せた、あるいは強調された映像信号が得られるものであ
る。
以下、本発明の一実施例を第１図により説明する。
第１図は本発明による画質調節回路を用いたカラーテレ
ビジョン受像機の一実施例を示すブロック図であり、同
図において１はアンテナ、２はアンテナ１において受信
した放送信号のうち任意の局を選局し音声信号と複合カ
ラー映像信号（以下ビデオ信号と略す）を出力するチュ
ーナ回路、３は出力すべき音声信号を切換えるスイッチ
回路、４は音声信号を増幅する増幅回路、５は音声を出
力するスピーカである。
ビジョン受像機の一実施例を示すブロック図であり、同
図において１はアンテナ、２はアンテナ１において受信
した放送信号のうち任意の局を選局し音声信号と複合カ
ラー映像信号（以下ビデオ信号と略す）を出力するチュ
ーナ回路、３は出力すべき音声信号を切換えるスイッチ
回路、４は音声信号を増幅する増幅回路、５は音声を出
力するスピーカである。
６および７はカラーテレビジョン受像機外部よりビデオ
信号および音声信号を入力するための入力端子、８はチ
ューナ回路２より出力されたビデオ信号と入力端子６よ
り入力されるビデオ信号とを切換えるスイッチ回路、９
はスイッチ回路３および８を制御する切換信号を入力す
る入力端子である。
信号および音声信号を入力するための入力端子、８はチ
ューナ回路２より出力されたビデオ信号と入力端子６よ
り入力されるビデオ信号とを切換えるスイッチ回路、９
はスイッチ回路３および８を制御する切換信号を入力す
る入力端子である。
10はビデオ信号からクロマ信号を抽出するバンドパスフ
ィルタ（以下BPFと略す）、11はクロマ信号を復調し３
つの色差信号R-Y,G-Y,B-Yを出力する色復調回路であ
る。
ィルタ（以下BPFと略す）、11はクロマ信号を復調し３
つの色差信号R-Y,G-Y,B-Yを出力する色復調回路であ
る。
12はビデオ信号からクロマ信号のみを減衰させて輝度信
号を抽出するトラップフィルタ、13は輝度信号と色信号
の処理経路が異なることによって生じる遅延時間差を補
正する遅延回路、14は画質調節回路、15は画質調節回路
14へ輝度信号を入力する入力端子、16は画質を調節する
ための制御電圧VSを入力する入力端子、17は前記制御電
圧VSを発生する電圧源、18は画質調節された輝度信号を
出力する出力端子、19は入力された信号の位相と180度
反転した位相の信号を出力し、かつ制御電圧VSにより利
得を制御される可変利得回路、20および21は２つの入力
信号の差電圧を電流に変換し出力する増幅回路、C1およ
びC2はコンデンサである。
号を抽出するトラップフィルタ、13は輝度信号と色信号
の処理経路が異なることによって生じる遅延時間差を補
正する遅延回路、14は画質調節回路、15は画質調節回路
14へ輝度信号を入力する入力端子、16は画質を調節する
ための制御電圧VSを入力する入力端子、17は前記制御電
圧VSを発生する電圧源、18は画質調節された輝度信号を
出力する出力端子、19は入力された信号の位相と180度
反転した位相の信号を出力し、かつ制御電圧VSにより利
得を制御される可変利得回路、20および21は２つの入力
信号の差電圧を電流に変換し出力する増幅回路、C1およ
びC2はコンデンサである。
22はコントラスト調節回路、23はコントラスト調節回路
22を制御する制御電圧を発生する電圧源、24は輝度調節
回路（明るさを調節する回路）、25は輝度調節回路24を
制御する制御電圧を発生する電圧源、26は３つの色差信
号R-Y,G-Y,B-Yおよび輝度調節回路24より出力された輝
度信号より３原色信号R,G,Bを出力するマトリクス回
路、28はカラーブラウン管、27はカラーブラウン管28を
駆動するための増幅回路である。
22を制御する制御電圧を発生する電圧源、24は輝度調節
回路（明るさを調節する回路）、25は輝度調節回路24を
制御する制御電圧を発生する電圧源、26は３つの色差信
号R-Y,G-Y,B-Yおよび輝度調節回路24より出力された輝
度信号より３原色信号R,G,Bを出力するマトリクス回
路、28はカラーブラウン管、27はカラーブラウン管28を
駆動するための増幅回路である。
次に第１図に示す画質調節回路14について以下詳しく説
明する。
明する。
第１図に示す画質調節回路14において、入力端子15より
入力された信号は可変利得回路19と増幅回路20の一方の
入力としてそれぞれ供給され、増幅回路20の出力はコン
デンサC1を介して交流的に接地されるとともに、増幅回
路21の一方の入力として接続される。可変利得回路19の
出力はC2を介して増幅回路21の出力に接続されるととも
に、増幅回路20および21のもう一方の入力に接続され、
コンデンサC2と増幅回路21の接続点より導出された信号
は出力端子18より画質調節回路14の出力として出力され
る。
入力された信号は可変利得回路19と増幅回路20の一方の
入力としてそれぞれ供給され、増幅回路20の出力はコン
デンサC1を介して交流的に接地されるとともに、増幅回
路21の一方の入力として接続される。可変利得回路19の
出力はC2を介して増幅回路21の出力に接続されるととも
に、増幅回路20および21のもう一方の入力に接続され、
コンデンサC2と増幅回路21の接続点より導出された信号
は出力端子18より画質調節回路14の出力として出力され
る。
次に画質調節回路14の動作について説明する。
画質調節回路14の各部の信号を第１図に図示するよう
に、入力端子15より入力された信号をvi,可変利得回路1
9の出力をｖ′，増幅回路20の出力とコンデンサC1の接
接点より取り出される信号をｖ″，出力端子18より出力
される信号をv0とする。可変利得回路19は入力端子16よ
り入力された制御電圧VSによりその利得が制御されてお
り、その利得をＭとする。また可変利得回路19の出力は
入力された信号viに対し位相が180度反転した信号であ
る。可変利得回路19の出力信号ｖ′は下式で表わされ
る。
に、入力端子15より入力された信号をvi,可変利得回路1
9の出力をｖ′，増幅回路20の出力とコンデンサC1の接
接点より取り出される信号をｖ″，出力端子18より出力
される信号をv0とする。可変利得回路19は入力端子16よ
り入力された制御電圧VSによりその利得が制御されてお
り、その利得をＭとする。また可変利得回路19の出力は
入力された信号viに対し位相が180度反転した信号であ
る。可変利得回路19の出力信号ｖ′は下式で表わされ
る。
ｖ′＝−Ｍ・vi …（２） 次に増幅回路20の相互コンダクタンスをgm1とすると、
増幅回路20より出力される電流は（vi−v0）gm1で表わ
され、この電流がコンデンサC1に流れることにより信号
ｖ″が取り出され、信号の角周波数をｗとすると下式で
表わされる。
増幅回路20より出力される電流は（vi−v0）gm1で表わ
され、この電流がコンデンサC1に流れることにより信号
ｖ″が取り出され、信号の角周波数をｗとすると下式で
表わされる。
ここで、C1:コンデンサC1の容量値 S :ラプラス演算子 また増幅回路21の相互コンダクタンスgm2とすると、増
幅回路21より出力される電流は（ｖ″−v0）gm2で表わ
され、この電流がコンデンサC2に流れることにより信号
v0が取り出されると同時に、コンデンサC2のインピーダ
ンスが使用周波数帯域内において増幅回路21の出力イン
ピーダンスより十分に小さいとすれば可変利得回路19の
出力である信号ｖ′がv0に加算され、出力端子18より出
力される出力信号v0は下式で表わされる ここでC2:コンデンサC2の容量値。
幅回路21より出力される電流は（ｖ″−v0）gm2で表わ
され、この電流がコンデンサC2に流れることにより信号
v0が取り出されると同時に、コンデンサC2のインピーダ
ンスが使用周波数帯域内において増幅回路21の出力イン
ピーダンスより十分に小さいとすれば可変利得回路19の
出力である信号ｖ′がv0に加算され、出力端子18より出
力される出力信号v0は下式で表わされる ここでC2:コンデンサC2の容量値。
上記（４）式に上記（２），（３）式を代入し画質調節
回路14の伝達関数H1（Ｓ）を求めると下式で表わされる 上記（５）式に示されるように、本発明による画質調節
回路の伝達関数は従来の画質調節回路の電圧利得として
示された前記（１）式と同じであり、本発明による画質
調節回路は、制御電圧VSにより可変利得回路19の利得Ｍ
の値を制御することにより、従来の画質調節回路と同様
に画像の輪郭部を強調し鮮明な画像にしたり、また画像
の輪郭部をなまらせたりする動作が行える。さらに本発
明による画質調節回路はコイルを必要としないため、IC
化する場合従来回路のような不都合を生じない。
回路14の伝達関数H1（Ｓ）を求めると下式で表わされる 上記（５）式に示されるように、本発明による画質調節
回路の伝達関数は従来の画質調節回路の電圧利得として
示された前記（１）式と同じであり、本発明による画質
調節回路は、制御電圧VSにより可変利得回路19の利得Ｍ
の値を制御することにより、従来の画質調節回路と同様
に画像の輪郭部を強調し鮮明な画像にしたり、また画像
の輪郭部をなまらせたりする動作が行える。さらに本発
明による画質調節回路はコイルを必要としないため、IC
化する場合従来回路のような不都合を生じない。
また第１図で説明した画質調節回路14の増幅回路20およ
びコンデンサC1,または増幅回路21およびコンデンサC2
より成る回路は、入力信号を積分された信号として取り
出すもので、第２図に示す回路にて実現できる。
びコンデンサC1,または増幅回路21およびコンデンサC2
より成る回路は、入力信号を積分された信号として取り
出すもので、第２図に示す回路にて実現できる。
第２図において、トランジスタQ1のエミッタに抵抗R1,
トランジスタQ2のエミッタに抵抗R2が接続され、前記抵
抗R1,R2の他端が定電流源A1にそれぞれ接続されて、ト
ランジスタQ1,Q2は差動対を構成している。またトラン
ジスタQ1のベースは入力端子T1に接続されトランジスタ
Q2のベースは入力端子T2に接続され、入力端子T1,T2間
に入力信号Vinが加えられている。さらにトランジスタQ
2のコレクタ電流はQ2のコレクタにそれぞれエミッタが
接続された差動対トランジスタQ3,Q4により分流され
る。トランジスタQ3のベースはバイアス電圧VB1が加え
られ、トランジスタQ4のベースは制御端子T3に接続さ
れ、前記分流の程度を加減する制御電圧VCがT3に加えら
れる。またトランジスタQ4のコレクタはトランジスタQ5
のコレクタに接続されるとともに他端が接地された負荷
用コンデンサＣにも接続される。さらに前記コレクタは
出力端子T4にも接続され、出力電圧Voutを生じる。トラ
ンジスタQ5のベースはトランジスタQ6のベース，コレク
タに接続され、カレントミラー動作をし、トランジスタ
Q6のコレクタ電流とほぼ等しい電流がトランジスタQ5の
コレクタにほぼ定電流として流れる。一方トランジスタ
Q7,Q8のそれぞれのエミッタは接続されるとともに、定
電流源A2に接続されている。定電流源A2の電流値は前記
定電流源A1の電流I0の1/2のI0/2の値としている。また
トランジスタQ7,Q8のベースはそれぞれ前記トランジス
タQ3,Q4のベースに接続され、同様の電流の分流作用を
している。したがってトランジスタQ4のコレクタ電流と
Q8のコレクタ電流,Q6のコレクタ電流,Q5のコレクタ電流
はそれぞれほぼ等しくしてある。
トランジスタQ2のエミッタに抵抗R2が接続され、前記抵
抗R1,R2の他端が定電流源A1にそれぞれ接続されて、ト
ランジスタQ1,Q2は差動対を構成している。またトラン
ジスタQ1のベースは入力端子T1に接続されトランジスタ
Q2のベースは入力端子T2に接続され、入力端子T1,T2間
に入力信号Vinが加えられている。さらにトランジスタQ
2のコレクタ電流はQ2のコレクタにそれぞれエミッタが
接続された差動対トランジスタQ3,Q4により分流され
る。トランジスタQ3のベースはバイアス電圧VB1が加え
られ、トランジスタQ4のベースは制御端子T3に接続さ
れ、前記分流の程度を加減する制御電圧VCがT3に加えら
れる。またトランジスタQ4のコレクタはトランジスタQ5
のコレクタに接続されるとともに他端が接地された負荷
用コンデンサＣにも接続される。さらに前記コレクタは
出力端子T4にも接続され、出力電圧Voutを生じる。トラ
ンジスタQ5のベースはトランジスタQ6のベース，コレク
タに接続され、カレントミラー動作をし、トランジスタ
Q6のコレクタ電流とほぼ等しい電流がトランジスタQ5の
コレクタにほぼ定電流として流れる。一方トランジスタ
Q7,Q8のそれぞれのエミッタは接続されるとともに、定
電流源A2に接続されている。定電流源A2の電流値は前記
定電流源A1の電流I0の1/2のI0/2の値としている。また
トランジスタQ7,Q8のベースはそれぞれ前記トランジス
タQ3,Q4のベースに接続され、同様の電流の分流作用を
している。したがってトランジスタQ4のコレクタ電流と
Q8のコレクタ電流,Q6のコレクタ電流,Q5のコレクタ電流
はそれぞれほぼ等しくしてある。
このような構成において、端子T1,T2間に加えられる入
力電圧をVin,端子T4の出力電圧をVout,入力電圧によっ
てトランジスタQ2のコレクタに流れる交流電流をis,ト
ランジスタQ3,Q4による電流isの分流比（Q4のコレクタ
に流れる割合）をK,トランジスタQ1,Q2の各エミッタ抵
抗をγｅとすると が成立し、isがコンデンサＣに流れることにより、出力
電圧Voutを得る。信号の角周波数をωとすると、 となり、（６），（７）式からこの回路の伝達関数H
2（ｓ）を求めると、 となり、利得がK/C・（R1＋R2＋２γｅ）で表わされる
積分回路であることを示している。またエミッタ抵抗γ
ｅはエミッタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてγｅ
＝260Ωである。
力電圧をVin,端子T4の出力電圧をVout,入力電圧によっ
てトランジスタQ2のコレクタに流れる交流電流をis,ト
ランジスタQ3,Q4による電流isの分流比（Q4のコレクタ
に流れる割合）をK,トランジスタQ1,Q2の各エミッタ抵
抗をγｅとすると が成立し、isがコンデンサＣに流れることにより、出力
電圧Voutを得る。信号の角周波数をωとすると、 となり、（６），（７）式からこの回路の伝達関数H
2（ｓ）を求めると、 となり、利得がK/C・（R1＋R2＋２γｅ）で表わされる
積分回路であることを示している。またエミッタ抵抗γ
ｅはエミッタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてγｅ
＝260Ωである。
積分利得は抵抗R1,R2および分流比Ｋにより定めるよ
う、抵抗R1,R2を等しくREとし、エミッタ抵抗γｅに比
べて充分大きくすると、（８）式はほぼ で表わされる。
う、抵抗R1,R2を等しくREとし、エミッタ抵抗γｅに比
べて充分大きくすると、（８）式はほぼ で表わされる。
上記（10）式に示されるように、第２図に示した回路は
第１図で説明した増幅回路20およびコンデンサC1または
増幅回路21およびコンデンサC2にて構成される回路と同
様に動作する。
第１図で説明した増幅回路20およびコンデンサC1または
増幅回路21およびコンデンサC2にて構成される回路と同
様に動作する。
またIC化したコンデンサ容量Ｃおよび抵抗REの値がばら
ついて、積分利得が変化した場合、制御端子T3の制御電
圧VCを制御することによりトランジスタQ4のコレクタを
流れる信号電流の分流比Ｋを制御し、所望の積分利得と
することができる。すなわち、第２図に示した回路を第
１図で説明した画質調節回路14の増幅回路20および21と
して用いることでさらにIC化が容易となる利点がある。
ついて、積分利得が変化した場合、制御端子T3の制御電
圧VCを制御することによりトランジスタQ4のコレクタを
流れる信号電流の分流比Ｋを制御し、所望の積分利得と
することができる。すなわち、第２図に示した回路を第
１図で説明した画質調節回路14の増幅回路20および21と
して用いることでさらにIC化が容易となる利点がある。
またこの種の積分回路として特開昭55-45224号および特
開昭55-45266号に示される回路を用いてもよい。
開昭55-45266号に示される回路を用いてもよい。
さらに第１図で示した画質調節回路14の可変利得回路19
は第３図に示す回路にて実現できる。
は第３図に示す回路にて実現できる。
第３図において、トランジスタQ9のエミッタに抵抗R3,
トランジスタQ10のエミッタに抵抗R4が接続され、前記
抵抗R1,R2の他端が定電流源A4にそれぞれ接続されて、
トランジスタQ9,Q10は差動対を構成している。またトラ
ンジスタQ9のベースは入力端子T5に接続され入力信号vi
が加えられ、トランジスタQ10のベースにはバイアス電
圧VB2が加えられている。さらにトランジスタQ9のコレ
クタ電流はQ9のコレクタにそれぞれエミッタが接続され
た差動対トランジスタQ11,Q12により分流される。トラ
ンジスタQ11のベースはバイアス電圧VB3が加えられ、ト
ランジスタQ12のベースは制御端子T6に接続され、前記
分流の程度を加減する制御電圧VSがT6に加えられる。ま
たトランジスタQ12のコレクタは一方が回路電圧源VCCに
接続された負荷用抵抗R5に接続されるとともに出力端子
T7にも接続され出力電圧ｖ′を生じる。
トランジスタQ10のエミッタに抵抗R4が接続され、前記
抵抗R1,R2の他端が定電流源A4にそれぞれ接続されて、
トランジスタQ9,Q10は差動対を構成している。またトラ
ンジスタQ9のベースは入力端子T5に接続され入力信号vi
が加えられ、トランジスタQ10のベースにはバイアス電
圧VB2が加えられている。さらにトランジスタQ9のコレ
クタ電流はQ9のコレクタにそれぞれエミッタが接続され
た差動対トランジスタQ11,Q12により分流される。トラ
ンジスタQ11のベースはバイアス電圧VB3が加えられ、ト
ランジスタQ12のベースは制御端子T6に接続され、前記
分流の程度を加減する制御電圧VSがT6に加えられる。ま
たトランジスタQ12のコレクタは一方が回路電圧源VCCに
接続された負荷用抵抗R5に接続されるとともに出力端子
T7にも接続され出力電圧ｖ′を生じる。
このような構成において、端子T5に加えられる入力電圧
をvi,端子T7の出力電圧をｖ′，入力電圧viによってト
ランジスタQ9のコレクタに流れる交流電流をiG、トラン
ジスタQ11,Q12による電流iGの分流比（Q12のコレクタに
流れる割合）をm,トランジスタQ9,Q10の各エミッタ抵抗
をγ′ｅとすると、 が成立し、この電流iGはトランジスタQ11,Q12により分
流されて抵抗R5に流れることにより、出力電圧ｖ′が得
られ下式で表わせる。
をvi,端子T7の出力電圧をｖ′，入力電圧viによってト
ランジスタQ9のコレクタに流れる交流電流をiG、トラン
ジスタQ11,Q12による電流iGの分流比（Q12のコレクタに
流れる割合）をm,トランジスタQ9,Q10の各エミッタ抵抗
をγ′ｅとすると、 が成立し、この電流iGはトランジスタQ11,Q12により分
流されて抵抗R5に流れることにより、出力電圧ｖ′が得
られ下式で表わせる。
ｖ′＝−ｍ・iS・R5 …（12） （11）・（12）式から となり、利得がｍ・R5/（２γｅ′＋R3＋R4）であり、
出力電圧ｖ′は入力電圧viに対し位相が180度反転して
いることを示している。また回路利得が抵抗R3,R4,R5お
よび分流比ｍにより定めるよう、抵抗R3,R4を等しく
RE′とし、エミッタ抵抗γｅ′に比べて充分大きくする
と（13）式はほぼ で表わされる。
出力電圧ｖ′は入力電圧viに対し位相が180度反転して
いることを示している。また回路利得が抵抗R3,R4,R5お
よび分流比ｍにより定めるよう、抵抗R3,R4を等しく
RE′とし、エミッタ抵抗γｅ′に比べて充分大きくする
と（13）式はほぼ で表わされる。
上記（14）式に示されるように、制御端子T6の制御電圧
VSを制御することによりトランジスタQ12のコレクタを
流れる信号電流の分流比ｍが制御され回路利得を変化さ
せることができる。すなわち第１図で説明した可変利得
回路19と同様に動作する。またIC化した場合、抵抗R5,R
E′の値がばらついても、同一チプ上に形成される抵抗
は同じように値がばらつくので（14）式に示されるR5/R
E′の値は精度が良い。
VSを制御することによりトランジスタQ12のコレクタを
流れる信号電流の分流比ｍが制御され回路利得を変化さ
せることができる。すなわち第１図で説明した可変利得
回路19と同様に動作する。またIC化した場合、抵抗R5,R
E′の値がばらついても、同一チプ上に形成される抵抗
は同じように値がばらつくので（14）式に示されるR5/R
E′の値は精度が良い。
次に、第２図，第３図で説明した回路を用いて構成した
本発明による画質調節回路の具体的な回路の一実施例を
第４図に示す。
本発明による画質調節回路の具体的な回路の一実施例を
第４図に示す。
第４図において第１図に示した増幅回路20および21に相
当するトランジスタなどの回路構成素子は100番代およ
び200番代の符号を付し、第１図に示した可変利得回路1
9に相当する回路構成素子は300番代の符号を付し、２桁
代までは第２図および第３図の構成と同じものは同じ符
号とした。また分流比を制御する制御電圧VCおよびバイ
アス電圧VB1は第１図に示した増幅回路20および21に相
当する回路とも共通とし、等しい分流比Ｋとしてある。
したがって第４図に示す回路の伝達関数H3（ｓ）は第１
図，第２図，第３図で説明したと同様にして求めると となり、前記（５）式で表わされた第１図に示す画質調
節回路14と同じ特性を示している。ここで R101＝R102＝RE1 R201＝R202＝RE2 R303＝R304＝RE3 とした。
当するトランジスタなどの回路構成素子は100番代およ
び200番代の符号を付し、第１図に示した可変利得回路1
9に相当する回路構成素子は300番代の符号を付し、２桁
代までは第２図および第３図の構成と同じものは同じ符
号とした。また分流比を制御する制御電圧VCおよびバイ
アス電圧VB1は第１図に示した増幅回路20および21に相
当する回路とも共通とし、等しい分流比Ｋとしてある。
したがって第４図に示す回路の伝達関数H3（ｓ）は第１
図，第２図，第３図で説明したと同様にして求めると となり、前記（５）式で表わされた第１図に示す画質調
節回路14と同じ特性を示している。ここで R101＝R102＝RE1 R201＝R202＝RE2 R303＝R304＝RE3 とした。
またトランジスタQ17はカレントミラー動作をより正確
にするためのベース電流補償トランジスタである。なお
第４図の実施例においても本発明の効果は前記各実施例
と同じであることは明白である。
にするためのベース電流補償トランジスタである。なお
第４図の実施例においても本発明の効果は前記各実施例
と同じであることは明白である。
また第２図で示した回路で、コンデンサＣを削除し出力
端子T4からみた出力抵抗γＣ、すなわちトランジスタ
Q5,Q4のコレクタから見た出力抵抗は、理想的には電流
源ゆえ無限大である。ところが実際にはコレクタ電流が
大きくなる程トランジスタの出力抵抗γＣは小さくな
り、特にIC化したトランジスタにおいてはNPNトランジ
スタの出力抵抗は大きくとれるが、PNPトランジスタの
出力抵抗は小さく数百ＫΩ〜数十ＫΩまで低下する。こ
の場合、第４図に示したように、コンデンサC2を介して
出力信号v0に加算される信号ｖ′は出力抵抗γＣと負荷
コンデンサC2の積で決まる周波数より低い領域では減衰
してしまい、本来の回路動作をしない不都合を生じる場
合がある。このような場合は第５図に示す回路を第１図
で示した増幅回路20および21として用いれば良い。第５
図においてQ21はトランジスタ、VB4はバイアス電圧源で
あり、第２図で示したものと同一のものについては同じ
符号を付してある。同図においてトランジスタQ21はカ
スコード接続となっており、Q21のベースはバイアス電
圧VB4が加えられており、Q21のエミッタはトランジスタ
Q5のコレクタに接続され、Q21のコレクタはトランジス
タQ4のコレクタに接続されている。
端子T4からみた出力抵抗γＣ、すなわちトランジスタ
Q5,Q4のコレクタから見た出力抵抗は、理想的には電流
源ゆえ無限大である。ところが実際にはコレクタ電流が
大きくなる程トランジスタの出力抵抗γＣは小さくな
り、特にIC化したトランジスタにおいてはNPNトランジ
スタの出力抵抗は大きくとれるが、PNPトランジスタの
出力抵抗は小さく数百ＫΩ〜数十ＫΩまで低下する。こ
の場合、第４図に示したように、コンデンサC2を介して
出力信号v0に加算される信号ｖ′は出力抵抗γＣと負荷
コンデンサC2の積で決まる周波数より低い領域では減衰
してしまい、本来の回路動作をしない不都合を生じる場
合がある。このような場合は第５図に示す回路を第１図
で示した増幅回路20および21として用いれば良い。第５
図においてQ21はトランジスタ、VB4はバイアス電圧源で
あり、第２図で示したものと同一のものについては同じ
符号を付してある。同図においてトランジスタQ21はカ
スコード接続となっており、Q21のベースはバイアス電
圧VB4が加えられており、Q21のエミッタはトランジスタ
Q5のコレクタに接続され、Q21のコレクタはトランジス
タQ4のコレクタに接続されている。
第５図に示した構成において、いまトランジスタQ21の
コレクタから見た出力抵抗をγＣ、電流増幅率をhfeと
すると、トランジスタQ5とQ21をカスコード接続するこ
とにより、出力端子T3からQ21側を見たインピーダンスZ
0はほぼ Z0＝hfe γＣ で表わされる。
コレクタから見た出力抵抗をγＣ、電流増幅率をhfeと
すると、トランジスタQ5とQ21をカスコード接続するこ
とにより、出力端子T3からQ21側を見たインピーダンスZ
0はほぼ Z0＝hfe γＣ で表わされる。
したがって、積分回路の負荷電流源として、カスコード
接続したPNPトランジスタを用いることにより、出力イ
ンピーダンスをトランジスタ自身の出力抵抗のhfe倍ま
で大きくすることができる。この結果、積分回路の低周
波側動作領域もhfe倍まで増大する（Q4の出力抵抗≫Q21
の出力抵抗とした場合）。また低周波側動作領域を同じ
とすると積分コンデンサの容量値を1/hfeに小さくで
き、IC化する場合コンデンサを内蔵し易くなり好都合と
なる。
接続したPNPトランジスタを用いることにより、出力イ
ンピーダンスをトランジスタ自身の出力抵抗のhfe倍ま
で大きくすることができる。この結果、積分回路の低周
波側動作領域もhfe倍まで増大する（Q4の出力抵抗≫Q21
の出力抵抗とした場合）。また低周波側動作領域を同じ
とすると積分コンデンサの容量値を1/hfeに小さくで
き、IC化する場合コンデンサを内蔵し易くなり好都合と
なる。
また第５図に示した回路の積分回路としての動作は第２
図で示した回路と同じである。
図で示した回路と同じである。
本発明によれば、コイルを使用せずに従来回路と同様に
画質を調節できる画質調節回路を提供することができる
ので、IC化する場合コイルをIC外付とするためのピン数
が増加するといった不都合を生じない。
画質を調節できる画質調節回路を提供することができる
ので、IC化する場合コイルをIC外付とするためのピン数
が増加するといった不都合を生じない。
第１図は本発明による画質調節回路を用いたカラーテレ
ビジョン受像機の一実施例を示すブロック図、第２図は
第１図における画質調節回路の増幅回路の具体的な回路
を示す回路図、第３図は第１図における画質調節回路の
可変利得回路の具体的な回路を示す回路図、第４図は本
発明による画質調節回路の具体的な回路の一実施例を示
す回路図、第５図は第１図における増幅回路のその他の
具体的な回路を示す回路図である。 14……画質調節回路、15・16……入力端子 17……電圧源、18……出力端子 19……可変利得回路、20・21……増幅回路 C1・C2……コンデンサ
ビジョン受像機の一実施例を示すブロック図、第２図は
第１図における画質調節回路の増幅回路の具体的な回路
を示す回路図、第３図は第１図における画質調節回路の
可変利得回路の具体的な回路を示す回路図、第４図は本
発明による画質調節回路の具体的な回路の一実施例を示
す回路図、第５図は第１図における増幅回路のその他の
具体的な回路を示す回路図である。 14……画質調節回路、15・16……入力端子 17……電圧源、18……出力端子 19……可変利得回路、20・21……増幅回路 C1・C2……コンデンサ
Claims (1)
- 【請求項１】第1,第2,第３の入力端子を備え、該第１の
入力端子には入力映像信号が供給され、該第1,第２の入
力端子間の差電圧を信号電流に変換し、その変換された
信号電流を該第３の入力端子から供給される第１の制御
電圧に応じて係数倍した信号電流を出力する手段を有す
る第１の増幅回路と、 上記入力映像信号が供給されて、第２の制御電圧に応じ
て利得が制御され、かつこの入力映像信号に対して180
°反転した位相関係の信号として出力する可変利得回路
と、 該第1,第２の制御電圧を発生する第1,第２の電圧源と、 一方が交流的に接地され、他方が該第１の増幅回路の出
力端子に接続されて、該第１の増幅回路の上記出力信号
電流を信号電圧として取り出す第１のコンデンサと、 第4,第5,第６の入力端子を備え、該第４の入力端子には
該第１のコンデンサにより取り出した該信号電圧が供給
され、該第4,第５の入力端子間の差電圧を信号電流に変
換し、その変換された信号電流を該第６の入力端子から
供給される上記第１の制御電圧に応じて係数倍した信号
電流を出力する手段を有する第２の増幅回路と、 一方が上記可変利得回路の出力端子に接続され、他方が
該第２の増幅回路の出力端子に接続され、該第２の増幅
回路の出力端子との接続点から画質調節された映像信号
を取り出し、該画質調節された映像信号を上記第１の増
幅回路の上記第２の入力端子と上記第２の増幅回路の上
記第５の入力端子とに供給する第２のコンデンサと を備えたことを特徴とする映像信号の画質調節回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449186A JPH0797832B2 (ja) | 1986-04-25 | 1986-04-25 | 映像信号の画質調節回路 |
| EP87100029A EP0232699B1 (en) | 1986-01-10 | 1987-01-02 | An amplifier circuit suitable for use as an active filter circuit |
| DE87100029T DE3785942T2 (de) | 1986-01-10 | 1987-01-02 | Verstärkeranordnung für ein aktives Filter. |
| US07/000,770 US4748422A (en) | 1986-01-10 | 1987-01-06 | Amplifier circuit suitable for use as an active filter circuit |
| KR1019870000119A KR940005375B1 (ko) | 1986-01-10 | 1987-01-09 | 증폭 회로 |
| CN87100128.4A CN1004600B (zh) | 1986-01-10 | 1987-01-10 | 适用于源滤波器电路的放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449186A JPH0797832B2 (ja) | 1986-04-25 | 1986-04-25 | 映像信号の画質調節回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62252278A JPS62252278A (ja) | 1987-11-04 |
| JPH0797832B2 true JPH0797832B2 (ja) | 1995-10-18 |
Family
ID=14111767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9449186A Expired - Fee Related JPH0797832B2 (ja) | 1986-01-10 | 1986-04-25 | 映像信号の画質調節回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797832B2 (ja) |
-
1986
- 1986-04-25 JP JP9449186A patent/JPH0797832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62252278A (ja) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| EP0393717B1 (en) | Active filter circuit | |
| JPS6155806B2 (ja) | ||
| US10560070B2 (en) | Filter Circuit with Programmable Gain and Frequency Response | |
| US5440264A (en) | Frequency tuning system for tuning a center frequency of an analog bandpass filter | |
| GB2107947A (en) | Improvements in or relating to transistor mixer and amplifier input stages for radio receivers | |
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| EP0225332B1 (en) | Balanced variable reactance circuit and method of producing the same | |
| JPH05167353A (ja) | 周波数ミキサ回路 | |
| JPH077898B2 (ja) | 移相回路 | |
| US4489286A (en) | Inductive electrical signal filter with reduced impedance | |
| JPH06104666A (ja) | 可変電圧電流変換回路 | |
| US4308555A (en) | Television picture display device | |
| JPS6345125B2 (ja) | ||
| JPS624038B2 (ja) | ||
| JPH0540585Y2 (ja) | ||
| JPS62252278A (ja) | 映像信号の画質調節回路 | |
| FI73565C (fi) | Behandlingsanordning foer en faergdifferenssignal. | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JPH0648774B2 (ja) | 積分回路 | |
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JPH0114726B2 (ja) | ||
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JPS5832375Y2 (ja) | カラ−テレビジヨンカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |