JPH0799305A - Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法 - Google Patents
Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法Info
- Publication number
- JPH0799305A JPH0799305A JP5240862A JP24086293A JPH0799305A JP H0799305 A JPH0799305 A JP H0799305A JP 5240862 A JP5240862 A JP 5240862A JP 24086293 A JP24086293 A JP 24086293A JP H0799305 A JPH0799305 A JP H0799305A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- compound semiconductor
- layer
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 III ／Ｖ系化合物半導体装置とその製造方法
に関し、カーボン（Ｃ）を含む有効なｐ型ドーパント原
料と、結晶成長方法を提供する。 【構成】 ガスソースＭＢＥ、ＣＢＥ、ＭＯＭＢＥ、Ｍ
ＢＥ等の成長室１に、ＴＥＧボンベ４、ＴＥＩボンベ
５、ＡｓＨ3 ボンベ６、ＰＨ3 ボンベ７、ＣＨ2 Ｉ 2 ボ
ンベ８から、ＴＥＧガスセル４1 、ＴＥＩガスセル
５1 、ＡｓＨ3 クラッキングセル６1 、ＰＨ3 クラッキ
グセル７1 、ＣＨ2 Ｉ2 ガスセル８1 を経て、ＴＥＧ，
ＴＥＩ，ＡｓＨ3 ，ＰＨ3 を選択的に導入し、それと同
時に、ｐ型ドーパント原料としてＣＨ2 Ｉ2 等のＣとＩ
とＨを含む化合物を導入して、基板ホルダー１の上に載
置されている基板３の上に、ＧａＡｓ，ＡｌＧａＡｓ，
ＩｎＧａＰ，ＩｎＧａＡｓ，ＩｎＧａＰＡｓ等の高不純
物濃度のｐ型III ／Ｖ系系化合物半導体層を成長する。
に関し、カーボン（Ｃ）を含む有効なｐ型ドーパント原
料と、結晶成長方法を提供する。 【構成】 ガスソースＭＢＥ、ＣＢＥ、ＭＯＭＢＥ、Ｍ
ＢＥ等の成長室１に、ＴＥＧボンベ４、ＴＥＩボンベ
５、ＡｓＨ3 ボンベ６、ＰＨ3 ボンベ７、ＣＨ2 Ｉ 2 ボ
ンベ８から、ＴＥＧガスセル４1 、ＴＥＩガスセル
５1 、ＡｓＨ3 クラッキングセル６1 、ＰＨ3 クラッキ
グセル７1 、ＣＨ2 Ｉ2 ガスセル８1 を経て、ＴＥＧ，
ＴＥＩ，ＡｓＨ3 ，ＰＨ3 を選択的に導入し、それと同
時に、ｐ型ドーパント原料としてＣＨ2 Ｉ2 等のＣとＩ
とＨを含む化合物を導入して、基板ホルダー１の上に載
置されている基板３の上に、ＧａＡｓ，ＡｌＧａＡｓ，
ＩｎＧａＰ，ＩｎＧａＡｓ，ＩｎＧａＰＡｓ等の高不純
物濃度のｐ型III ／Ｖ系系化合物半導体層を成長する。
Description
【０００１】
【産業上の利用分野】本発明は、III ／Ｖ系化合物半導
体装置とその製造方法に関する。近年、大容量高品質光
通信システムや高性能高速コンピュータを実現すること
が要求されており、それに対応するためには、それぞれ
の電子回路を構成する半導体素子を高性能化することが
必要である。とりわけ、ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）は、有望な半導体素子の一つとして注目
されており、その高速化が期待されている。そして、こ
のようにＨＢＴの高速化を実現するためには、ＨＢＴに
おける結晶成長工程において、超高濃度ｐ型ベース層を
形成することが不可欠である。
体装置とその製造方法に関する。近年、大容量高品質光
通信システムや高性能高速コンピュータを実現すること
が要求されており、それに対応するためには、それぞれ
の電子回路を構成する半導体素子を高性能化することが
必要である。とりわけ、ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）は、有望な半導体素子の一つとして注目
されており、その高速化が期待されている。そして、こ
のようにＨＢＴの高速化を実現するためには、ＨＢＴに
おける結晶成長工程において、超高濃度ｐ型ベース層を
形成することが不可欠である。
【０００２】
【従来の技術】従来、ＧａＡｓ、あるいは、ＩｎＧａＡ
ｓ系ＨＢＴにおけるｐ型ベース層を形成するためのｐ型
ドーパントとしてＢｅが用いられていた。しかしなが
ら、最近、Ｂｅより拡散係数が小さく、そのために、そ
の後の熱処理による不純物分布の変動が少ないカーボン
（Ｃ）が注目されている。そして、ＧａＡｓ結晶、ある
いは、ＩｎＧａＡｓ結晶における有望なＣドーパント原
料の一つとしてＣＣｌ4 が報告されている（Ｔ．Ｐ．Ｃ
ｈｉｎ ｅｔ ａｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
５９（２２），２５ Ｎｏｖｅｍｂｅｒ１９９１参
照）。
ｓ系ＨＢＴにおけるｐ型ベース層を形成するためのｐ型
ドーパントとしてＢｅが用いられていた。しかしなが
ら、最近、Ｂｅより拡散係数が小さく、そのために、そ
の後の熱処理による不純物分布の変動が少ないカーボン
（Ｃ）が注目されている。そして、ＧａＡｓ結晶、ある
いは、ＩｎＧａＡｓ結晶における有望なＣドーパント原
料の一つとしてＣＣｌ4 が報告されている（Ｔ．Ｐ．Ｃ
ｈｉｎ ｅｔ ａｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
５９（２２），２５ Ｎｏｖｅｍｂｅｒ１９９１参
照）。
【０００３】しかしながら、ＣＣｌ4 はオゾン層を破壊
する物質に関するモントリオール議定書により、１９９
５年までに全面的に使用が禁止される予定になっている
ため、ＧａＡｓ結晶、特にＩｎＧａＡｓ結晶におけるｐ
型の導電型を示すＣドーパント材料として、ＣＣｌ4 に
代わる原料を開発することが急務となっている。
する物質に関するモントリオール議定書により、１９９
５年までに全面的に使用が禁止される予定になっている
ため、ＧａＡｓ結晶、特にＩｎＧａＡｓ結晶におけるｐ
型の導電型を示すＣドーパント材料として、ＣＣｌ4 に
代わる原料を開発することが急務となっている。
【０００４】これまでに、Ｃドーパント原料として、Ｃ
Ｃｌ4 の他にＣＨ2 Ｉ2 を用い、ＭＯＣＶＤ法によって
ＣをＧａＡｓ結晶にドーピングした例が報告されている
（Ｔ．Ｆ．Ｋｅｕｃｈ ｅｔ ａｌ．Ｍａｔ．Ｒｅｓ．
Ｓｏｃ．Ｓｙｍｐ．ｐｒｏｃ．Ｖｏｌ．２０４．ｐ１７
１，１９９１参照）。
Ｃｌ4 の他にＣＨ2 Ｉ2 を用い、ＭＯＣＶＤ法によって
ＣをＧａＡｓ結晶にドーピングした例が報告されている
（Ｔ．Ｆ．Ｋｅｕｃｈ ｅｔ ａｌ．Ｍａｔ．Ｒｅｓ．
Ｓｏｃ．Ｓｙｍｐ．ｐｒｏｃ．Ｖｏｌ．２０４．ｐ１７
１，１９９１参照）。
【０００５】しかしながら、これらの研究によると、Ｃ
Ｈ2 Ｉ2 をＣドーパント原料とし、通常のＭＯＣＶＤを
用いてＧａＡｓ結晶層を成長する場合には、正孔濃度を
７×１０17ｃｍ-3より高くすることができず、この程度
の正孔濃度では、高性能ＨＢＴに不可欠な高濃度ｐ型ベ
ース層を形成することは困難である。
Ｈ2 Ｉ2 をＣドーパント原料とし、通常のＭＯＣＶＤを
用いてＧａＡｓ結晶層を成長する場合には、正孔濃度を
７×１０17ｃｍ-3より高くすることができず、この程度
の正孔濃度では、高性能ＨＢＴに不可欠な高濃度ｐ型ベ
ース層を形成することは困難である。
【０００６】したがって、Ｃドーパント材料としてＣＨ
2 Ｉ2 を用い、最大正孔濃度が１０ 18ｃｍ-3以上のＧａ
Ａｓ結晶層を成長する結晶成長技術を開発し、その結晶
成長条件を確定することが必要である。なお、Ｃドーパ
ント材料としてＣＨ2 Ｉ2 を用いてＩｎＧａＡｓ結晶層
を成長した場合の導電型は確認されていなかった。
2 Ｉ2 を用い、最大正孔濃度が１０ 18ｃｍ-3以上のＧａ
Ａｓ結晶層を成長する結晶成長技術を開発し、その結晶
成長条件を確定することが必要である。なお、Ｃドーパ
ント材料としてＣＨ2 Ｉ2 を用いてＩｎＧａＡｓ結晶層
を成長した場合の導電型は確認されていなかった。
【０００７】
【発明が解決しようとする課題】本発明は、ＧａＡｓ結
晶層、ＩｎＧａＡｓ結晶層等でｐ型導電型を示すＣＨ2
Ｉ2 等の、ＣとＩとＨを含むハロゲン化アルキル等の新
しいＣドーパント材料を提供することを目的とする。
晶層、ＩｎＧａＡｓ結晶層等でｐ型導電型を示すＣＨ2
Ｉ2 等の、ＣとＩとＨを含むハロゲン化アルキル等の新
しいＣドーパント材料を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかるIII ／Ｖ
系化合物半導体装置においては、ｐ型のIII ／Ｖ系化合
物半導体領域が、該ｐ型の導電型を決定する不純物とし
てカーボン、沃素、水素を含む構成を採用した。
系化合物半導体装置においては、ｐ型のIII ／Ｖ系化合
物半導体領域が、該ｐ型の導電型を決定する不純物とし
てカーボン、沃素、水素を含む構成を採用した。
【０００９】この場合、ｐ型のIII ／Ｖ系化合物半導体
領域を、ＨＢＴの外部ベースまたはＨＥＭＴの正孔供給
層およびキャップ層にすることができる。また、この場
合、III ／Ｖ系化合物半導体領域をＧａＡｓ，ＡｌＧａ
Ａｓ，ＩｎＧａＰ，ＩｎＧａＡｓまたはＩｎＧａＰＡｓ
にすることができる。また、この場合、正孔濃度を１０
18ｃｍ-2以上にすることができる。
領域を、ＨＢＴの外部ベースまたはＨＥＭＴの正孔供給
層およびキャップ層にすることができる。また、この場
合、III ／Ｖ系化合物半導体領域をＧａＡｓ，ＡｌＧａ
Ａｓ，ＩｎＧａＰ，ＩｎＧａＡｓまたはＩｎＧａＰＡｓ
にすることができる。また、この場合、正孔濃度を１０
18ｃｍ-2以上にすることができる。
【００１０】本発明にかかるIII ／Ｖ系化合物半導体装
置の製造方法においては、III ／Ｖ系化合物半導体領域
のｐ型の導電型を決定するドーパント原料としてカーボ
ン、沃素、水素を含む化合物を用いる工程を採用した。
置の製造方法においては、III ／Ｖ系化合物半導体領域
のｐ型の導電型を決定するドーパント原料としてカーボ
ン、沃素、水素を含む化合物を用いる工程を採用した。
【００１１】この場合、III ／Ｖ系化合物半導体領域を
ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓま
たはＩｎＧａＰＡｓにすることができる。また、この場
合、ｐ型の導電型を決定するドーパント原料としてＣＨ
2 Ｉ2 を用いることができる。
ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓま
たはＩｎＧａＰＡｓにすることができる。また、この場
合、ｐ型の導電型を決定するドーパント原料としてＣＨ
2 Ｉ2 を用いることができる。
【００１２】また、この場合、III ／Ｖ系化合物半導体
領域を形成する方法を、ガスソースＭＢＥ、ＣＢＥ、Ｍ
ＯＭＢＥまたはＭＢＥにすることができる。この場合、
III ／Ｖ系化合物半導体領域を形成する際の結晶成長装
置の真空度を１０-3Ｔｏｒｒより高真空にすることがで
きる。この場合、ｐ型のIII ／Ｖ系化合物半導体領域
を、ＨＢＴの外部ベースまたはＨＥＭＴの電子供給層と
することができる。
領域を形成する方法を、ガスソースＭＢＥ、ＣＢＥ、Ｍ
ＯＭＢＥまたはＭＢＥにすることができる。この場合、
III ／Ｖ系化合物半導体領域を形成する際の結晶成長装
置の真空度を１０-3Ｔｏｒｒより高真空にすることがで
きる。この場合、ｐ型のIII ／Ｖ系化合物半導体領域
を、ＨＢＴの外部ベースまたはＨＥＭＴの電子供給層と
することができる。
【００１３】
【作用】図１は、本発明のIII ／Ｖ系化合物半導体装置
を製造するガスソースＭＢＥ装置の構成説明図である。
この図において、１は成長室、２は基板ホルダー、３は
基板、４はＴＥＧボンベ、４1 はＴＥＧガスセル、５は
ＴＥＩボンベ、５1 はＴＥＩガスセル、６はＡｓＨ3 ボ
ンベ、６1 はＡｓＨ3 クラッキングセル、７はＰＨ3 ボ
ンベ、７1 はＰＨ3 クラッキングセル、８はＣＨ2 Ｉ2
ボンベ、８1 はＣＨ2 Ｉ2 ガスセルである。
を製造するガスソースＭＢＥ装置の構成説明図である。
この図において、１は成長室、２は基板ホルダー、３は
基板、４はＴＥＧボンベ、４1 はＴＥＧガスセル、５は
ＴＥＩボンベ、５1 はＴＥＩガスセル、６はＡｓＨ3 ボ
ンベ、６1 はＡｓＨ3 クラッキングセル、７はＰＨ3 ボ
ンベ、７1 はＰＨ3 クラッキングセル、８はＣＨ2 Ｉ2
ボンベ、８1 はＣＨ2 Ｉ2 ガスセルである。
【００１４】本発明のIII ／Ｖ系化合物半導体装置を製
造するガスソースＭＢＥ装置においては、ソース源とし
て、III 族にトリエチルガリウム（ＴＥＧ）、トリエチ
ルインジュウム（ＴＥＩ）、Ｖ族にアルシン（Ａｓ
Ｈ3 ）、および、フォスフィン（ＰＨ3 ）を用い、ｐ型
のカーボン（Ｃ）ドーパント原料としてジヨウドカーボ
ン（ＣＨ2 Ｉ2 ）を用いた。また、本発明は、上記のII
I 族のトリエチルガリウム（ＴＥＧ）、トリエチルイン
ジウム（ＴＥＩ）の他にトリメチルガリウム（ＴＭ
Ｇ）、トリメチルインジウム（ＴＭＩ）を用いる場合に
も適用することができる。
造するガスソースＭＢＥ装置においては、ソース源とし
て、III 族にトリエチルガリウム（ＴＥＧ）、トリエチ
ルインジュウム（ＴＥＩ）、Ｖ族にアルシン（Ａｓ
Ｈ3 ）、および、フォスフィン（ＰＨ3 ）を用い、ｐ型
のカーボン（Ｃ）ドーパント原料としてジヨウドカーボ
ン（ＣＨ2 Ｉ2 ）を用いた。また、本発明は、上記のII
I 族のトリエチルガリウム（ＴＥＧ）、トリエチルイン
ジウム（ＴＥＩ）の他にトリメチルガリウム（ＴＭ
Ｇ）、トリメチルインジウム（ＴＭＩ）を用いる場合に
も適用することができる。
【００１５】このガスソースＭＢＥ装置において、ＴＥ
Ｇは、ＴＥＧボンベ４から成長室に取りつけているＴＥ
Ｇガスセル４1 を通して成長室１内の基板ホルダー２に
載置されている基板３の表面に供給される。
Ｇは、ＴＥＧボンベ４から成長室に取りつけているＴＥ
Ｇガスセル４1 を通して成長室１内の基板ホルダー２に
載置されている基板３の表面に供給される。
【００１６】また、これと同様に、ＴＥＩは、ＴＥＩボ
ンベ５からＴＥＩガスセル５1 を通して基板ホルダー２
に載置されている基板３の表面に供給される。
ンベ５からＴＥＩガスセル５1 を通して基板ホルダー２
に載置されている基板３の表面に供給される。
【００１７】また、ＡｓＨ3 は、ＡｓＨ3 ボンベ６か
ら、ＡｓＨ3 クラッキングセル６1 を通して基板ホルダ
ー２に載置されている基板３の表面に供給される。
ら、ＡｓＨ3 クラッキングセル６1 を通して基板ホルダ
ー２に載置されている基板３の表面に供給される。
【００１８】また、ＰＨ3 は、ＰＨ3 ボンベ７からＰＨ
3 クラッキングセル７1 を通して基板ホルダー２に載置
されている基板３の表面に供給される。
3 クラッキングセル７1 を通して基板ホルダー２に載置
されている基板３の表面に供給される。
【００１９】また、本発明の特徴であるカーボン（Ｃ）
ドーパント原料ＣＨ2 Ｉ2 は、ＣＨ 2 Ｉ2 ボンベ８から
ＣＨ2 Ｉ2 ガスセルを通して基板ホルダー２に載置され
ている基板表面に供給される。
ドーパント原料ＣＨ2 Ｉ2 は、ＣＨ 2 Ｉ2 ボンベ８から
ＣＨ2 Ｉ2 ガスセルを通して基板ホルダー２に載置され
ている基板表面に供給される。
【００２０】このガスソースＭＢＥ装置を用いてＧａＡ
ｓ結晶を成長するときは、III 族元素のＧａを含むＴＥ
Ｇと、Ｖ族元素のＡｓを含むＡｓＨ3 を基板ホルダー２
に載置されている基板の表面に同時に供給する。
ｓ結晶を成長するときは、III 族元素のＧａを含むＴＥ
Ｇと、Ｖ族元素のＡｓを含むＡｓＨ3 を基板ホルダー２
に載置されている基板の表面に同時に供給する。
【００２１】また、このガスソースＭＢＥ装置を用いて
ＩｎＧａＡｓ結晶を成長するときは、Ｖ族元素のＡｓを
含むＡｓＨ3 と、III 族元素のＧａを含むＴＥＧと、II
I 族元素のＩｎを含むＴＥＩを基板ホルダー２に載置さ
れている基板の表面に同時に供給する。
ＩｎＧａＡｓ結晶を成長するときは、Ｖ族元素のＡｓを
含むＡｓＨ3 と、III 族元素のＧａを含むＴＥＧと、II
I 族元素のＩｎを含むＴＥＩを基板ホルダー２に載置さ
れている基板の表面に同時に供給する。
【００２２】ＣＨ2 Ｉ2 は、III 族およびＶ族元素と同
様に、結晶成長中に、ＣＨ2 Ｉ2 ボンベ８からＣＨ2 Ｉ
2 ガスセル８1 を通じて基板ホルダー２に載置されてい
る基板３の表面に供給される。
様に、結晶成長中に、ＣＨ2 Ｉ2 ボンベ８からＣＨ2 Ｉ
2 ガスセル８1 を通じて基板ホルダー２に載置されてい
る基板３の表面に供給される。
【００２３】ＣＨ2 Ｉ2 は７０℃で約１２ｍｍＨｇの蒸
気圧を有しているため、室温から７０℃までの温度範囲
でＣＨ2 Ｉ2 原料の温度を制御することにより、ＣＨ2
Ｉ2を成長室１に供給するための充分な蒸気圧を得るこ
とができる。したがって、キャリアガスを使用しなくて
も、成長室１にＣＨ2 Ｉ2 ガスを供給する際、通常のマ
スフローコントローラによってＣＨ2 Ｉ2 の流量を制御
することができる。
気圧を有しているため、室温から７０℃までの温度範囲
でＣＨ2 Ｉ2 原料の温度を制御することにより、ＣＨ2
Ｉ2を成長室１に供給するための充分な蒸気圧を得るこ
とができる。したがって、キャリアガスを使用しなくて
も、成長室１にＣＨ2 Ｉ2 ガスを供給する際、通常のマ
スフローコントローラによってＣＨ2 Ｉ2 の流量を制御
することができる。
【００２４】図２は、ＣＨ2 Ｉ2 をＣドーパントに用い
たｐ−ＧａＡｓ結晶の正孔濃度とＣＨ 2 Ｉ2 流量の関係
図である。この図において、横軸は成長中に成長室に導
入するＣＨ2 Ｉ2 の流量（ｓｃｃｍ）を示し、縦軸は正
孔濃度を示している。この図の測定結果は、成長温度を
５００℃とし、ＡｓＨ3 の流量を２．０ｓｃｃｍとした
ときのものである。
たｐ−ＧａＡｓ結晶の正孔濃度とＣＨ 2 Ｉ2 流量の関係
図である。この図において、横軸は成長中に成長室に導
入するＣＨ2 Ｉ2 の流量（ｓｃｃｍ）を示し、縦軸は正
孔濃度を示している。この図の測定結果は、成長温度を
５００℃とし、ＡｓＨ3 の流量を２．０ｓｃｃｍとした
ときのものである。
【００２５】この図によると、ＣＨ2 Ｉ2 の流量を０．
１７５ｓｃｃｍから１．７２ｓｃｃｍまで増加するに従
い、正孔濃度も上昇している。そして、ＣＨ2 Ｉ2 の流
量が１．７２ｓｃｃｍのとき、最大正孔濃度は２．１×
１０20ｃｍ-3であることを示している。
１７５ｓｃｃｍから１．７２ｓｃｃｍまで増加するに従
い、正孔濃度も上昇している。そして、ＣＨ2 Ｉ2 の流
量が１．７２ｓｃｃｍのとき、最大正孔濃度は２．１×
１０20ｃｍ-3であることを示している。
【００２６】さらに、本発明において、成長温度および
ＡｓＨ3 の流量を低下することにより、ＣＨ2 Ｉ2 の流
量を増加することなく、結晶中の最大正孔濃度を増加す
ることができる。
ＡｓＨ3 の流量を低下することにより、ＣＨ2 Ｉ2 の流
量を増加することなく、結晶中の最大正孔濃度を増加す
ることができる。
【００２７】図３は、ＣＨ2 Ｉ2 をＣドーパントに用い
たｐ−Ｉｎx Ｇａ1-x Ａｓ結晶の正孔濃度とＩｎ組成比
の関係図である。この図において、横軸がＩｎ組成比を
示し、縦軸が正孔濃度を示している。この図の測定結果
は、基板温度を５００℃とし、ＡｓＨ3 の流量を４．０
ｓｃｃｍとし、成長速度を２μｍ／ｈとし、ＣＨ2 Ｉ2
の流量を０．８５ｓｃｃｍとしたときのものである。
たｐ−Ｉｎx Ｇａ1-x Ａｓ結晶の正孔濃度とＩｎ組成比
の関係図である。この図において、横軸がＩｎ組成比を
示し、縦軸が正孔濃度を示している。この図の測定結果
は、基板温度を５００℃とし、ＡｓＨ3 の流量を４．０
ｓｃｃｍとし、成長速度を２μｍ／ｈとし、ＣＨ2 Ｉ2
の流量を０．８５ｓｃｃｍとしたときのものである。
【００２８】この図によると、Ｉｎ組成比ｘが増加する
に従って、正孔濃度も低下する傾向が見られるものの、
Ｉｎ組成比ｘ＝０．４９のとき、正孔濃度ｐ＝５．１×
１０ 18ｃｍ-3が得られたことを示している。
に従って、正孔濃度も低下する傾向が見られるものの、
Ｉｎ組成比ｘ＝０．４９のとき、正孔濃度ｐ＝５．１×
１０ 18ｃｍ-3が得られたことを示している。
【００２９】さらに、本発明において、ｐ−ＧａＡｓ結
晶を成長する場合と同様に、成長速度、ＡｓＨ3 の流
量、成長温度を低下することにより、最大正孔濃度を著
しく増大することができる。以上説明した実験結果は、
本発明におけるＣＨ2 Ｉ2 がＧａＡｓ，ＩｎＧａＡｓ等
のIII ／Ｖ系化合物半導体において、有望なｐ型ドーパ
ント原料であることを示している。
晶を成長する場合と同様に、成長速度、ＡｓＨ3 の流
量、成長温度を低下することにより、最大正孔濃度を著
しく増大することができる。以上説明した実験結果は、
本発明におけるＣＨ2 Ｉ2 がＧａＡｓ，ＩｎＧａＡｓ等
のIII ／Ｖ系化合物半導体において、有望なｐ型ドーパ
ント原料であることを示している。
【００３０】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図４は、第１実施例のＧａＡｓ系ＨＢＴ
の構成説明図である。この図において、１１は半絶縁性
ＧａＡｓ基板、１２はｎ+ −ＧａＡｓ層、１３はｎ−Ｇ
ａＡｓ層、１４はｐ+ −ＧａＡｓ層、１５はｎ−ＡｌＧ
ａＡｓ層、１６はｎ+ −ＧａＡｓ層、１７はｎ+ −Ｉｎ
ＧａＡｓ層、１２1 はコレクタ電極、１４1 はベース電
極、１８はタングステンシリサイド層、１８1 はエミッ
タ電極を示している。
の構成説明図である。この図において、１１は半絶縁性
ＧａＡｓ基板、１２はｎ+ −ＧａＡｓ層、１３はｎ−Ｇ
ａＡｓ層、１４はｐ+ −ＧａＡｓ層、１５はｎ−ＡｌＧ
ａＡｓ層、１６はｎ+ −ＧａＡｓ層、１７はｎ+ −Ｉｎ
ＧａＡｓ層、１２1 はコレクタ電極、１４1 はベース電
極、１８はタングステンシリサイド層、１８1 はエミッ
タ電極を示している。
【００３１】この構成説明図によって、第１実施例のＧ
ａＡｓ系ＨＢＴの構造をその製造方法とともに説明す
る。
ａＡｓ系ＨＢＴの構造をその製造方法とともに説明す
る。
【００３２】半絶縁性ＧａＡｓ基板１１の上に、サブコ
レクタとなるｎ型不純物濃度５×１０18ｃｍ-3、厚さ５
０００Åのｎ+ −ＧａＡｓ層１２が、従来から知られて
いる分子ビームエピタキシー（ＭＢＥ）法によって形成
されている。その上に、同様にＭＢＥ法によって、コレ
クタ層となる不純物濃度３×１０16ｃｍ-3、厚さ４００
０Åのｎ−ＧａＡｓ層１３が形成されている。
レクタとなるｎ型不純物濃度５×１０18ｃｍ-3、厚さ５
０００Åのｎ+ −ＧａＡｓ層１２が、従来から知られて
いる分子ビームエピタキシー（ＭＢＥ）法によって形成
されている。その上に、同様にＭＢＥ法によって、コレ
クタ層となる不純物濃度３×１０16ｃｍ-3、厚さ４００
０Åのｎ−ＧａＡｓ層１３が形成されている。
【００３３】その上に、本発明のＣＨ2 Ｉ2 をｐ型ドー
パントとして用いるＭＢＥ法によって、ベース層となる
不純物濃度８×１０19ｃｍ-3、厚さ１０００Åのｐ+ −
ＧａＡｓ層１４が形成されている。ＣＨ2 Ｉ2 の流量を
変化することにより、ｐベース層となるｐ+ −ＧａＡｓ
層１４の濃度を１０19ｃｍ-3〜１０20ｃｍ-3の範囲で制
御することができる。
パントとして用いるＭＢＥ法によって、ベース層となる
不純物濃度８×１０19ｃｍ-3、厚さ１０００Åのｐ+ −
ＧａＡｓ層１４が形成されている。ＣＨ2 Ｉ2 の流量を
変化することにより、ｐベース層となるｐ+ −ＧａＡｓ
層１４の濃度を１０19ｃｍ-3〜１０20ｃｍ-3の範囲で制
御することができる。
【００３４】その上に、同様に従来から知られているＭ
ＢＥ法によって、第１のエミッタ層となる不純物濃度５
×１０17ｃｍ-3、厚さ１０００Åのｎ−ＡｌＧａＡｓ層
１５が形成されている。その上に、同様に従来から知ら
れているＭＢＥ法によって、第２のエミッタ層となる不
純物濃度５×１０18ｃｍ-3、厚さ１０００Åのｎ+ −Ｇ
ａＡｓ層１６が形成されている。さらにその上に、同様
に従来から知られているＭＢＥ法によって、エミッタキ
ャップ層となる不純物濃度５×１０19ｃｍ-3、厚さ１０
００Åのｎ+ −ＩｎＧａＡｓ層１７が形成されている。
ＢＥ法によって、第１のエミッタ層となる不純物濃度５
×１０17ｃｍ-3、厚さ１０００Åのｎ−ＡｌＧａＡｓ層
１５が形成されている。その上に、同様に従来から知ら
れているＭＢＥ法によって、第２のエミッタ層となる不
純物濃度５×１０18ｃｍ-3、厚さ１０００Åのｎ+ −Ｇ
ａＡｓ層１６が形成されている。さらにその上に、同様
に従来から知られているＭＢＥ法によって、エミッタキ
ャップ層となる不純物濃度５×１０19ｃｍ-3、厚さ１０
００Åのｎ+ −ＩｎＧａＡｓ層１７が形成されている。
【００３５】そして、サブコレクタとなるｎ+ −ＧａＡ
ｓ層１２の上にＣｒ／Ａｕからなるコレクタ電極１２1
が形成され、ベース層となるｐ+ −ＧａＡｓ層１４の上
にＣｒ／Ａｕからなるベース電極１４1 が形成され、エ
ミッタキャップ層となるｎ+−ＩｎＧａＡｓ層１７の上
にタングステンシリサイド（ＷＳｉ）層１８を介してエ
ミッタ電極１８1 が形成されている。
ｓ層１２の上にＣｒ／Ａｕからなるコレクタ電極１２1
が形成され、ベース層となるｐ+ −ＧａＡｓ層１４の上
にＣｒ／Ａｕからなるベース電極１４1 が形成され、エ
ミッタキャップ層となるｎ+−ＩｎＧａＡｓ層１７の上
にタングステンシリサイド（ＷＳｉ）層１８を介してエ
ミッタ電極１８1 が形成されている。
【００３６】本発明は、前記のようなＡｌＧａＡｓ／Ｇ
ａＡｓ系ＨＢＴのベース層だけでなく、ＩｎＧａＰ／Ｇ
ａＡｓ系、ＩｎＰ／ＩｎＧａＡｓ系、ＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ系ＨＢＴ等のベースにも同様に適用すること
ができる。また、ＨＢＴの外部ベース領域にも同様に適
用することができる。
ａＡｓ系ＨＢＴのベース層だけでなく、ＩｎＧａＰ／Ｇ
ａＡｓ系、ＩｎＰ／ＩｎＧａＡｓ系、ＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ系ＨＢＴ等のベースにも同様に適用すること
ができる。また、ＨＢＴの外部ベース領域にも同様に適
用することができる。
【００３７】また、本発明のＣＨ2 Ｉ2 は、ベース層と
なるｐ+ −ＧａＡｓ層１４の電極を形成する領域を除去
し、その領域のコレクタ層となるｎ−ＧａＡｓ層１３の
上に、外部ベース領域となるｐ++−ＧａＡｓ層を再成長
する際のｐ型ドーパントしても有効である。
なるｐ+ −ＧａＡｓ層１４の電極を形成する領域を除去
し、その領域のコレクタ層となるｎ−ＧａＡｓ層１３の
上に、外部ベース領域となるｐ++−ＧａＡｓ層を再成長
する際のｐ型ドーパントしても有効である。
【００３８】（第２実施例）本発明は、第１実施例にお
いて説明したＨＢＴの外に、コンプリメンタリーＨＥＭ
Ｔのｐ型層を形成する場合にも有効である。
いて説明したＨＢＴの外に、コンプリメンタリーＨＥＭ
Ｔのｐ型層を形成する場合にも有効である。
【００３９】図５は、第２実施例のＧａＡｓ系ＨＥＭＴ
の構成説明図である。この図において、２１は半絶縁性
ＧａＡｓ基板、２２はＧａＡｓ層、２３はＩｎＧａＡｓ
層、２４はｎ−ＡｌＧａＡｓ層、２５はｎ−ＧａＡｓ
層、２６はｉ−ＧａＡｓ層、２７はｉ−ＩｎＧａＡｓ
層、２８はｐ−ＡｌＧａＡｓ層、２９はｐ−ＧａＡｓ
層、２８1 はゲート電極、２９1 はソース電極、２９2
はドレイン電極を示している。
の構成説明図である。この図において、２１は半絶縁性
ＧａＡｓ基板、２２はＧａＡｓ層、２３はＩｎＧａＡｓ
層、２４はｎ−ＡｌＧａＡｓ層、２５はｎ−ＧａＡｓ
層、２６はｉ−ＧａＡｓ層、２７はｉ−ＩｎＧａＡｓ
層、２８はｐ−ＡｌＧａＡｓ層、２９はｐ−ＧａＡｓ
層、２８1 はゲート電極、２９1 はソース電極、２９2
はドレイン電極を示している。
【００４０】この構成説明図によって、第２実施例のＧ
ａＡｓ系のコンプリメンタリーＨＥＭＴのｐチャネルＨ
ＥＭＴの構造をその製造方法とともに説明する。
ａＡｓ系のコンプリメンタリーＨＥＭＴのｐチャネルＨ
ＥＭＴの構造をその製造方法とともに説明する。
【００４１】半絶縁性ＧａＡｓ基板２１の上に、従来か
ら知られている分子ビームエピタキシー（ＭＢＥ）法に
よって、バッファ層となる厚さ８０００Åのｉ−ＧａＡ
ｓ層２２、チャネル層となる厚さ１４０Åのｉ−ＩｎＧ
ａＡｓ層２３、電子供給層となる不純物濃度１×１０18
ｃｍ-3、厚さ３００Åのｎ−ＡｌＧａＡｓ層２４、キャ
ップ層となる不純物濃度２×１０18ｃｍ-3、厚さ５００
Åのｎ−ＧａＡｓ層２５、バッファ層となる厚さ６００
０Åのｉ−ＧａＡｓ層２６、チャネル層となる厚さ１４
０Åのｉ−ＩｎＧａＡｓ層２７が形成されている。
ら知られている分子ビームエピタキシー（ＭＢＥ）法に
よって、バッファ層となる厚さ８０００Åのｉ−ＧａＡ
ｓ層２２、チャネル層となる厚さ１４０Åのｉ−ＩｎＧ
ａＡｓ層２３、電子供給層となる不純物濃度１×１０18
ｃｍ-3、厚さ３００Åのｎ−ＡｌＧａＡｓ層２４、キャ
ップ層となる不純物濃度２×１０18ｃｍ-3、厚さ５００
Åのｎ−ＧａＡｓ層２５、バッファ層となる厚さ６００
０Åのｉ−ＧａＡｓ層２６、チャネル層となる厚さ１４
０Åのｉ−ＩｎＧａＡｓ層２７が形成されている。
【００４２】そして、このｉ−ＩｎＧａＡｓ層２７の上
に、本発明のＣＨ2 Ｉ2 をｐ型ドーパントとして用いる
ガスソースＭＢＥ法によって、正孔供給層となる不純物
濃度１×１０18ｃｍ-3、厚さ３００Åのｐ−ＡｌＧａＡ
ｓ層２８とキャップ層となる不純物濃度１×１０19ｃｍ
-3、厚さ５００Åのｐ−ＧａＡｓ層２９が形成されてい
る。
に、本発明のＣＨ2 Ｉ2 をｐ型ドーパントとして用いる
ガスソースＭＢＥ法によって、正孔供給層となる不純物
濃度１×１０18ｃｍ-3、厚さ３００Åのｐ−ＡｌＧａＡ
ｓ層２８とキャップ層となる不純物濃度１×１０19ｃｍ
-3、厚さ５００Åのｐ−ＧａＡｓ層２９が形成されてい
る。
【００４３】また、ｐ−ＧａＡｓ層２９が除去されたｐ
−ＡｌＧａＡｓ層２８の中央部の上にＣｒ／Ａｕからな
るゲート電極２８1 が形成され、残されたｐ−ＡｌＧａ
Ａｓ層２８の上にＣｒ／Ａｕからなるソース電極２９1
とドレイン電極２９2 が形成されている。
−ＡｌＧａＡｓ層２８の中央部の上にＣｒ／Ａｕからな
るゲート電極２８1 が形成され、残されたｐ−ＡｌＧａ
Ａｓ層２８の上にＣｒ／Ａｕからなるソース電極２９1
とドレイン電極２９2 が形成されている。
【００４４】この実施例によると、本発明にしたがって
ＣＨ2 Ｉ2 の流量を変化することにより、正孔供給層と
なるｐ−ＡｌＧａＡｓ層２８およびキャップ層となるｐ
−ＧａＡｓ層２９の不純物濃度を１０18ｃｍ-3〜１０20
ｃｍ-3の範囲で制御することができる。
ＣＨ2 Ｉ2 の流量を変化することにより、正孔供給層と
なるｐ−ＡｌＧａＡｓ層２８およびキャップ層となるｐ
−ＧａＡｓ層２９の不純物濃度を１０18ｃｍ-3〜１０20
ｃｍ-3の範囲で制御することができる。
【００４５】上記各実施例においては、ＧａＡｓ，Ｉｎ
ＧａＡｓ等のIII ／Ｖ系化合物半導体を成長する際のｐ
型ドーパントとしてＣＨ2 Ｉ2 を用いた例を示したが、
ＣとＩを含んだハロゲン化アルキル、例えば、ＣＨ
Ｉ2 ，ＣＨ3 Ｉ等を用いることによっても高不純物濃度
のｐ型結晶を得ることができる。なお、本発明が適用で
きるIII ／Ｖ系化合物半導体としては、ＧａＡｓ，Ａｌ
ＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓ，ＩｎＧａＰＡｓ
等が挙げられる。
ＧａＡｓ等のIII ／Ｖ系化合物半導体を成長する際のｐ
型ドーパントとしてＣＨ2 Ｉ2 を用いた例を示したが、
ＣとＩを含んだハロゲン化アルキル、例えば、ＣＨ
Ｉ2 ，ＣＨ3 Ｉ等を用いることによっても高不純物濃度
のｐ型結晶を得ることができる。なお、本発明が適用で
きるIII ／Ｖ系化合物半導体としては、ＧａＡｓ，Ａｌ
ＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓ，ＩｎＧａＰＡｓ
等が挙げられる。
【００４６】また、本発明のIII ／Ｖ系化合物半導体層
を形成する方法としては、雰囲気を１０-3Ｔｏｒｒより
高真空にしてIII ／Ｖ系化合物半導体層を成長する、ガ
スソース分子ビームエピタキシー（ＭＢＥ）、ケミカル
ビームエピタキシー（ＣＢＥ）、有機金属分子ビームエ
ピタキシー（ＭＯＭＢＥ）または分子ビームエピタキシ
ー（ＭＢＥ）を挙げることができる。
を形成する方法としては、雰囲気を１０-3Ｔｏｒｒより
高真空にしてIII ／Ｖ系化合物半導体層を成長する、ガ
スソース分子ビームエピタキシー（ＭＢＥ）、ケミカル
ビームエピタキシー（ＣＢＥ）、有機金属分子ビームエ
ピタキシー（ＭＯＭＢＥ）または分子ビームエピタキシ
ー（ＭＢＥ）を挙げることができる。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
ＧａＡｓ，ＩｎＧａＡｓ等のIII ／Ｖ系化合物半導体を
成長する際、化合物半導体の原料とＣＨ2 Ｉ2 またはＣ
とＩを含んだハロゲン化アルキルを同時に供給すること
により、高不純物濃度のｐ型結晶を得ることができる。
そのため、本発明によるＣドーパントは、III ／Ｖ系化
合物半導体装置のｐ型結晶層、とりわけＨＢＴにおける
高不純物濃度のｐ型ベース層を形成する際に極めて有望
である。
ＧａＡｓ，ＩｎＧａＡｓ等のIII ／Ｖ系化合物半導体を
成長する際、化合物半導体の原料とＣＨ2 Ｉ2 またはＣ
とＩを含んだハロゲン化アルキルを同時に供給すること
により、高不純物濃度のｐ型結晶を得ることができる。
そのため、本発明によるＣドーパントは、III ／Ｖ系化
合物半導体装置のｐ型結晶層、とりわけＨＢＴにおける
高不純物濃度のｐ型ベース層を形成する際に極めて有望
である。
【図１】本発明のIII ／Ｖ系化合物半導体装置を製造す
るガスソースＭＢＥ装置の構成説明図である。
るガスソースＭＢＥ装置の構成説明図である。
【図２】ＣＨ2 Ｉ2 をＣドーパントに用いたｐ−ＧａＡ
ｓ結晶の正孔濃度とＣＨ2 Ｉ2流量の関係図である。
ｓ結晶の正孔濃度とＣＨ2 Ｉ2流量の関係図である。
【図３】ＣＨ2 Ｉ2 をＣドーパントに用いたｐ−Ｉｎx
Ｇａ1-x Ａｓ結晶の正孔濃度とＩｎ組成比の関係図であ
る。
Ｇａ1-x Ａｓ結晶の正孔濃度とＩｎ組成比の関係図であ
る。
【図４】第１実施例のＧａＡｓ系ＨＢＴの構成説明図で
ある。
ある。
【図５】第２実施例のＧａＡｓ系ＨＥＭＴの構成説明図
である。
である。
１ 成長室 ２ 基板ホルダー ３ 基板 ４ ＴＥＧボンベ ４1 ＴＥＧガスセル ５ ＴＥＩボンベ ５1 ＴＥＩガスセル ６ ＡｓＨ3 ボンベ ６1 ＡｓＨ3 クラッキングセル ７ ＰＨ3 ボンベ ７1 ＰＨ3 クラッキングセル ８ ＣＨ2 Ｉ2 ボンベ ８1 ＣＨ2 Ｉ2 ガスセル １１ 半絶縁性ＧａＡｓ基板 １２ ｎ+ −ＧａＡｓ層 １２1 コレクタ電極 １３ ｎ−ＧａＡｓ層 １４ ｐ+ −ＧａＡｓ層 １４1 ベース電極 １５ ｎ−ＡｌＧａＡｓ層 １６ ｎ+ −ＧａＡｓ層 １７ ｎ+ −ＩｎＧａＡｓ層 １８ タングステンシリサイド層 １８1 エミッタ電極 ２１ 半絶縁性ＧａＡｓ基板 ２２ ＧａＡｓ層 ２３ ＩｎＧａＡｓ層 ２４ ｎ−ＡｌＧａＡｓ層 ２５ ｎ−ＧａＡｓ層 ２６ ｉ−ＧａＡｓ層 ２７ ｉ−ＩｎＧａＡｓ層 ２８ ｐ−ＡｌＧａＡｓ層 ２８1 ゲート電極 ２９ ｐ−ＧａＡｓ層 ２９1 ソース電極 ２９2 ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/203 Ｍ 8122−4Ｍ 29/205 21/331 29/73 Ｈ０１Ｌ 29/72 (72)発明者 山浦 新司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (10)
- 【請求項１】 ｐ型のIII ／Ｖ系化合物半導体領域が、
該ｐ型の導電型を決定する不純物としてカーボン、沃
素、水素を含むことを特徴とするIII ／Ｖ系化合物半導
体装置。 - 【請求項２】 ｐ型のIII ／Ｖ系化合物半導体領域が、
ＨＢＴの外部ベースまたはＨＥＭＴの正孔供給層および
キャップ層であることを特徴とする請求項１に記載され
たIII ／Ｖ系化合物半導体装置。 - 【請求項３】 III ／Ｖ系化合物半導体領域がＧａＡ
ｓ，ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓまたはＩ
ｎＧａＰＡｓであることを特徴とする請求項１に記載さ
れたIII ／Ｖ系化合物半導体装置。 - 【請求項４】 正孔濃度が１０18ｃｍ-2以上であること
を特徴とする請求項１に記載されたIII ／Ｖ系化合物半
導体装置。 - 【請求項５】 III ／Ｖ系化合物半導体領域のｐ型の導
電型を決定するドーパント原料としてカーボン、沃素、
水素を含む化合物を用いることを特徴とするIII ／Ｖ系
化合物半導体装置の製造方法。 - 【請求項６】 III ／Ｖ系化合物半導体領域がＧａＡ
ｓ，ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＧａＡｓまたはＩ
ｎＧａＰＡｓであることを特徴とする請求項５に記載さ
れたIII ／Ｖ系化合物半導体装置の製造方法。 - 【請求項７】 ｐ型の導電型を決定するドーパント原料
としてＣＨ2 Ｉ2 を用いることを特徴とする請求項５に
記載されたIII ／Ｖ系化合物半導体装置の製造方法。 - 【請求項８】 III ／Ｖ系化合物半導体領域を形成する
方法が、ガスソースＭＢＥ、ＣＢＥ、ＭＯＭＢＥまたは
ＭＢＥであることを特徴とする請求項５に記載されたII
I ／Ｖ系化合物半導体装置の製造方法。 - 【請求項９】 III ／Ｖ系化合物半導体領域を形成する
際の結晶成長装置の真空度が１０-3Ｔｏｒｒより高真空
であることを特徴とする請求項５に記載されたIII ／Ｖ
系化合物半導体装置の製造方法。 - 【請求項１０】 ｐ型のIII ／Ｖ系化合物半導体領域
が、ＨＢＴの外部ベースまたはＨＥＭＴの正孔供給層お
よびキャップ層であることを特徴とする請求項５に記載
されたIII ／Ｖ系化合物半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24086293A JP3326704B2 (ja) | 1993-09-28 | 1993-09-28 | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 |
| US08/310,761 US5479028A (en) | 1993-09-28 | 1994-09-27 | III-V system compound semiconductor device and method for manufacturing the semiconductor device |
| US08/522,136 US5738722A (en) | 1993-09-28 | 1995-08-31 | III-V system compound semiconductor device and method for manufacturing the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24086293A JP3326704B2 (ja) | 1993-09-28 | 1993-09-28 | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799305A true JPH0799305A (ja) | 1995-04-11 |
| JP3326704B2 JP3326704B2 (ja) | 2002-09-24 |
Family
ID=17065819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24086293A Expired - Lifetime JP3326704B2 (ja) | 1993-09-28 | 1993-09-28 | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5479028A (ja) |
| JP (1) | JP3326704B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314668A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| US5652551A (en) * | 1996-06-25 | 1997-07-29 | The United States Of America As Represented By The Secretary Of The Army | Method for high frequency device operation with high temperature and radiation hard characteristics |
| JP2000049094A (ja) * | 1998-07-27 | 2000-02-18 | Sumitomo Chem Co Ltd | 化合物半導体の製造方法 |
| CN1685090A (zh) * | 2002-09-20 | 2005-10-19 | 三菱化学株式会社 | Ⅲ－v化合物半导体晶体 |
| US7503521B2 (en) * | 2005-02-07 | 2009-03-17 | Bae Systems Information And Electronic Systems Integration Inc. | Radiation homing tag |
| WO2010116699A1 (ja) * | 2009-04-06 | 2010-10-14 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
| WO2010116701A1 (ja) * | 2009-04-07 | 2010-10-14 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
| JP5874173B2 (ja) * | 2011-02-25 | 2016-03-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5966301B2 (ja) | 2011-09-29 | 2016-08-10 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| TWI803556B (zh) * | 2018-12-28 | 2023-06-01 | 晶元光電股份有限公司 | 半導體疊層、半導體元件及其製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833193A (en) * | 1987-08-14 | 1989-05-23 | Sieverding David L | Novel pressure sensitive adhesives |
| US5036022A (en) * | 1988-07-05 | 1991-07-30 | International Business Machines Corporation | Metal organic vapor phase epitaxial growth of group III-V semiconductor materials |
| US4988640A (en) * | 1988-07-25 | 1991-01-29 | Air Products And Chemicals, Inc. | Method of doping and implanting using arsine, antimony, and phosphine substitutes |
| US5098857A (en) * | 1989-12-22 | 1992-03-24 | International Business Machines Corp. | Method of making semi-insulating gallium arsenide by oxygen doping in metal-organic vapor phase epitaxy |
| US5244829A (en) * | 1992-07-09 | 1993-09-14 | Texas Instruments Incorporated | Organometallic vapor-phase epitaxy process using (CH3)3 As and CCl4 for improving stability of carbon-doped GaAs |
-
1993
- 1993-09-28 JP JP24086293A patent/JP3326704B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-27 US US08/310,761 patent/US5479028A/en not_active Expired - Lifetime
-
1995
- 1995-08-31 US US08/522,136 patent/US5738722A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5738722A (en) | 1998-04-14 |
| US5479028A (en) | 1995-12-26 |
| JP3326704B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3189061B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| EP0524817B1 (en) | Crystal growth method of III - V compound semiconductor | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| US7550786B2 (en) | Compound semiconductor epitaxial substrate | |
| JP3013992B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| JPH0590160A (ja) | 結晶成長方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
| JP3194327B2 (ja) | 有機金属気相成長法 | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JPH0917737A (ja) | 半導体積層構造の気相成長方法 | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JPH06124908A (ja) | 有機金属気相成長法 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH06112123A (ja) | 半導体装置の製造方法 | |
| JPH03245585A (ja) | 半導体レーザの製造方法 | |
| JPH07321058A (ja) | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 | |
| JP2004342952A (ja) | 化合物半導体エピタキシャル基板 | |
| JPH03283427A (ja) | 高電子移動度トランジスター用エピタキシャル基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |