JPH0799547B2 - 周期的パターンの自動検査方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路チツプ内のメモリ・アレイやプログ
ラマブル論理アレイなどの周期的パターンの自動検査用
の方法および装置に関するものである。さらに具体的に
言うと、本発明は、既知のパターンの周期性を使つて周
期アレイ中の反復セルを比較することにより識別する。
上記デバイス中の周期的パターンの自動検査の方法およ
び装置に関するものである。

（従来技術） 集積回路チツプ中のメモリ・アレイやプログラマブル論
理アレイなどの複雑な周期的パターンは、より高密度の
パツケージ設計中のデータ容量を大きくするためにます
ます小さくなつてきたが、改良されたアレイ検査技術は
まだ開発されていない。今でもそうであるが、検査は従
来から主としてパターンの顕微鏡検査によつて行なわれ
てきた。しかしこの技法は、極めて遅く、コストがかか
り、オペレータが疲れ、品質水準が低い。

この要求に応えるため、複雑な構造の２次元イメージを
解析して、それらの構造を検査する課題を実施する自動
検査システムが、多数開発されてきた。電子産業の応用
分野では、これらの構造は、通常比較的簡単な幾何パタ
ーンの複雑なアレイから構成される。その例は、プリン
ト回路板（素子を含まないものおよび含むもの）、フオ
トリソグラフイー用マスク、およびパターンつきシリコ
ン・ウエハ（製造工程中のICチツプ）である。この種の
検査を行なう大部分のシステムは、イメージと設計の比
較またはイメージ同志の比較という２つの方法のどちら
かまたは両者の組合せを使つている。したがつて、当業
者なら気づくように、パターン検査では、フイルムやエ
ツジによる反射および幾何形状の変異が組み込まれてい
ないため、設計規則のチエツクは使えない。

ハリス（Harris）等は、論文“ステツピング，プロジエ
クシヨン，および直接書込み式リソグラフイーにおける
応用を伴なうウエハ・パターンの自動検査（Automated
Inspection of Wafer Patterns with Applications in
Stepping,Projection and Direct-Write Lithography",
ソリツド・ステート・テクノロジー（Solid State Tech
nology）（1984年２月）PP.159-179で、ウエハ基準、標
準基準および設計基準の３つの基本的基準オプシヨンを
与える自動ウエハ検査ツールを開示している。この３種
への基準オプシヨンを使うと、ある型式の欠陥がみつか
ると教示されている。しかし、各検査オプシヨンがどう
働くかの教示は与えられていない。

コニスキ（Koniski）等は、“電荷結合装置（CCD）ウエ
ハの欠陥検査の新方法（New Technique for Inspecting
Charge Coupled Device（CCD）Wafer for Defects）",
SPLE,Vol.336,ロボツト・ヴイジヨン（Robot Vision）,
PP.128〜132に、高密度CCDウエハの欠陥検査システムを
記載している。

コニスキ等の方法は、グレイスケール・イメージにエツ
ジ検出器を適用し、次にエツジ点を反復周期だけ離れた
対応するエツジ点と比較して欠陥を検出することからな
る。一致しなければ欠陥が存在することになる。しか
し、この方法は雑音の影響を非常に受けやすく、その実
現形態の多数の細部は、雑音による偽欠陥コールをどう
抑制するかの問題に向けられている。その結果、画素サ
イズよりずつと大きな欠陥しか検出できない。エツジ点
と反復周期だけ離れた対応するエツジ点との比較によつ
て、欠陥の疑いのある点がみつかる。欠陥の疑いのある
個所は、この場合“1-10"比較の結果によつて示され
る。しかし、この疑わしい欠陥の手順を使つて最終的欠
陥判定を行なおうとすると、大きな勾配オペレータを使
つているにもかかわらず、この時点でなお存在する雑音
の作用のために、偽コール率が受け入れ難いほど高くな
る。

したがつて、本来的に雑音に敏感な技術（勾配オペレー
タ）や大きな隣接項目（すなわち５×５や８×８）にも
とづく操作を使うと、均一なグレイ・レベルの領域でも
小さな欠陥が見つけ難い。パターンのエツジ付近では、
小さな欠陥を見つけるのは不可能となり、エツジが実際
にどこにでもあるメモリや論理回路チツプなどの複雑な
多段パターンのイメージでは特にそうである。

したがつて、電子工業の応用分野で複雑な周期的パター
ンの自動検査用の、高速でしかも極めて正確な方法と装
置を提供することが、本発明の目的である。

（発明の要約） パターンつきシリコン・ウエハ、プリント回路板、フオ
トリソグラフイー用マスクで典型的にみられる周期的パ
ターンの自動検査用の方法および装置が開示される。

本方法は、低レベル・アルゴリズムと高レベル・アルゴ
リズムの２つの部分からなる検査アルゴリズムを含んで
いる。高レベル・アルゴリズムは、低レベル・アルゴリ
ズムの操作を内蔵している。

低レベル・アルゴリズムは、既知のパターンの周期性を
利用して周期アレイ中の同一であるはずのセルを比較す
ることにより欠陥を見つける。低レベル・アルゴリズム
は、（イメージ中の）水平の周期性のみをとり、（境界
に沿つたデツド・ゾーン内にあるものを除く）イメージ
中の各画素について、そのグレイスケール識別を両方向
にパターン反復周期Ｒだけ離れた２つの隣接画素のグレ
イスケール識別と比較して分析する。さらに、低レベル
・アルゴリズムは、比較対象画素の隣接画素に適用され
るエツジ検出器と、アレイ内の空パターンを識別するた
めの欠如パターン・テストを含んでいる。

基本的には、高レベル・アルゴリズムは、イメージに低
レベル・アルゴリズムをある回数（Ｎ回）だけ連続して
適用することを含んでいる。低レベル・アルゴリズムの
結果を加算して、画素が、元のイメージ中の画素が低レ
ベル・アルゴリズムよつて欠陥があると検出された回数
と関係づけられる、別個のイメージ・アレイを作成する
ことにより、累算器イメージが形成される。

上記の方法を実現するための装置は、まず周期アレイの
ビデオ信号をデジタル化して、ラスタ走査方式で読み出
されるデジタル・グレイスケール・イメージを出力する
手段を含んでいる。次にイメージは２重ポート高速メモ
リ手段に入る。このメモリ手段によつて以前に記憶され
たイメージが読み出され、低レベル・アルゴリズムの方
法を実施する手段に送られる。

この低レベル・アルゴリズム手段は、グレイスケール・
イメージを入力として受け取り、欠陥の疑いがある画素
を１で表わし、そうでない画素を０で表わした、それに
対応する２進イメージを生成する。次にこのイメージ
が、２進イメージを１のイメージ座標のリストに変換す
る手段に送られる。２進イメージは通常疎らなので、こ
のリストは有用なデータ圧縮の形である。実際、２進イ
メージは大部分の時間すべてゼロである。次にこれらの
座標がコンピユータ・バス上でマイクロコンピユータで
読み取られ、累算器アレイを更新するのに使われる。こ
のパイプラインを使つて低レベル・アルゴリズムがＮ回
反復して実行されると、マイクロコンピユータが高レベ
ル・アルゴリズムを使つて、欠陥のある画素がどこにあ
るか決定する。次に、フレーム・バツフアに記憶されて
いるイメージ中の画素を修正し、その後にそのイメージ
をデジタル／アナログ変換器（フレーム・グラバの一部
として示す）を介してビデオ表示装置で表示することに
より、結果をオペレータに表示することができる。

低レベル・アルゴリズム手段を使うと、デジタル・グレ
イスケール・データが遅延線に入り、そこで15個の画素
が並列にネツトワークに送られ、そこから各種の除算・
比較装置（SAC）の当該の入力部に送られる。各SACは、
論理結果を生成し、テーブル索引RAMによつて実現され
る。結果が論理ネツトワークによつて組み合わされる。
そのネツトワークは、２つの欠如パターン・テストも含
んでいる。論理組合せの最終結果は単一の論理値であ
り、この場合は２進イメージの１画素である。

上記その他の本発明の目的、特徴、および利点は、添付
の図面に図示した本発明の下記のさらに具体的な説明か
ら明らかになるはずである。

（実施例） ここで説明するシステムは、パターンつきウエハ上の集
積回路チツプを検査するためのものであるが、当業者な
ら気づくように、この同じ方法と大部分のシステム構造
は、任意の周期的構造を検査するのに使用できる。

この検査システムの構成図を第１図に示す。第１図に
は、顕微鏡とコンピユータによつて制御されるウエハ取
扱い手段、ならびに光強度や自動焦点オフセツトなどの
顕微鏡による機能制御をもたらす、自動検査ステーシヨ
ンが示してある。コントラストを最大にするため、開口
数の小さな照明を使い、三眼式顕微鏡ヘツドに（低い幾
何形状のひずみ用の）ソリツド・ステート・ビデオ・カ
メラが取りつけてある。このカメラは、イメージ解析用
のハードウエアおよびソフトウエアが、実際の検査を行
なうために使う。カメラのビデオ信号は分割され、一部
分はイメージ・コンピユータの一部分であるイメージ解
析専用電子装置に送られ、そこで信号が下記に説明する
ようにデジタル化され解析される。システム全体は（第
８図に示す）マイクロコンピユータで制御される。この
マイクロコンピユータは、検査アルゴリズムの実行も行
なう。

操作に当たつては、システムのイメージ解析部が高速ビ
デオ・パイプラインを使つて、処理を行なう。ビデオ・
カメラから送られてくるアナログ信号が１フレーム時間
（RS170の場合、0.033秒）にデジタル化され、毎秒10メ
ガ画素の速度でパイプラインの残りの部分に送られる。
これは512×512画素のデジタル・イメージを生成する。
以下の議論では、すべてこの特定のイメージ形を使うこ
とにする。

次に第２図を参照すると、検査システムの高レベル・ア
ルゴリズムの流れ図が示してある。第２図からわかるよ
うに、同じ光学像のデジタル・イメージがある回数Ｎ回
獲得される。次にこれらの各イメージに、（下段で説明
する）低レベル欠陥テストを適用する。このテストで、
欠陥の疑いのある画素を１で表わし、それ以外のすべて
の画素を０に設定した、２進イメージが生成される。

次に、低レベル・テストの結果が、デジタル・イメージ
に各画素ごとに対応する累算器イメージ（アレイ）に加
えられる。ある光学像（Ｎ個のデジタル・イメージ）の
処理が終つたとき、累算器イメージ中の画素は、０から
Ｎまでの範囲の値を含んでいる。

この累算過程が完了すると、累算器イメージ中の各画素
に統計テストが適用され、その画素に欠陥があるか否か
が判定される。

この累算過程とその結果を、第３図に象徴的に示す。図
中で各ボツクスは３×３画素のマトリツクス、あるいは
９個の画素群を表わす。マトリツクス中の各数字Ｎは、
特定の画素が欠陥の疑いがあると指摘された回数に対応
する。

第２図に戻ると、高レベル・アルゴリズムは、低レベル
・テストのＮ回反復の合計を含む累算器イメージの画素
に統計テストを適用する。最も簡単な場合（１回反
復）、このテストは、低レベル・テストの結果に対する
識別装置にすぎない。しかし、大部分の場合、低レベル
・テストを数回続けて適用することにより、（欠陥逸脱
率にほとんど影響なく）偽検出率を大幅に下げることが
できる。その結果、累算器イメージの画素は、０からＮ
までの値をもつことになる。これらの値は、所与の画素
が欠陥をもつ確率の推定値と考えることができる。光学
像の所与のデジタル化の際に偽検出を生じさせる種類の
不安定性は、連続するデジタル化の際には少なくとも現
実の欠陥ほど頻繁には再現しないことが判明している。
多重デジタル化用の高レベル・アルゴリズムの最も簡単
な形は、累算器イメージに閾値を適用することで、少な
くともN_H回（高レベル・テストのカウント閾値）“真”
のテスト結果を得た画素を欠陥があるとみなす。

一般的な形の高レベル・アルゴリズムは、テスト中の画
素だけでなくその最も近く隣接する８個の画素をも含ん
でいる。このテストの主目的は、検査中のパターン内の
差が現実的ではあるが受け入れられないために生じる別
の種類の偽欠陥を取り扱うことである。この１例は、
“オレンジ・ピール”などの名前でよく呼ばれているテ
クスチヤの（まだらな）背景のようなものである。低レ
ベル・アルゴリズムによつて適用される下記のパラメー
タを使うと、かかる場合の検出可能な最小欠陥サイズと
偽検出率の一方を犠牲にして他方を改善することが可能
である。テスト中の画素とそれに最も近い８個の隣接画
素からなる隣接画素をランクづけし、高レベル・アルゴ
リズムで考慮される最大画素の合計Ｓを閾値N_Hと比較す
る。ＳがN_H以上である場合、中央の画素を欠陥があると
みなす。

下記に高レベル・アルゴリズムによる欠陥の識別を制御
するための低レベル・アルゴリズムのパラメータのリス
トを示す。

I.N:光学像１個当りのデジタル化数。

II.T_D：高感度差異テスト閾値。

III.T_G：勾配テスト閾値。

IV.T_R：列テスト閾値 V.N_M：欠如パターン・テスト閾値。

VI.N_P：高レベル・テストで考慮される画素の数。

VII.N_H：高レベル・テストのカウント閾値。

これらのパラメータの厳密な定義と動作について、下記
で低レベル・アルゴリズムに関して説明する。

低レベル・アルゴリズムは、周期アレイ内の同一と考え
られるセルを比較して欠陥を見つけるために、パターン
の既知の周期性を利用している。低レベル・アルゴリズ
ムは、（イメージ中に）水平周期性のみがあると仮定
し、（境界に沿つたデツド・ゾーンの中のものを除く）
イメージ中の各画素を、両方向に１反復周期Ｒだけ離れ
た２つの画素と比較して解析する。テスト中の画素を両
側の周期的隣接画素と比較して、エラーが検出されたと
き、どの画素に欠陥があるのかを判定する。これによつ
て、照明（陰影）がゆつくり変化することによつて生じ
る偽検出がなくなるという利益も生じる。検査中のアレ
イと解析中のそのイメージが、欠陥を除けば完全に周期
的であると仮定できるなら、検査アルゴリズムは、テス
ト中の画素をこれら２つの画素と比較し、検査された差
異に欠陥とフラグをつけることだけから構成できるはず
である。しかし、現実には受け入れられるパターンの差
異およびイメージ獲得システムの雑音と歪みがあるた
め、ずつと複雑なアルゴリズムが必要である。

ここで第４図を参照すると、低レベル・アルゴリズムの
供給流れが示されている。第４図から、ある画素がＲ画
素だけ離れたその左右の画素よりも黒い場合、あるいは
この両方の隣接画素よりも白い場合、それは欠陥の疑い
があると呼ばれ、２進イメージ中で「１」を割り当てら
れることがわかる。「より黒い」および「より白い」の
語は、この説明が進むにつれてより厳密に定義されてい
く。

第５図は、低レベル・アルゴリズムに対する検査体系の
１実施例で使われる15個の画素の概略図である。

第５図で使う表記法をこの議論を通してずつと使うもの
とする。テスト中の画素は、c_Oと記した画素であり、そ
の左右の周期的に隣接している画素にはそれぞれl_O,r_O
と記してある。以下の議論では、第５図の結合された５
個の画素からなる画素群３つを、それぞれ左、中央、右
のクロスと呼ぶことにする。

第４図に示した４つのテストは、それぞれ第６図に示す
ような18個の除算・比較操作の結果の論理組合せから構
成される。第６図のものは拡張された組合せの１つ（左
／黒）である。

第４図からは、19個の除算・比較操作があるように見え
るが、そのうちの２つは実際には同一である。すなわ
ち、l_O‐c_O＞T_R（上記）。したがつて、第６図では18個
の組合せを示してある。

第４図の他の３つの比較（右／黒、左／白、右／白）の
構造は第６図と厳密に同じであり、比較の符号（「白」
テストの場合）と使用する画素（「右」テストの場合）
が違つているだけである。２つの黒色テストの結果は、
「欠如パターン・テスト」と呼ばれる追加テストに対す
る入力であることに留意すること。このテストは第６図
には示してないが、下記でもつと詳しく説明する。

各除算・比較操作は、２つの画素のグレイ・レベルの差
を取つて、それまたはその絶対値を閾値と比較し、こう
して論理結果を生成することからなる。第６図に示すよ
うに、４つのテストの各々の結果は、３つのサブテスト
の結果をORして得られる。各サブセツトはさらに２つの
テストに分解できる。３つのサブテストとは、図の上か
ら下へ、高感度比較テスト、水平列テスト、垂直列テス
トである。名前が暗示するように、高感度テストとは、
最も感度が高く、グレイ・レベル比較閾値が最小である
が、勾配の高い領域（すなわちエツジ部）で偽指示を与
える。この問題の解決方法は、高勾配領域でテストを
「オフにする」ことである。したがつて、高感度テスト
を構成する２つのテストとは、下記のものである。

A.差異テスト。 図からわかるように、テスト中の画素
が第５図の左クロス中の５つの画素すべてより閾値T_Dだ
け小さい場合に、このテストは真である。

B.勾配テスト。 このテストは、左クロス内の高勾配を
探すものである。左クロスの中央画素l_Oとそれに結合し
た４つの隣接画素のうちのどれかの絶対差が閾値T_Gを越
えた場合に、テストは偽の結果を生じる。

水平列テストは幾分感度が低いが、水平に向いたエツジ
上の欠陥を検出することができる。このテスト結果は、
下記の２つのテストの結果をANDして形成される。

A.横列テスト。 テスト中の画素が左クロスの水平棒を
形成する３つの画素すべてよりも閾値T_Rだけ小さい場
合、このテストの結果は真である。

B.中央水平列テスト。 このテストは偽検出を減らすた
めに使う。その機能は、c_Oが水平に向いたエツジ（すな
わち欠陥のエツジ）上にある場合にのみ、水平列テスト
で欠陥を検出できるようにすることである。すなわち、
欠陥内にある画素の一部は検出されないかもしれない
が、エツジ画素が検出されるので問題にはならない。C_O
がその東西の隣接画素C_WとC_eのどちらよりも小さい場合
に、このテストは真の結果を生じる。

垂直列テストは、南北の画素を考える点以外は、構造
上、水平列テストと同じである。

差異テストおよび横列テストでは、ランダム変異によつ
て偽検出が生じないようにするために、中央画素が一つ
の横クロス内のいくつか（５個または３個）の画素と比
較される。どちらの場合でも、中央画素と比較される画
素内部では余り変異はないと仮定されている。差異テス
トでは均一区域であると仮定されるが、横列テストで
は、画素がエツジに平行なグレイスケール輪廓線に沿つ
ていると仮定される。

以上説明してきたアルゴリズムは、小さな孤立した欠陥
については全くうまく働くが、C_Oに欠陥の疑いがあると
フラグをつけるには、C_Oと他の画素との差異がその両側
で同様であることが必要なため、ある種の粗大欠陥を完
全に見逃してしまう恐れがある。それらの粗大欠陥と
は、その水平範囲がパターン周期Ｒよりも大きな欠陥で
ある。かかる欠陥の１例は、パターンの一部分が欠如し
ているいくつかのセルからなる行である。実際このこと
は非常によくあり、パターンづけウエハ検査でぶつかる
厄介な欠陥である。

欠如パターン・テストは、左／黒色テストおよび右／黒
色テストの結果を追跡し、水平に連続するある数N_M個の
画素についてどちらかのテスト結果が真である場合に欠
陥の疑いがあるものにフラグをつけることによつて実施
される。もつと精密に言えば、２つの黒色テストの各々
についてカウンタが維持される。テストの結果が真であ
るたびにカウンタが増分され、結果が偽であるたびにカ
ウンタがクリア（ゼロにセツト）される。各反復の後に
カウンタを検査し、カウンタ値がN_M以上である場合に、
C_Oにフラグがつく（１にセツトされる）。欠如パターン
・テストを残りの構造にはめ込む方法を第７図に示す。
これは第４図に欠如パターンの論理図を加えたものであ
る。

これまで説明したように、低レベル・アルゴリズムを、
これらの隣接画素の水平列と垂直列に対して動作するも
のとして示してきたが、当業者なら気づくように、欠陥
の疑いのあるものを査定するためにこれらの隣接画素の
斜め列も同様に取り込むことができる。この斜め列テス
トは、上記で水平列と垂直列について述べた方法および
比較に直接従うものとなる。すなわち、水平列と垂直列
のテストでは、中央画素に隣接する訂正済み画素は４つ
であるが、斜め列テストを含めると８つになる。

次に第８図を参照すると、本発明のイメージ解析用電子
装置の構成図が示してある。第８図には、データが図の
左から右へ流れる高速ビデオ・パイプラインが示してあ
ることを理解すべきである。以下では、このパイプライ
ンをイメージ・コンピユータと呼ぶことにする。

第８図で、各モジユールが高速８ビツト幅データ経路で
リンクされており、またそのすべてがモジユールを制御
するマイクロコンピユータと一緒にコンピユータ・バス
に接続されている。マイクロコンピユータは、そのバス
を介してモジユールを制御すると共に、高レベル・アル
ゴリズムを実行し、かつシステムの残りの部分を制御す
る。モジユールはすべて、通常のパイプライン方式で並
列に動作する。図の左から右に動作して、ビデオ信号が
まず高速デジタル・アナログ変換器フレーム・グラバに
よつてデジタル化される。このフレーム・グラバの出力
は、ラスタ走査方式で読み出される、デジタル・グレイ
スケール・イメージである。次にこのイメージが２重ポ
ート高速メモリ・フレーム・バツフアに入り、その間に
以前のイメージが読み出されて、上記の低レベル・アル
ゴリズムを実行するモジユールに送られる。自動検査過
程ではこのフレーム・バツフアは不要であるが、システ
ムがこのバツフアを使つて検査結果を表示する検討段階
で必要となる。

したがつて、低レベル・アルゴリズムは入力としてグレ
イスケール・イメージを取り、それに応じて欠陥の疑い
のある画素を１で表わし、そうでないものを０で表わし
た、２進イメージを生成する。次にこのイメージが、２
進イメージを１のイメージ座標のリストに変換するモジ
ユールに送られる。２進イメージは通常疎らなので、こ
れは有用なデータ圧縮の形である。実際、これは大部分
の時間すべて０となる。次にこれらの座標がコンピユー
タ・バス上でマイクロコンピユータで読み取られ、累算
器アレイを更新するのに使われる。このパイプラインを
使つて低レベル・アルゴリズムがＮ回反復して実行され
ると、マイクロコンピユータは、高レベル・アルゴリズ
ムを使つて、欠陥のある画素がどこにあるかを判定す
る。次にフレーム・バツフアに記憶されているイメージ
中のそれらの画素を修正し、次にそのイメージを（フレ
ーム・グラバの一部分として示した）デジタル・アナロ
グ変換器を介してビデオ・モニタ上に表示することによ
り、結果をオペレータに対して表示することができる。

システム操作中、イメージ・コンピユータは、マイクロ
コンピユータによつて次のようにプログラミングされ
る。まず、新しい製品／レベルを検査するとき、低レベ
ル・アルゴリズム・モジユールをパターン反復周期およ
び各種の閾値を用いてプログラミングする。次に新しい
イメージが獲得し解析できるように顕微鏡ステージが停
止すると、すべてのボードが「連続」モードに入る。す
なわち、イメージがビデオ速度（30フレーム／秒）で連
続して獲得されパイプラインを通過する。これは、Ｎ個
のイメージを処理し次にシステムを停止する形で行なわ
なければならない。所与のイメージ群の最後のイメージ
が獲得されると、システム制御プログラムがステージを
処理すべき次のフイールドにステツプさせることができ
る。ステージの移動中、最後のイメージがイメージ・コ
ンピユータによつて処理され、マイクロコンピユータが
高レベル・アルゴリズム・テストを実施する。また、次
のフレームを処理し終わる前にマイクロコンピユータが
検出された画素位置を検索できるように、特徴抽出（フ
イーチヤ・エクストラクタ）処理とマイクロコンピユー
タの間で何らかの周期がなければならない。

第８図に示した全体構造は本システム独自のものである
が、ここに示した個々のモジユールのうち１種以外はす
べて市販されている。この独自のモジユールは、低レベ
ル・アルゴリズム・モジユールである。そのモジユール
の動作構造は、基本的に第４図で与えられる。この図の
４つのボツクスの各々と欠如パターン・テストを下記に
拡張して詳しく説明する。

低レベル・アルゴリズム・モジユールを区分するための
１つの体系を第10図に示す。この図は、デジタル・グレ
イスケール・データが遅延線に入る所を示したものであ
る。この遅延線は、各種除算・比較装置（SAC）の当該
の入力部に値を送るネツトワークに、15個の画素を並列
に与える。各SACは１つのブール結果を生成する。この
アルゴリズムを解析すると、この種の独自の結果が合計
56あり、それが、やはり２つの欠如パターン・テストを
含む論理ネツトワークによつて組み合わされることがわ
かる。論理組合せの最終結果は、単一の論理値であり、
この場合、２進イメージ中の１つの画素となる。

上記の第10図で示される構造から明らかなように、低レ
ベル・アルゴリズムで必要な計算の多くは、並行して行
なうことができる。それを行なうには、第５図に示した
15個の画素がすべて同時に利用可能でなければならな
い。本発明では、このことは15個のタツプのついた遅延
線を使つて獲得される。所与のパターン反復周期の場
合、遅延線の長さは2M＋2Rでなければならない。ただ
し、Ｍは１走査当りの画素数（この場合は、512）であ
る。フレキシブルに使用するには、タツプ位置がプログ
ラミング可能でなければならず、また遅延線の長さは2M
＋2R_maxでなければならない。かかる遅延は、プログラ
マブル先入れ先出しメモリ（FIFO）をストリング化し
て、またはプログラマブル・カウンタを使つてたとえば
RAMバツフアにアドレスすることによつて実現できる。

当業者なら気づくように、第６図の各矩形ボツクスは、
下記の操作を実施する。

I.2つのグレイスケール値の差を求める。

II.ときに結果の絶対値をとる。

III.結果を閾値と比較する。

IV.その比較結果にもとづいて論理値を生成する。

これらの操作を実現する１つの手段は、第９図に示すよ
うな減算器（ALU）、比較機構およびゲートを使うこと
である。これらの機能を実現するもう１つの手段は、RA
Mテーブル索引（LUT）を使うことである。LUTを使つ
て、「読取り」線を肯定する間に、２つのｎビツト・グ
レイスケール値を2²ⁿ×１ビツトRAMのアドレス線に印加
し、こうして「データ」線上の（以前にRAMに記憶され
た）論理結果を生成することにより、２つのグレイスケ
ール変数の任意のブール関数を実現することができる。
この実現形態の利点は、チツプ・カウントが減り、フレ
キシビリテイ（２つのグレイスケール変数の任意のブー
ル関数をプログラミングできる）が増すことである。
（LUTでは１であるのに対して、減算器、比較機構など
では少なくとも３）。主な欠点は、検出閾値をプログラ
ミングするのに、RAM全体をプログラミングする必要が
あることである。このプログラミングを最小の時間で行
なうための体系を、下記で説明する。ここではLUT体系
を実施するものとする。

欠如パターン・テストは、第７図に示すように、低レベ
ル・アルゴリズムの残りの部分にはめ込まれている。後
者に関して先に説明したように、このテストの機能は、
一方の黒色テストからの正の結果をカウントして、連続
するN_M個の正の入力にぶつかつたとき正の出力を生成す
ることである。その可能な実現形態を第11図に示す。プ
ログラミング中に、事前設定値が自己事前設定カウンタ
にロードされる。実行モード中、真入力がカウンタを使
用可能にして、クロツク・パルスをカウントさせる。カ
ウンタがあふれると、図の論理は、Ｄフリツプフロツプ
のＱ出力を肯定させ、欠如パターン・テストの結果が真
であることを示す。この回路の入力が真のままである限
り、Ｑも真のままとなる。しかし、入力が偽になるとす
ぐ、カウンタはクリアまたは事前設定され、Ｑも偽とな
つて、カウンタが再度あふれるまで偽のままである。

以上動作構造と区分体系について説明してきたが、その
ことからすぐに明らかなように、低レベル・アルゴリズ
ム・モジユールは、パターン反復周期Ｒ、３つの比較閾
値T_D,T_G,R_Rおよび欠如パターン・テスト用のカウント閾
値N_Mを用いてマイクロコンピユータでプログラミングし
なければならない。反復周期と欠如パターン・テスト・
カウント閾値は、事前設定可能カウンタをロードするか
またはそれと同様に簡単な何らかの操作によつてプログ
ラミングできる。減算器と比較機構を使つてSACを実現
する場合、比較閾値のプログラミングも簡単な問題であ
り、マイクロコンピユータ・バスから１組のレジスタを
ロードするだけでよい。しかし、LUT実現形態を使う場
合は、RAMテーブル索引全体をプログラミングする必要
があるため、比較閾値のプログラミングはそれほど簡単
ではない。以下でこれらのLUTを効率的にプログラミン
グするための回路と関連する体系を説明する。

プログラミングの問題は、次のように説明できる。各LU
T RAMは、2²ⁿ個（８ビツト・グレイスケールの場合64
K）の２進値を用いてプログラミングしなければならな
い。プログラミング体系の望ましい要素は、次の通りで
ある。

I.マイクロコンピユータから（アドレス線へのアクセス
を必要とする）RAMに値を書き込むための、余り多くの
追加回路は要らない何らかの手段。通常、RAMのプログ
ラミングは、RAMに書き込むデータを「データ入力」線
に載せ、各アドレスで「書込み」線をストローブしなが
ら、RAMのアドレス空間を進むことによつて行なう。

II.プログラミング時間を受け入れられるレベルに保ち
ながら妥当なステツプ数でRAMをプログラミングでき
る、この回路と関連するプログラミング体系。

以上説明したように、RAMアドレス線へのアクセスは、
遅延線タツプを介してしかできない。これらのタツプ
は、実行モード中に画素グレイスクール値をもたらす。
また以上説明したように、マイクロコンピユータが値を
入れられる唯一の方法は、それらの値をコンピユータ・
バスを経てフレーム・バツフアにロードし、次にそれら
を高速ビデオ・バス上で低レベル・アルゴリズム・モジ
ユールの遅延線にクロツク・インすることである。LUT
は原理的にはこのようにしてプログラミングできるはず
であるが、これは非常に複雑で時間のかかる過程であ
る。

このアルゴリズムを解析すると、独自のLUTパターンは
実際には５つしかなく、それが何度も複製されて、テス
トを実施するのに必要な56個のLUTを構成していること
がわかる。この５つのパターンは、白色差異テスト、黒
色差異テスト、黒色列テスト、白色列テスト、勾配テス
トである。

独特のパターンが５つしかないにもかかわらず、そのす
べてを様々な入力群で同時に使わなければならず、その
結果実際のLUT RAMは56個必要となる。

このことを利用する１つの方法は、すべてのアドレス線
を2:1に多重化して、RAMを「二重ポート」にし、１組の
入力を遅延線タツプからくるマルチプレクサに、もう１
組をコンピユータ・バスのアドレス線からくるマルチプ
レクサに接続することであると思われる。その場合、RA
Mのデータ入力線をコンピユータ・バス上の５本のデー
タ線（独特のパターンごとに１本）に接続するなら、す
べてのRAMアドレスをずつとループして各アドレスごと
に１バイト（そのうち５ビツトだけが使われる）を書き
込むことにより、LUTをプログラミングできるはずであ
る。残念ながら、そうするには、多重化体系を実現する
ためだけでも多数のチツプを追加する必要がある。８ビ
ツト・グレイスケールを使用する場合、合計56×16＝89
6本のアドレス線を2:1に多重化しなければならない。

RAMアドレス線を直接に多重化するのではなく、経路指
定ネツトワーク中の遅延線タツプを多重化することによ
り、勾配テスト用LUT以外のすべてについて、この多重
化体系を大幅に簡単にすることができる。このことを第
12図に示す。第12図には、左黒色テストからのLUT1個
（1_E‐c_O＞T_D）とそれに付随する遅延線タツプおよびマ
ルチプレクサ（MUX）が示してある。これらのLUTは、c_O
と他の何らかの画素との差を含むので、この体系はうま
く働く。すなわちこの多重化体系は、コンピユータ・バ
スからくる別の１組の線（グレイスケール値）でc_Oタツ
プを多重化でき、他のすべてのタツプは、別の単一値
（“everything else"を略して“ee"と呼ぶ）で多重化
できる。図に示した各種の信号と、実行モードおよびプ
ログラム・モード中のそれらの機能は、次のように記述
できる。

I.1_Eおよびc_Oと記した線は、関連する遅延タツプからく
る。これらの線は、実行モード中MUX出力部と接続され
る。

II.線ee（BUS）とc_O（BUS）は、それぞれ高位および低
位のコンピユータ・バス・アドレス線からきて、プログ
ラム・モード中MUX出力部に通じる。

III.プログラム・モード中は肯定され、実行中は肯定さ
れない、MUXへのＰ（プログラム）入力は、コンピユー
タ・バスからの何らかのラツチ・セツトからくる。この
線は、どのセツトのマルチプレクサ入力部が出力部と接
続されているのかを決定する。

IV.RAMへのD_in（データ・イン）入力は、バスのデータ
線の１つからくる。プログラム・モード中にRAMに書き
込まれる値は、ここに置かれる。

V.D_out（データ・アウト）線は、実行モード中に論理結
果が現われる場所である。

VI.R（読取り）線は、Ｐの反転線とすることができ
る。これが肯定されると、アドレス線上に存在する値に
対するLUTの結果が、D_out線上に現われる。

VII.W（書込み）線は、D_in線とアドレス線上に安定な信
号が存在すると、RAMをプログラミングする際にストロ
ーブしなければならない。この信号は、充分な時間遅延
を設けて、当該のバス線から導き出さねばならない。

この体系を使つて、RAMアドレス空間を１回通過する間
に、c_Oに関係するすべてのLUTをプログラミングするこ
とができる。２つのネストされたループを用いてこれを
行なつてもよい。外側ループではc_O値を進ませ、内側ル
ープではeeを進ませる。これらのループ内で実行される
命令が、各種ビツトの値を決定して、それを当該のメモ
リ位置に書き込むことになる。残念なことに、c_Oと関係
しないLUT（すなわち勾配テスト）は、他のすべてのMUX
プログラム入力がee線から出ているために、この体系で
はプログラミングできない。すなわち、c_Oに関係するLU
Tのプログラミング中、l_Oとr_Oは他の画素値と同じアド
レスを同じ順序で進まなければならない。すなわち、た
とえば左勾配テスト｜1_E‐l_O｜＞T_Gでは、1_E＝l_Oとなる
２つの値でしかLUTをプログラミングできない。この問
題は、l_Oとr_Oに１つずつ２つの追加MUXを追加すると解
決できる。この２つのMUXは、その実行モード入力とし
てl_Oタップまたはr_Oタツプをもつが、それらのプログラ
ム・モードの入力はc_Oからくる。これらのMUXの出力
は、当該の勾配テストLUTの低位アドレス線に行き、他
のl_Oおよびr_OMUXの出力は当該の差異テストおよび列テ
ストLUTに行く。この体系を使つて、2²ⁿ個のアドレス
（ｎビツトのグレイスケールの場合）を１回通過する間
に56個のLUTのアレイ全体がプログラミングできる。

（本発明の効果） 本発明によれば、電子工業の応用分野で複雑な周期的パ
ターンの自動検査を高速でしかも極めて正確に行うこと
ができる。

【図面の簡単な説明】

第１図は、回路検査システムの各種構成要素の統合を示
す構成図、 第２図は、高レベル・アルゴリズムの実施の流れ図、 第３図は、高レベル・アルゴリズムの実施の概略図、 第４図は、低レベル・アルゴリズムの実施の流れ図、 第５図は、低レベル・アルゴリズム用の隣接画素の概略
図、 第６図は、第４図の左／黒色テストの論理組合せの概略
図、 第７図は、欠如パターン・テストを追加した、第４図の
低レベル・アルゴリズムの流れ図、 第８図は、高レベルおよび低レベル検査アルゴリズムの
ハードウエアによる実現形態の構成図、 第９図は、減算器（ALU）と比較機構とゲートを使つた
減算・比較装置（SAC）の実現形態を示す流れ図、 第10図は、低レベル・アルゴリズムを実施するための装
置の１つの可能なハードウエア実施例の構成図、 第11図は、欠如パターン・テストのハードウエア実現形
態の構成図、 第12図は、プログラム・実行モード中にテーブル索引
（LUT）にアドレスするための遅延線タツプの多重化の
構成図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バイロン・エドワード・ドム アメリカ合衆国ニユーヨーク州ノース・サ レム、ピー・オー・ボツクス363、フイン チ・ロード２番地 (72)発明者 ロバート・スチーブン・ジヤフイ アメリカ合衆国ニユーヨーク州シエノロツ ク、ピー・オー・ボツクス501、ミラー・ アベニユー・トンプキンス・ロード（番地 なし) (56)参考文献 特開 昭61−28809（ＪＰ，Ａ) 特開 昭61−230016（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】プリント回路板、フオトリソグラフイー用
   マスク、及びパターンつき半導体ウエハの２次元周期パ
   ターンをイメージ生成装置で走査して、上記パターンを
   自動検査する方法において、 （ａ）上記パターンの光学イメージを所定の回数Ｎ回だ
   け獲得することと、 （ｂ）各上記光学イメージの各画素（c_O）について、 （b.1）上記画素（c_O）のグレイスケール値を、該画素
   と反復周期の距離だけ離れた画素（l_O）及び該画素の隣
   接画素（l_E、l_N、l_W、l_S）のグレイスケール値とを比較
   する差テスト及び、 （b.2）上記反復周期の距離だけ離れた画素（l_O）のグ
   レイスケール値を、該画素の隣接画素（l_E、l_N、l_W、
   l_S）のグレイスケール値とを比較する勾配テスト、 を用いる高感度テストを含むグレイスケール値比較方法
   によって、各上記画素（c_O）が欠陥の疑いのある場合に
   １に設定し他の場合に０に設定した、２進イメージを生
   成するために、上記光学イメージの低レベル欠陥テスト
   を行なうことと、 （ｃ）上記Ｎ個の光学イメージについて、累算器アレイ
   中の画素の値が０からＮまでの範囲の値を含むように、
   各々の上記光学イメージの各画素（c_O）の上記低レベル
   欠陥テストの結果を加えることと、 （ｄ）上記累算器アレイの各画素（c_O）の値に、第１の
   閾値レベルを適用することと、 （ｅ）上記第１の閾値よりも大きい値を有する画素を、
   中央の画素として、該中央の画素に隣接する画素を隣接
   画素として分類することと、 （ｆ）上記中央の画素の隣接画素の全ての値の合計を得
   るために、上記分類された隣接画素の累算器アレイ中の
   画素の値の合計を与えることと、 （ｇ）第２の閾値を、上記隣接画素の全ての画素の値の
   合計と比較して、上記合計が上記第２の閾値以上である
   場合に上記中央画素が欠陥とみなされるようにするこ
   と、 を含む自動検査方法。
2. 【請求項２】上記グレイスケール値比較方法は更に水平
   列テストと垂直列テストと含み、 上記水平列テストは、 （a.1）上記画素（c_O）のグレイスケール値を、上記反
   復周期の距離だけ離れた画素（l_O）及び該画素に水平に
   隣接した隣接画素（l_E、l_W）のグレイスケール値とを比
   較する水平方向の横列テストと、 （a.2）上記画素（c_O）のグレイスケール値を、該画素
   に水平に隣接した隣接画素（c_E、c_W）のグレイスケール
   値とを比較する水平方向の中央列テストとを含み、 上記垂直列テストは、 （b.1）上記画素（c_O）のグレイスケール値を、上記反
   復周期の距離だけ離れた画素（l_O）及び該画素に垂直に
   隣接した隣接画素（l_N、l_S）のグレイスケール値とを比
   較する垂直方向の横列テストと、 （b.2）上記画素（c_O）のグレイスケール値を、該画素
   に水平に隣接した隣接画素（c_N、c_S）のグレイスケール
   値とを比較する垂直方向の中央列テストとを含む、こと
   を特徴とする請求項１の自動検査方法。