JPH0160767B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の利用分野〕 本発明は、パターン検査装置、特に、プリント
基板および同製造用マスク、または集積回路ウエ
ハーおよび集積回路製造用マスク等のパターンを
高速で検査する装置に関するものである。 〔従来技術〕 第１図は、従来のパターン検査装置の一例パタ
ーン検出部の構成図を示したものである。 この装置は、集積回路製造用のマスクがチツプ
パターンと称する同一形状回路パターンの繰り返
しからなることと、パターン欠陥の性質から、同
一形状の欠陥がチツプ内で同一箇所に存在する確
率を無視しうるという事実とに基づき、マスク１
上の異なるチツプパターン１Ａ，１Ｂを相互に比
較して欠陥検出を行う。 すなわち、フライングスポツト走査器２の輝点
スポツトを対物レンズ３，４によつてマスク１上
のチツプパターン１Ａ，１Ｂの対応パターンに照
射し、光電検出器５．６で電気信号に変換してこ
の電気信号を互いに比較するものである。 第２図に、その欠陥検出の原理図を示す。 チツプパターン１Ａ，１Ｂの対応パターンを実
線、破線で表わした各部分７Ａ，７Ｂは、光学
系、機械系の誤差のために、完全に重ね合わせる
ことは不可能で、例えばΔx，Δyだけ重ね合わせ
誤差をもつて比較される。 このようにチツプパターン１Ａ，１Ｂを重ね合
わせたとき、一致しない部分があれば、これを欠
陥として検出するが、前述の避けられない誤差の
ために欠陥でないところを欠陥と誤判定する可能
性がある。 この従来技術では、正常パターン同士での避け
られない重ね合わせ誤差Δx，Δyの許容最大値
δ_x，δ_yの不一致は許容するようにして、疑似欠陥
の除去を行い、これを超える不一致、例えばチツ
プパターン７Ａの部分８を検出できるように工夫
している。 ここでの問題点として、本方式では、原理的に
重ね合わせ誤差以下の欠陥は検出できないことが
あげられる。最近のLSI用マスクでは、製作パタ
ーンの最小寸法が２〜1μmと微細になつているの
で、検出しなければならない欠陥寸法が1μm以下
と微細になつている。そこで、重ね合わせ精度を
1μm以下に保つ必要があるが、この精度を機械
系、光学系に要求することは非常に困難である。 他の従来技術では、この点を改良し、比較、照
合するパターンの特徴を描き出した上で、この特
徴パターン同士を比較するようにしている。 その原理を第２図によつて説明する。例えば、
パターンの特徴として微小パターン要素を持つも
のに注目したとき、チツプパターン１Ａの部分パ
ターン７Ａからは微小パターン要素８Ａ，９Ａで
示される部分が検出される。一方、チツプパター
ン１Ｂの部分パターン７Ｂからは微小パターン要
素９Ｂのみが検出される。そこで、これら検出さ
れた特徴パターンを比較する。部分パターン７Ａ
から検出される特徴９Ａに対しては、部分パター
ン７Ｂから検出される特徴９Ｂが重ね合わせ誤差
の距離範囲に存在する。一方、部分パターン７Ａ
から検出される特徴８Ａに対しては、部分パター
ン７Ｂには対応するものが存在しない。このよう
に、特徴パターン同士を重ね合わせ誤差以上の距
離範囲内で比較することにより、重ね合わせ誤差
以下の欠陥を検出可能にしている。 この方式は、さきに述べたような原パターン同
士の比較に比べて、重ね合わせ誤差以下の欠陥を
検出できるが、特徴パターンとしてどのようなも
のを選択するかによつて欠陥検出が左右される。
すなわち、欠陥の形状依存性がきわめて高い。欠
陥の形状は千差万別であり、あらゆる形状の欠陥
を検出しようとする場合は、特徴抽出器が各形状
対応に必要となり、ハードウエアで実現するとき
には、その規模が膨大なものとなつてコストが必
然的に増大する。ソフトウエアでは検査時間が膨
大なものになつて実用にならない。従来技術で
は、この問題については大規模ハードウエアで対
応し、出現確率の低い欠陥形状に対しては、止む
得ず検出不可能なものとして妥協していた。 〔発明の目的〕 本発明の目的は、上記した従来技術の欠点をな
くし、欠陥の検出感度を大幅に向上するととも
に、誤判定を防止して確実で高速なパターン検査
を行うことができる経済的なパターン検査装置を
提供することにある。 〔発明の概要〕 本発明に係るパターン検査装置の構成は、検査
対象のパターンについて２次元パターン走査を行
い、その映像信号を順次に送出する走査・撮像部
と、あらかじめ記憶している基準データに基づい
て上記の検査対象のパターンに対応する基準パタ
ーンデータを順次に発生する基準パターンデータ
発生部と、上記の検査対象のパターンの映像信号
と上記基準パターンデータとを、その位置補正を
施して比較し、欠陥候補を検出して同情報を送出
する欠陥候補検出部と、上記各部に対して所要の
制御を行うとともに、上記基準パターンデータに
基づいて上記欠陥候補の周辺パターン部分も含め
て当該欠陥候補情報の詳細解析を行い、上記欠陥
候補の中から実用上許容しうる誤差範囲内にある
ものを除外するように演算処理を行う制御・処理
部とからなるようにしたものである。 なお、欠陥候補検出部は、検査対象のパターン
の映像信号と同対応の基準パターンデータとにつ
いて、それぞれ、位置補正を行い、制御・処理部
の詳細解析に要する時間中の画像データをバツフ
アリングをしておくようにし、順次、少なくとも
高・中・低の３レベルの閾値との比較によつて欠
陥候補の検出を行い、その検出に応じて制御・処
理部に対して割込みをするとともに、その比較前
の各データを欠陥候補情報として各解析メモリに
記憶させておくようにするものである。 なお、これらについて補足説明をすると、以下
のとおりである。 仮に、人間の目視によつて行われる外観検査に
たとえると、その脳に記憶されている標準パター
ンまたは見本となるべき手本標準パターンと比較
照合して不一致部分、または欠陥らしい部分を選
びだすことによつて欠陥候補を抽出し、この候補
について目的の検査基準に合致するか否かを更に
詳細にチエツクするという事実と類似の検査を機
械で自動的に行わせるようにしたものである。 すなわち、第１段階の欠陥候補検出としては、
欠陥が存在すれば必ず検出しうる敏感な検出によ
つて「第１ふるい」を行う。 次に、その検出された欠陥候補の周辺を含むパ
ターンについて制御・処理部（例えば電子計算機
によるもの）で詳細解析をすることにより、実用
的な意味で欠陥とはならないものを欠陥候補から
除外する「第２次ふるい」を行い、真の欠陥を検
出するものである。 この場合、疑似欠陥として検出されるものの大
部分は、位置合せ誤差が原因と考えられるので、
これを「第１ふるい」の欠陥候補に含めると、膨
大な欠陥候補処理を行わねばならず、電子計算機
等の処理能力が追いつかない。そこで、位置補正
を積極的に行い、このようなものが欠陥候補に含
まれるのを極めて少なくなるようにしている。 また、電子計算機等で詳細解析を行つている間
のパターンデータは、バツフアメモリに記憶して
おくことにより、この間のパターンデータの消失
を防いで、未検査の発生とならないようにしてい
る。 以上のようにして、実時間的（パターン撮像・
走査と同時）に欠陥検査を可能にしたものであ
る。 〔発明の実施例〕 以下、本発明の実施例を図に基づいて説明す
る。 第３図は、本発明に係るパターン検査装置の一
実施例のブロツク図であつて、例えば半導体集積
回路製造用のホトマスクの外観検査を実施する場
合に対するもの、第４図は、その２次元パターン
走査の説明図、第５図は、同欠陥候補検出部の一
実施例のブロツク図、第６図は、その欠陥検出回
路の一実施例のブロツク図、第７図は、そのタイ
ムチヤートである。 ここで、１１は、被検査のマスク、１２Ａは、
走査・撮像部に係るXYステージ、１２Ｂは、同
機構制御装置、１２Ｃは、同座標測定器、１３Ａ
は、同照明光源、１３Ｂは、同コンデンサレン
ズ、１３Ｃは、同顕微鏡、１４Ａは、同撮像器、
１４Ｂは、同Ａ／Ｄ変換器、１４Ｃは、同タイミ
ング回路、１５は、欠陥候補検出部、１６は、基
準パターンデータ発生部に係るビツトパターン発
生器、１７は、同メモリインターフエース、１８
は、同基準データメモリ、１９は、制御・処理部
である。 まず、XYステージ１２Ａに搭載した被検査の
マスク１１を照明光源１３Ａ、コンデンサレンズ
１３Ｂによつて透過照明し、この時に得られるマ
スク１１上のパターン像を顕微鏡１３Ｃで拡大
し、このパターン像（光学像）を撮像器１４Ａで
検出し、電気的な映像信号に変換する。 一方、基準となるパターンは、基準データメモ
リ（例えば磁気テープ装置）１８に記録された基
準データがメモリインターフエース１７を介して
ビツトパターン発生器１６によつてパターン発生
をされる。これと上記撮像器１４Ａからの映像信
号とが欠陥候補判定部１５において実時間で比較
され、欠陥判定処理が行われる。 ビツトパターン発生の方法については、公知の
ものが利用できるので、その説明を省略する。 続いて、全体の理解を容易にするために、被検
査のマスク１１の全面２次元パターン走査につい
て説明する。 被検査のマスク１１は、一般に、第４図ａに示
すように、ガラス１１０にチツプ（ダイとも称さ
れる集積回路１個）の機能パターン１１１が多数
回繰り返してＸ、〇方向に整列配置されている。 この被検査のマスク１１を搭載したXYステー
ジ１２Ａは、あらかじめ設定入力されたデータに
もとづき機構制御御装置１２Ｂによつて駆動さ
れ、マスク１１の全面を走査するように制御され
る。 この時の状況を第４図ｂに示す。IC（集積回
路）チツプのパターン１１１Ａ，１１１Ｂは、同
一形状パターンがくり返されたもので、これを撮
像器１４Ａが１回の検査幅（センサ幅）ｌでＸ方
向に走査し、マスクパターンの有効部分１１２の
終端に達するとＹ方向へ１走査線分だけ移動し、
次に再びＸステージをそれまでと逆方向に移動走
査する動作をくり返すことによつてマスク全面の
２次元パターン走査を行う。ここで第４図Ｄの
Ａ，Ｂで示されるのはチツプとしての有効部分、
同Ｃで示されるのはダイシングエリヤである。 次に、欠陥候補判定部１５の具体的構成につい
て述べる。ここで、本パターン検査装置において
は、次の条件を設けておくものとする。 () 被検査のマスクを搭載するXYステージの
精度およびマスク焼付け時の製作精度は、マス
ク全領域で数ミクロン以下である。すなわち、
１つのチツプ内を撮像器が走査中に生じるパタ
ーン検出誤差は、0.1〜0.2μm以内である。 () 真に欠陥が検出されたとき、その周辺の一
定範囲は検査する必要がない。 () チツプ相互間の境界領域、すなわち、ダイ
シングエリヤでは、検査を行う必要がない。 第５図に基づいて欠陥候補判定部１５の構成動
作を説明する。 撮像器１４Ａで検出したマスク１１のパターン
のアナログ映像信号をＡ／Ｄ変換器１４Ｂによつ
てデイジタル量に変換した検出パターン映像信号
は、２次元的に出力位置を制御・処理部１９から
の指令によつて可変した位置補正回路２０を通つ
てマルチプレクサ２４の入力となると同時に、バ
ツフアメモリ２２（＃１〜＃ｍ）にも順次に入力
される。 バツフアメモリ２２は、一定時間内の画像デー
タを一時的にプールするためのシフトレジスタか
ら構成されたメモリで、画像データ取出部には位
置ずれ補正機能を有するものである。 この位置ずれ補正機能付の各バツフアメモリ２
２からの各出力は、マルチプレクサ２４の入力と
なり、位置補正回路２０からの出力または上記各
バツフアメモリ２２からの出力のいずれかが選択
されて欠陥検出回路２８への入力V_Dとなるとと
もに、解析メモリ２６にも入力され、欠陥候補画
像データが記憶され、後に制御・処理部１９で内
容解析が可能なようになつている。 一方、ビツトパターン発生器１６からの基準パ
ターン信号は、位置補正回路２１を通つてマルチ
プレクサ２５に入力されるとともに、順次、各バ
ツフアメモリ２３（＃１〜＃ｍ）にも入力され
る。 各バツフアメモリ２３は、バツフアメモリ２２
と同様な目的のためのもので、その位置ずれ補正
機能を有する出力部からの出力は、マルチプレク
サ２５の入力となるとともに、次段のバツフアメ
モリ２３の入力となつている。マルチプレクサ２
５の出力V_Rは、欠陥検出回路２８および解析メ
モリ２７への入力となり、このメモリ内容は、後
に制御・処理部１９で読みとられ、その内容解析
が可能なようになつている。 まず、初期状態としては、位置補正回路２０，
２１およびバツフアメモリ２２，２３の位置ずれ
補正機能部は、すべて補正可能範囲の中央にセツ
トする。これは、制御・処理部１９からの指令に
よつて行われる。 マルチプレクサ２４，２５は、初期状態では、
それぞれ位置補正回路２０，２１側を選択し、欠
陥検出回路２８には、検出パターン映像信号およ
び基準パターン信号そのものが入力される。 欠陥検出回路２８は、実時間で（すなわち、画
像データが撮像器１４Ａで検出される速度で）欠
陥判定が可能なものである。 その検出機能を第６図に基づいて説明する。検
出画像信号側のマルチプレクサ２４の出力信号
V_Dは多値情報をもつた画像データであり、Ａ／
Ｄ変換器１４Ｂによつてデイジタル量で表わされ
ている。 これに対し、各比較器２８１，２８２，２８３
は、それぞれ制御・処理部１９から与える低・
中・高の３個の閾値Th_L，Th_M，Th_Hによつて２
値画像データV_L，V_M，V_Hを得るようにしてい
る。 これら３個の閾値と検出画像データとの関係を
第７図に示す。実際には、処理を容易に行うため
にデイジタル多値データであるが理解し易いよう
にアナログ波形で示している。 この図で示しているように、微小パターンにな
ると光学系の解像度不足により、ホトマスクのよ
うに検出画像信号が本来から白黒２値パターンで
できているものに対しても、100％コントラスト
が得られなくなる。そこで、微小なパターンも検
出可能なように閾値を複数個設けている。 ここで得られる２値化出力V_L，V_M，V_Hと標準
画像データV_Rとを各不一致検出器２８４，２８
５，２８６で比較する。この場合、不一致出力と
してD₁，D₂，D₃のような出力が得られる。この
不一致出力には、標準画像データV_Rと検出画像
データV_Dとの位置合せ不良が原因のものと、真
の欠陥によるものとが混在する。これらの論理和
が欠陥検出回路２８からの欠陥候補検出信号Ｄで
ある。もちろん、位置合せ補正を行つても避けら
れない誤差、たとえば１ビツトの量子化誤差は、
標準画像データV_Rと検出画像データV_Dとの不一
致部分がそれ以内のときは、位置合せ不良にはし
ないように比較器２８１〜２８３は設定されてい
る。すなわち、欠陥候補検出信号Ｄとして、以上
の避けられない位置合せ誤差を含んだものを除く
真の欠陥信号のみが候補となつている。ここでの
位置合せ不良による疑似欠陥を検出しないように
する比較器２８１〜２８３の不感帯の幅は、前述
の従来例に比べ、後述する位置合せ回路の働きに
よつて極めて小さいものとすることができる。 更に、上記の欠陥検出について具体的に説明す
る。 まず、第８図の局所画像切出し回路の一実施例
のブロツク図に従つて局所画像の切出しについて
説明する。 第８図ａに示すように、例えば３×３画素から
なる局所画像を検査側から切り出す。本回路は、
撮像器の一走査線分の画像データを記憶しておく
ための直列入力直列出力のシフトレジスタ２８０
Ａ，２８０Ｂと並列に画像データを読み出すため
の直列入力、並列出力のシフトレジスタ２８０Ｃ
によつて構成している。 一方、手本側は、検査側の３×３局所画像の中
央部分の画素に対応する局所画像を得るために、
直列入力直列出力のシフトレジスタ２８０Ｄと直
列入力並列出力シフトレジスタ２８０Ｅで切出回
路が構成される。 第８図ｂにより、±１ビツトの位置合せ余裕を
持たせた欠陥判定方法について説明する。 手本側の切出画素b₂₂は、検査側の３×３切出
画素のa₂₂に位相（位置）が対応している。 b₂₂が“１”の場合、a₂₁，a₂₂，a₂₃のすべてが
“０”のとき、水平方向の不一致が発見されたと
して欠陥とする。また、b₂₂が“０”の場合、
a₂₁，a₂₂，a₂₃のすべてが“１”のとき、水平方向
の不一致が発見されたとして欠陥とする。 第９図は、不一致検出器の一実施例のブロツク
図で、論理回路で構成したものである。 これは、水平方向の不一致を±１ビツトの位置
合せ誤差を許容して検出する回路の例で、これ
を、垂直、斜め方向にも同様に適用することによ
つて各方向での±１ビツトの位置ずれを許容し、
２ビツト以上の差のあるときは、不一致として欠
陥を検出するものである。 なお、欠陥候補信号Ｄは、制御・処理部１９に
対して割込コントローラ２９を介して割込をか
け、これに対応して制御・処理部１９は、解析メ
モリ２６，２７への画像信号入力を停止させる。
続いて、解析メモリ２６に保存されている欠陥候
補画像を含む画像データと解析メモリ２７保存さ
れている標準画像データとを比較し、詳細解析を
行う。位置合わせ、２値化レベルの不適当による
疑似欠陥は、この詳細解析によつて除去され、真
の欠陥のみが制御・処理部１９のメモリ内に当該
位置座標とともに登録記憶される。 詳細解析の具体的方法について以下に説明す
る。 第１０図は、位置ずれによる典型的な疑似欠陥
の説明図で、第８図、第９図に示した不一致検出
器によつて欠陥候補が検出されるものとする。 この欠陥候補検出器は、３×３の微小領域だけ
の情報によつて判定を行うために、第１０図の場
合も欠陥として制御・処理部１９に割込をかけ
る。 制御・処理部１９は、解析メモリ２６，２７の
内容を読み出す。解析メモリ２６は検査側パター
ンのメモリで多値メモリであり、ソフトウエアに
て各種２値化が可能である。各解析メモリ２６，
２７は、３×３以上の領域を記憶しているので、
解析に必要な検出欠陥候補周辺のパターンの状況
を調べることができる。 第１０図では、欠陥候補の周辺５×５画素を調
べる例を示している。同図ａの手本側のパターン
（斜線部分）をＸ、Ｙ方向に移動させて、その時
の不一致量を調べる。移動させた時に、５×５か
らはみ出る部分は無視し、新たに５×５の局所画
像領域にはいつてくるところは、周辺のパターン
情報が保存されるとする。第１０図ａに対し同図
ｂをＸ方向へ移動させた時の重ね合せ不一致画素
数と移動量の関係を調べると次表のようになる。

〔発明の効果〕

以上、詳細に説明したように、本発明によれ
ば、位置合せを検査中に行いながら欠陥判定を行
うので、欠陥判定器の構造をきわめて簡単なもの
にでき大巾なコストダウンがはかれる。また、欠
陥検出の後、真の欠陥か、実用上害にならない欠
陥かを詳細に解析することができ、誤判定が増え
るのを恐れて、従来あまり実用していなかつた鋭
敏な欠陥候補検出器を使うことが可能になる。そ
のために、検出感度を大巾に向上させ、かつ誤判
定を防止したパターン検査装置を提供することが
でき、例えば、半導体製造用のマスク等のパター
ン検査の信頼性向上、高速化、経済化に顕著な効
果が得られる。

【図面の簡単な説明】

第１図は、従来のパターン検査装置の一例のパ
ターン検出部の構成図、第２図は、その欠陥検出
の原理図、第３図は、本発明に係るパターン検査
装置の一実施例のブロツク図、第４図は、その２
次元パターン走査の説明図、第５図は、同欠陥候
補検出部の一実施例のブロツク図、第６図は、そ
の欠陥検出回路の一実施例のブロツク図、第７図
は、そのタイムチヤート、第８図は、同局所画像
切出し回路の一実施例のブロツク図、第９図は、
同不一致検出器の一実施例のブロツク図、第１０
図は、同位置ずれによる典型的な疑似欠陥の説明
図、第１１図は、制御・処理部の欠陥解析のフロ
ーチヤート、第１２図は、欠陥候補検出部の画像
バツフアメモリの位置ずれ補正部の一実施例のブ
ロツク図、第１３図は、サンプリング補間演算の
説明図である。 １１…マスク、１２Ａ…XYステージ、１２Ｂ
…機構制御装置、１２Ｃ…座標測定器、１３Ａ…
照明光源、１３Ｂ…コンデンサレンズ、１３Ｃ…
顕微鏡、１４Ａ…撮像器、１４Ｂ…Ａ／Ｄ変換
器、１４Ｃ…タイミング発生回路、１５…欠陥候
補検出部、１６…ビツトパターン発生器、１７…
メモリインターフエース、１８…基準データメモ
リ、１９…制御・処理部、２０，２１…位置補正
回路、２２，２３…バツフアメモリ、２４，２５
…マルチプレクサ、２６，２７…解析メモリ、２
８…欠陥検出回路、２９…割込コントローラ。

Claims (1)

1. 【特許請求の範囲】 １ 検査対象のパターンについて２次元パターン
   走査を行い、その映像信号を順次に送出する走
   査・撮像手段と、あらかじめ記憶している基準デ
   ータに基づいて上記検査対象のパターンに対応す
   る基準パターンデータを順次に発生する基準デー
   タ発生手段と、上記検査対象のパターンの映像信
   号と上記基準パターンデータとを、その位置補正
   を施して比較する手段と、該比較の結果、所定値
   以上の距離を有する上記検査対象パターンの部分
   を欠陥候補として検出する欠陥候補検出手段と、
   上記基準パターンデータに基づいて上記検出した
   欠陥候補を含む部分領域の欠陥候補情報の対応す
   る基準データに対する位置合せをさらに詳細に解
   析する手段と、該解析結果に基いて上記欠陥候補
   の中から位置合せ誤差と認定しうる誤差範囲内に
   あるものを除外し、残つた欠陥候補を欠陥として
   認定する手段を有することを特徴とするパターン
   検査装置。 ２ 上記欠陥候補検出手段は、検査対象のパター
   ンの映像信号と同対応の基準パターンデータとに
   ついて、それぞれ、位置補正を行い、少くも、上
   記詳細解析に要する時間中の画像データをバツフ
   アツリングしておく手段を有することを特徴とす
   る第１項記載のパターン検査装置。 ３ 上記欠陥候補検出手段は、上記検査対象パタ
   ーンの映像信号を複数の閾値に於る値と基準デー
   タとの比較によつて欠陥候補の検出を行う手段
   と、該検出に応じてその比較前の各閾値に於るデ
   ータを欠陥候補情報として各解析メモリに記憶さ
   せておく手段を有することを特徴とする第１項記
   載のパターン検査装置。 ４ 上記詳細に解析する手段は上記検査対象パタ
   ーンの濃淡が複数の画素にまたがつて変化し、且
   つ該画素数より少い数の階調数の変化のとき、１
   階調以下の濃淡変化を補間する手段を有すること
   を特徴とする第１項記載のパターン検査装置。