JPH079966B2

JPH079966B2 - 混成集積回路の製造方法

Info

Publication number: JPH079966B2
Application number: JP20122390A
Authority: JP
Inventors: 浩二長浜; 浩之田村; 正雄金子; 和之樫村; 利明比賀
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1995-02-01
Anticipated expiration: 2010-02-01
Also published as: JPH0487356A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は大容量のバス構造を備える混成集積回路の製造
方法に関し、特にそのバス相互およびバスと搭載素子と
の配線接続構造を改善した混成集積回路の製造方法に関
する。

（ロ）従来の技術第４図を参照して従来の混成集積回路およびその製造方
法を説明する。

第４図は混成集積回路の平面図であって、混成集積回路
は絶縁金属基板（70）と、導電路（72）と、中継パッド
（74）と、外部リード用パッド（76）と、ボンディング
ワイヤ（78）と、第１のゲートアレイ（80）、マイクロ
コンピュータ（82）、メモリ（84）、第２のゲートアレ
イ（86）、その他の周辺集積回路（88）等の複数の集積
回路素子と、チップ抵抗（90）等で示されている。

絶縁金属基板（70）には絶縁処理されたアルミニウム基
板が主として用いられ、この絶縁金属基板（70）に貼着
した銅箔をホトエッチングする等して所定形状に配線パ
ターンが形成され、後述する集積回路素子を固着するた
めのパッド、その電極を接続するためのパッド、中継パ
ッド（74）等の導電路（72）および外部リード用パッド
（76）等が形成される。

上記した導電路（72）の所定位置には、第１および第２
のゲートアレイ（80）（86）、マイクロコンピュータ
（82）、メモリ（84）および周辺集積回路（88）を形成
するチップ状の素子がAgペーストにより固着され、チッ
プコンデンサ、チップ抵抗素子等の電子部品が接続強
度、コンタクト抵抗を考慮して半田固着される。

斯る大規模な混成集積回路は多種の電気機器に使用さ
れ、近年ではプリンタコントローラとしても使用され
る。

一般的なプリンタコントローラを混成集積回路として実
現する場合につき簡単に説明すると、例えば第１のゲー
トアレイ（80）はセントロニクス仕様のパラレル・デー
タ、センサ入力およびプリンタのフロントパネル・スイ
ッチ信号等を入力してマイクロコンピュータ（82）に入
力する入力インターフェースとして機能し、第２のゲー
トアレイ（86）はマイクロコンピュータ（82）の命令に
基づいて文字フォントを印字ヘッドに出力し、またキャ
リッジリターンあるいはフィードフォワード信号等の制
御信号等を出力する出力インターフェースとして機能す
る。また、マイクロコンピュータ（82）には例えば16ビ
ットの入出力ポートと20ビットのアドレス空間を有する
80ピンのマイクロコンピュータが使用され、メモリ（8
4）には例えば256Kビット、28ピンのメモリが使用され
る。

上記構造の混成集積回路はプリンタコントローラに要求
される小形化の要求に一応、応えることができ、また絶
縁金属基板を使用するため機器の放熱の問題も解決され
ている。

（ハ）発明が解決しようとする課題しかしながら、16ビットのデータバスと20ビットものア
ドレス空間を有し、しかも大規模構成されるディジタル
回路の配線パターンは極めて複雑であり、従来の製造方
法によれば、第４図に示されるように、データバス、ア
ドレスバス等の導電路を基板上の処所で、ジャンピング
ワイア接続と称される技術を用いて相互に接続しなけれ
ばならなかった。その結果、ジャンピングワイアを固着
するためのパッド数の増加による基板有効実装面積の低
下および装置の小型化の点で限界があり、大容量かつ超
小型の混成集積回路の実現が困難であった。

また。多層配線技術により上記の問題を解決する方法が
いくつか提案されているが、予め多層構造とされた配線
基板に素子を固着、搭載し混成集積回路を完成する方法
によれば、半田固着等の基板の高温処理によって配線基
板間の絶縁性能並びに接続の信頼性が低下する問題を有
している。これに対して、製造工程の途中で主基板とサ
ブ基板を固着し多層基板構造とすれば上記した問題は解
消できる。しかし、製造工程中において主基板とサブ基
板を接着する接着剤の選択によっては問題が発生する。
例えば、接着性樹脂含浸シート等の熱硬化タイプの接着
剤を使用する場合には、熱処理中に加圧する必要がある
ため、サブ基板の固着時にチップ状の集積回路素子の表
面を損傷するおそれがある。

さらには、主基板の特に集積回路素子周辺は微細パター
ンに形成されるため、パッド等のパターンを覆うことが
ないように接着層を精度良く形成することは困難であっ
た。

以上の理由のため、基板の単一面に搭載素子とサブ基板
を備える多層配線構造を達成することは一般的に困難で
あった。

（ニ）課題を解決するための手段本発明は上記課題に鑑みてなされたものであって、所定
形状に配線パターンを形成したサブ基板の一主面にこの
サブ基板と実質的に同一形状を有した接着性樹脂含浸シ
ートを仮接着することによりサブ基板の接着の煩雑を解
消し、このサブ基板を、半田工程等の絶縁硬質基板が比
較的高温に晒される工程の終了後であって、集積回路素
子の固着前に絶縁硬質基板上の所定の領域に接着するこ
とによって、従来の製造方法が有する基板有効実装面積
の低下の問題、配線基板間の絶縁性能並びに接続の信頼
性の低下の問題、さらには集積回路素子の損傷の問題を
解決するものである。

（ホ）作用サブ基板に形成された導電路を介してアドレスバス、デ
ータバス等の接続が行われるため長スパンの接続が可能
になり、マイクロコンピュータとその周辺回路素子間の
接続、並びにマイクロコンピュータおよびその周辺回路
素子と所定の導電路との接続において、従来の如きジャ
ンピングワイア接続を不要とすることができる。

また、サブ基板の一主面に接着性樹脂含浸シートが仮接
着されているためサブ基板の位置精度に留意するのみで
接着樹脂含浸シートを高精度に位置決めすることがで
き、位置ずれによる含浸樹脂のパターン汚染の問題およ
び工程の煩雑さの問題が解消される。

さらに、半田工程等の終了後にサブ基板が固着されるた
め半田印刷、ソルダーレジスト印刷等の殆どの印刷工程
がサブ基板に阻害されることなく行えると共に半田工程
等の高温によりサブ基板およびその接着剤が絶縁破壊す
ることがない。

さらにまた、集積回路素子の固着工程の前にサブ基板が
固着されるため、その固着工程においてチップ状の集積
回路素子を損傷するおそれがない。しかも、集積回路素
子を固着するAgペースト層はスタンプ法により形成され
るためサブ基板の存在はAgペースト層形成の障害となら
ない。

（ヘ）実施例本発明に特徴的なそれぞれの工程における混成集積回路
の断面図で示す第１図（Ａ）乃至（Ｄ）を参照して本発
明の一実施例を説明する。

第１図（Ａ）を参照すると、絶縁硬質基板（10）はセラ
ミックス、耐熱樹脂あるいは金属等の任意の硬質基板が
使用される。放熱特性に優れるアルミニウムが使用され
る場合には、陽極酸化によりその表面がアルマイト処理
され、その一主面にエポキシ樹脂あるいはポリイミド樹
脂等による接着性を有する絶縁樹脂層（12）と銅箔のク
ラッドが貼着される。図示する導電路（14）、外部リー
ド用パッド（18）はその銅箔をホトエッチングして形成
されたものであり、第２図の平面図に示されるように、
絶縁硬質基板（10）上に所要のパターンに形成され、一
部バス構造を形成する。なお、導電路（14）は後述する
サブ基板（40）の下部にも形成されている。

次に第１図（Ｂ）を参照すると、絶縁硬質基板（10）の
所定の導電路（14）上に半田が印刷され、その個所にチ
ップ抵抗、あるいはチップコンデンサ等のチップ素子
（34）が載置される。そして、絶縁硬質基板（10）が加
熱されて、半田の溶融によりそれらチップ素子（34）が
導電路（14）に固着される。第２図の平面図に示される
ように、チップ抵抗、あるいはチップコンデンサ等のチ
ップ素子（34）はサブ基板（40）に離間配置される。こ
のため、第２図のＩ−Ｉ線断面図である第１図（Ｂ）に
はそれらチップ素子（34）は側面図で示されている。

第１図（Ｃ）を参照すると、次に絶縁硬質基板（10）上
に形成したガイドポスト（図示しない）に係合させる等
してサブ基板（40）と接着樹脂含浸シート（60）の積層
体が絶縁硬質基板（10）上の所定の領域（第２図参照）
に載置される。同図には先のチップ素子（34）が省略さ
れている。

接着樹脂含浸シート（60）は厚さ0.5mm程度の和紙に接
着性を有する例えばエポキシ系の樹脂を含浸させたもの
であり、所定のパターンの導電路（44）等を形成したサ
ブ基板（40）に積層し、例えば90℃、30分の熱処理によ
りサブ基板（40）に仮接着されたものである。この接着
樹脂含浸シート（60）は押圧下で、所定の温度条件で絶
縁硬質基板（10）を加熱することにより、その含浸樹脂
が再度溶融し、熱硬化して絶縁硬質基板（10）とサブ基
板（40）を強固に接着する。

サブ基板の一主面に接着性樹脂含浸シートを仮接着する
本発明によればガイドポスト等の手段によりサブ基板
（40）の位置精度を向上させるのみで接着樹脂含浸シー
ト（60）の位置精度が向上し、位置ずれによる含浸樹脂
のパターン汚染の問題および工程の煩雑さの問題が解消
される。なお、本発明によれば、サブ基板（40）の接着
時には集積回路素子が固着されていないので、サブ基板
（40）の押圧を自在に行うことができる。

ここで、第３図を参照してサブ基板（40）を説明する。

サブ基板（40）は厚さ0.6mm〜1.0mmのガラスエポキシ、
紙エポキシ、紙フェノール、ポリイミド等の樹脂により
形成され、例えばゲートアレイ、マイクロコンピュータ
およびメモリ等のチップを露出させる孔（42）あるいは
切り欠き（42）が図示するように形成されている。な
お、以下の説明により明かとなるが、この孔（42）はマ
イクロコンピュータ等の集積回路素子の周辺にボンディ
ングパッドを多層に配列するために形成されるものであ
って、実質的にその目的が達成される形状であれば孔に
限定されるものではない。

また、このサブ基板（40）の両面には周知の方法によ
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（44）が形成され、適宜の位置でスルー
ホール（46）により接続されている。

所定の導電路（44）の一部はサブ基板（40）の周端部に
延在形成されて、絶縁硬質基板（10）上に形成されたパ
ッドとボンディング接続されるパッド（48）が形成さ
れ、他の所定の導電路（44）の一部は孔（42）の周囲に
延在形成されて、ゲートアレイ、マイクロコンピュータ
あるいはメモリ等の電極とボンディング接続されるパッ
ド（50）が形成されている。当然のことながら、サブ基
板（40）のパターンを多面構成として接着樹脂含浸シー
ト（60）の仮接着後に単面に切断するのが好ましい。

再び第１図（Ｃ）を参照すると、サブ基板（40）に形成
された孔（42）により露出される所定の領域にスタンプ
法によりAgペースト層（15）が形成される。本発明では
Agペースト層（15）の形成にスタンプ法を使用するため
サブ基板の存在がAgペースト層（15）の形成の障害とな
らない点に注意が必要である。

続いて、第１図（Ｄ）を参照すると、前記Agペースト層
（15）上にチップ状の所定の集積回路素子、例えば第１
および第２のゲートアレイ（24）（30）、マイクロコン
ピュータ（26）、メモリ（28）を載置した後、絶縁硬質
基板（10）を155℃程度に加熱することによりAgペース
ト層（15）が硬化し、前記集積回路素子を絶縁硬質基板
（10）上に形成した所定の導電路（14）に強固に固着す
る。

上記のように、また第１図に端的に示されるように、孔
（42）により所定の集積回路素子が露出されるようにサ
ブ基板（40）が絶縁接着されると、第１および第２のゲ
ートアレイ（24）（30）、マイクロコンピュータ（2
6）、メモリ（28）の周辺にはそれら集積回路素子の電
極と接続すべきパッドが２層に配列され、最短距離で絶
縁硬質基板（10）上の導電路（14）あるいはサブ基板
（40）上の導電路（44）の何れかにワイヤボンディング
することが可能になる。それら集積回路素子の電極と導
電路（14）を接続するボンディングワイヤを参照番号
（36）、集積回路素子の電極とサブ基板（40）のパッド
（50）を接続するボンディングワイヤを参照番号（5
2）、さらにサブ基板（40）のパッド（48）と導電路（1
4）を接続するボンディングワイヤを参照番号（54）で
示す。

上記のように、本発明ではサブ基板（40）の接着後にチ
ップ状の集積回路素子の固着が行われるためサブ基板
（40）の接着工程により集積回路素子が損傷することが
ない。また、本発明により得られる混成集積回路ではサ
ブ基板（40）に形成された導電路（44）を介してアドレ
スバス、データバス等の接続が行われるため、絶縁硬質
基板（10）上の導電路（14）相互の接続を最大２個所の
ワイヤボンディングにより行うことができる。また、サ
ブ基板（40）の導電路（44）は１個所のワイヤボンディ
ングにより絶縁硬質基板（10）上の任意の導電路（14）
に接続することができ、中継パッド数を著しく削減する
ことができる。また、これによりマイクロコンピュータ
およびその周辺回路素子のレイアウトを規格化し、図示
するようにシンプルにすることができる。

以上、本発明を一実施例に基づいて説明したが、本発明
の、例えば接着樹脂含浸シートの素材、レイアウトを規
格化すべきマイクロコンピュータおよびその周辺回路素
子の範囲、種類等の種々の変更が可能であって本発明が
実施例に限定されるものでないことは当業者に明らかで
ある。

（ト）発明の効果以上述べたように本発明によれば、（１）サブ基板の一主面に接着性樹脂含浸シートを仮接
着するためガイドポスト等の手段によりサブ基板の位置
精度を向上させるのみで接着樹脂含浸シートの位置精度
が向上し、位置ずれによる含浸樹脂のパターン汚染の問
題および接着工程の煩雑の問題が解消される。

（２）半田固着工程等の比較的高温度処理工程の終了後
に接着樹脂含浸シートによるサブ基板の本接着を行うた
め接着樹脂含浸シートおよびサブ基板の熱的な絶縁破壊
が回避される。

（３）サブ基板の接着後にチップ状の集積回路素子の固
着が行われるためサブ基板の接着工程により集積回路素
子が損傷することがない。

（４）ワイヤボンディング数が削減されるため工程が簡
素化される。また、混成集積回路の信頼性が向上する。

（５）長スパンの接続が可能になり、中継パッドが削減
されるため実装密度が向上する。

（６）マイクロコンピュータおよびその周辺回路素子の
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。

（７）マイクロコンピュータおよび周辺回路素子のレイ
アウトを小型かつ規格化することができるため、混成集
積回路のパターン設計が容易になる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｄ）は本発明の製造方法を説明する
図であって、それぞれ本発明に特徴的な各工程における
混成集積回路の断面図、第２図は本発明による混成集積
回路の平面図、第３図は本発明に使用されるサブ基板の
平面図、第４図は従来の製造方法による混成集積回路の
平面図。（10）…絶縁硬質基板、（12）…絶縁樹脂層、（14）
（44）…導電路、（15）…Agペースト層、（18）…外部
リード用パッド、（36）（52）（54）…ボンディングワ
イア、（24）（26）（28）（30）…集積回路素子、（3
4）…チップ抵抗、チップコンデンサ、（40）…サブ基
板、（42）…孔、（46）…スルーホール、（60）…接着
樹脂含浸シート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者樫村和之群馬県山田郡大間々町大間々414―１東京アイシー株式会社内 (72)発明者比賀利明群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】主基板となる絶縁硬質基板上に所定形状の
導電路を形成する工程と、前記絶縁硬質基板を加熱し、前記導電路の所定位置にチ
ップ抵抗、チップコンデンサ等のチップ部品を固着する
工程と、所定形状に配線パターンを形成したサブ基板の一主面に
このサブ基板と実質的に同一形状を有した接着性樹脂含
浸シートを仮接着する工程と、前記サブ基板を絶縁硬質基板上の所定領域に配置し、絶
縁硬質基板を所定温度に加熱し、前記接着性樹脂含浸シ
ートの含浸樹脂を溶融させ、前記サブ基板と絶縁硬質基
板を固着する工程と、前記サブ基板を固着した後、前記絶縁硬質基板上に形成
した導電路上にチップ状のメモリおよびマイクロコンピ
ュータ等の集積回路素子を固着する工程とを備えたこと
を特徴とする混成集積回路の製造方法。
【請求項２】前記チップ部品を半田固着することを特徴
とする請求項１記載の混成集積回路の製造方法。
【請求項３】前記メモリおよびマイクロコンピュータ等
の集積回路素子をAgペーストで固着することを特徴とす
る請求項１記載の混成集積回路の製造方法。
【請求項４】前記接着性樹脂含浸シートを紙にエポキシ
系接着樹脂を含浸させて形成したことを特徴とする請求
項１記載の混成集積回路の製造方法。
【請求項５】前記硬質基板に絶縁処理された金属基板を
用いたことを特徴とする請求項１記載の混成集積回路の
製造方法。
【請求項６】前記サブ基板にガラスエポキシ、紙フェノ
ール、あるいはポリイミド等の樹脂基板を用いたことを
特徴とする請求項１記載の混成集積回路の製造方法。