JPH0799745B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0799745B2 JPH0799745B2 JP60218362A JP21836285A JPH0799745B2 JP H0799745 B2 JPH0799745 B2 JP H0799745B2 JP 60218362 A JP60218362 A JP 60218362A JP 21836285 A JP21836285 A JP 21836285A JP H0799745 B2 JPH0799745 B2 JP H0799745B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 title description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 36
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に導電層間の
絶縁膜の形成方法に関する。
絶縁膜の形成方法に関する。
従来、導電層間に絶縁膜を形成するには、下層の導電層
表面に熱酸化法により絶縁膜を形成し、その上に上層の
導電層を形成していた。
表面に熱酸化法により絶縁膜を形成し、その上に上層の
導電層を形成していた。
上述した従来の絶縁層の形成方法は、工程数は少いもの
の、均一な膜厚の絶縁層を得るのが大変難しく、特に絶
縁膜上に設け、所定形状に加工した下層の導電層の端部
の側壁で絶縁膜の膜厚が薄くなり、下地の絶縁膜と接す
る境界部分で絶縁膜の膜質が一様でないために絶縁性が
劣化する。十分な絶縁性を得るために、絶縁膜の膜厚を
厚くするには、熱酸化前の下層導電層の膜厚も厚くする
必要があり平坦性が悪くなる。また、形成される絶縁膜
表面は、熱酸化前の下層の導電層表面にくらべて凹凸が
増したものとなり、後工程での加工を難しくする点があ
る。
の、均一な膜厚の絶縁層を得るのが大変難しく、特に絶
縁膜上に設け、所定形状に加工した下層の導電層の端部
の側壁で絶縁膜の膜厚が薄くなり、下地の絶縁膜と接す
る境界部分で絶縁膜の膜質が一様でないために絶縁性が
劣化する。十分な絶縁性を得るために、絶縁膜の膜厚を
厚くするには、熱酸化前の下層導電層の膜厚も厚くする
必要があり平坦性が悪くなる。また、形成される絶縁膜
表面は、熱酸化前の下層の導電層表面にくらべて凹凸が
増したものとなり、後工程での加工を難しくする点があ
る。
本発明の半導体装置の製造方法は、絶縁膜を有する半導
体基板の一主面の所定領域に第１の導電膜とその上に第
１の酸化膜と酸化阻止膜が交互に積層された多層膜を形
成する工程と、全面に多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜を酸化性雰囲気中で全てシリ
コン酸化膜に変換すると共に、前記酸化性雰囲気中で前
記シリコン酸化膜を有して前記第１の導電膜を酸化する
ことにより、前記第１の導電膜と前記シリコン酸化膜の
界面に第２の酸化膜を形成する工程と、前記シリコン酸
化膜を等方性エッチング除去して前記絶縁膜を露出する
工程と、前記第２の酸化膜を介して前記第１の導電膜と
電気的に絶縁された第２の導電膜を形成する工程を含む
ことを特徴とする。
体基板の一主面の所定領域に第１の導電膜とその上に第
１の酸化膜と酸化阻止膜が交互に積層された多層膜を形
成する工程と、全面に多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜を酸化性雰囲気中で全てシリ
コン酸化膜に変換すると共に、前記酸化性雰囲気中で前
記シリコン酸化膜を有して前記第１の導電膜を酸化する
ことにより、前記第１の導電膜と前記シリコン酸化膜の
界面に第２の酸化膜を形成する工程と、前記シリコン酸
化膜を等方性エッチング除去して前記絶縁膜を露出する
工程と、前記第２の酸化膜を介して前記第１の導電膜と
電気的に絶縁された第２の導電膜を形成する工程を含む
ことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例の工程順縦断
面図である。シリコン酸化膜２を有するシリコン基板１
上に気相成長法によってポリシリコン膜３を堆積した
後、これにリン（Ｐ）等の不純物を含有せしめて良導電
膜とする。ポリシリコン膜３表面に熱酸化法によりシリ
コン酸化膜４を形成し、さらにその上に気相成長法によ
りシリコン窒化膜５を形成する。ここで、シリコン酸化
膜２はシリコン基板１とポリシリコン膜３間を絶縁して
いる（第１図（ａ））。次に、シリコン窒化膜５とシリ
コン酸化膜４及びポリシリコン膜３からなる３層膜の所
望領域以外の領域を写真食刻法によりエッチング除去し
（第１図（ｂ））、続いて全面にポリシリコン膜６を堆
積する（第１図（ｃ））。次に、熱酸化法によりポリシ
リコン膜６を全てシリコン酸化膜７に変え、さらに熱酸
化を継続し、ポリシリコン膜３の側面を酸化する。ポリ
シリコン膜３は含有するリンによる増速効果のためシリ
コン基板１より速く酸化されるが、この酸化はポリシリ
コン膜３の側面に限られ、シリコン窒化膜５で酸化が阻
止された上面には及ばない（第１図（ｄ））。次に、全
面を等方性のウェットエッチング液でエッチング除去し
てゆき、シリコン基板１に接するシリコン酸化膜２及び
７を全てエッチング除去し、ポリシリコン膜３の表面に
シリコン酸化膜７が残る状態で止める（第１図
（ｅ））。最後に、露出したシリコン基板１表面に熱酸
化法によりシリコン酸化膜８を所望の厚さに形成した
後、上層の導電層として、気相成長法でポリシリコン膜
９を堆積し、リンを含有せしめて良導電膜とし写真食刻
法により所望領域以外の領域をエッチング除去する（第
１図（ｆ））。
面図である。シリコン酸化膜２を有するシリコン基板１
上に気相成長法によってポリシリコン膜３を堆積した
後、これにリン（Ｐ）等の不純物を含有せしめて良導電
膜とする。ポリシリコン膜３表面に熱酸化法によりシリ
コン酸化膜４を形成し、さらにその上に気相成長法によ
りシリコン窒化膜５を形成する。ここで、シリコン酸化
膜２はシリコン基板１とポリシリコン膜３間を絶縁して
いる（第１図（ａ））。次に、シリコン窒化膜５とシリ
コン酸化膜４及びポリシリコン膜３からなる３層膜の所
望領域以外の領域を写真食刻法によりエッチング除去し
（第１図（ｂ））、続いて全面にポリシリコン膜６を堆
積する（第１図（ｃ））。次に、熱酸化法によりポリシ
リコン膜６を全てシリコン酸化膜７に変え、さらに熱酸
化を継続し、ポリシリコン膜３の側面を酸化する。ポリ
シリコン膜３は含有するリンによる増速効果のためシリ
コン基板１より速く酸化されるが、この酸化はポリシリ
コン膜３の側面に限られ、シリコン窒化膜５で酸化が阻
止された上面には及ばない（第１図（ｄ））。次に、全
面を等方性のウェットエッチング液でエッチング除去し
てゆき、シリコン基板１に接するシリコン酸化膜２及び
７を全てエッチング除去し、ポリシリコン膜３の表面に
シリコン酸化膜７が残る状態で止める（第１図
（ｅ））。最後に、露出したシリコン基板１表面に熱酸
化法によりシリコン酸化膜８を所望の厚さに形成した
後、上層の導電層として、気相成長法でポリシリコン膜
９を堆積し、リンを含有せしめて良導電膜とし写真食刻
法により所望領域以外の領域をエッチング除去する（第
１図（ｆ））。
本実施例によれば、ポリシリコン膜３の側面に形成され
る酸化膜の膜厚は、特に不均一な個所はなくなり、ま
た、その膜質も一様になる。これは、側面酸化の初期段
階が改善されるためである。すなわち、本実施例ではま
ず第１に、ポリシリコン膜３の側面への酸化剤の供給
が、ほぼ同じ膜厚をもったシリコン酸化膜を通して行な
われる。ゆえに、ポリシリコン膜の側面への酸化剤の供
給がポリシリコン膜３の側面全体にわたってほぼ均一に
行なわれる。第２に、ポリシリコン膜３の側面の酸化
は、シリコン酸化膜を介して行われるため、膜成長は拡
散律速になるため、急激な膜成長が抑制される。かつポ
リシリコン膜３もさほど酸化されないのでシリコン酸化
膜７の膜圧を薄くすることができる。従って、これら２
つの相乗効果により、ポリシリコン膜３の側面に側面酸
化の初期段階で膜圧が均一で、かつ、膜質の良いものが
成長する。そして、酸化時間を長くすることにより、こ
のような膜質の良い酸化膜を十分に厚く形成することが
出来る。さらに上述した如く、ポリシリコン膜３の側面
に形成される酸化膜の膜質が一様であること、及び、ポ
リシリコン膜６の酸化により形成されるシリコン酸化膜
の膜質が一様であることにより、その後の等方性エッチ
ング工程において、均一性の高い形が保存される。ま
た、ポリシリコン膜６の熱酸化によりポリシリコン膜３
に鋭角の縁辺部や角部が残らない。従って、ポリシリコ
ン膜３、ポリシリコン膜９間の絶縁性を十分高くでき
る。
る酸化膜の膜厚は、特に不均一な個所はなくなり、ま
た、その膜質も一様になる。これは、側面酸化の初期段
階が改善されるためである。すなわち、本実施例ではま
ず第１に、ポリシリコン膜３の側面への酸化剤の供給
が、ほぼ同じ膜厚をもったシリコン酸化膜を通して行な
われる。ゆえに、ポリシリコン膜の側面への酸化剤の供
給がポリシリコン膜３の側面全体にわたってほぼ均一に
行なわれる。第２に、ポリシリコン膜３の側面の酸化
は、シリコン酸化膜を介して行われるため、膜成長は拡
散律速になるため、急激な膜成長が抑制される。かつポ
リシリコン膜３もさほど酸化されないのでシリコン酸化
膜７の膜圧を薄くすることができる。従って、これら２
つの相乗効果により、ポリシリコン膜３の側面に側面酸
化の初期段階で膜圧が均一で、かつ、膜質の良いものが
成長する。そして、酸化時間を長くすることにより、こ
のような膜質の良い酸化膜を十分に厚く形成することが
出来る。さらに上述した如く、ポリシリコン膜３の側面
に形成される酸化膜の膜質が一様であること、及び、ポ
リシリコン膜６の酸化により形成されるシリコン酸化膜
の膜質が一様であることにより、その後の等方性エッチ
ング工程において、均一性の高い形が保存される。ま
た、ポリシリコン膜６の熱酸化によりポリシリコン膜３
に鋭角の縁辺部や角部が残らない。従って、ポリシリコ
ン膜３、ポリシリコン膜９間の絶縁性を十分高くでき
る。
第２図（ａ）〜（ｅ）は、本発明の他の実施例の工程順
縦断面図である。シリコン酸化膜２上にシリコン窒化膜
10が積層された絶縁膜を有するシリコン基板１上に、前
記実施例と同様にしてポリシリコン膜３とシリコン酸化
膜４及びシリコン窒化膜５を形成し更に、シリコン窒化
膜５の上に、シリコン酸化膜12とシリコン窒化膜13を順
次気相成長法によって堆積し、この５層膜を所定形状に
加工する。この時、ポリシリコン膜３に対してシリコン
酸化膜及び窒化膜を選択的にエッチング除去する等方性
のプラズマエッチングでまずシリコン窒化膜13、シリコ
ン酸化膜12、シリコン窒化膜５及びシリコン酸化膜４の
各膜を順次エッチング除去した後、異方性のプラズマエ
ッチングでポリシリコン膜３をエッチング除去する。次
に、全面にポリシリコン膜６を堆積する（第２図
（ａ））。次にポリシリコン膜６を熱酸化し全てシリコ
ン酸化膜７に変え（第２図（ｂ））、続いて、シリコン
窒化膜10上及びシリコン窒化膜13上のシリコン酸化膜７
を等方性のウェットエッチングで除去し、ポリシリコン
膜３の側面にのみシリコン酸化膜７を残す（第２図
（ｃ）。次に、表面に露出しているシリコン窒化膜10及
び13とその直下にあるシリコン酸化膜２及び12を順次エ
ッチング除去し（第２図（ｄ））、次いで熱酸化法によ
りシリコン基板表面にシリコン酸化膜８を形成した後、
所定形状のポリシリコン膜９を形成する（第２図
（ｅ））。
縦断面図である。シリコン酸化膜２上にシリコン窒化膜
10が積層された絶縁膜を有するシリコン基板１上に、前
記実施例と同様にしてポリシリコン膜３とシリコン酸化
膜４及びシリコン窒化膜５を形成し更に、シリコン窒化
膜５の上に、シリコン酸化膜12とシリコン窒化膜13を順
次気相成長法によって堆積し、この５層膜を所定形状に
加工する。この時、ポリシリコン膜３に対してシリコン
酸化膜及び窒化膜を選択的にエッチング除去する等方性
のプラズマエッチングでまずシリコン窒化膜13、シリコ
ン酸化膜12、シリコン窒化膜５及びシリコン酸化膜４の
各膜を順次エッチング除去した後、異方性のプラズマエ
ッチングでポリシリコン膜３をエッチング除去する。次
に、全面にポリシリコン膜６を堆積する（第２図
（ａ））。次にポリシリコン膜６を熱酸化し全てシリコ
ン酸化膜７に変え（第２図（ｂ））、続いて、シリコン
窒化膜10上及びシリコン窒化膜13上のシリコン酸化膜７
を等方性のウェットエッチングで除去し、ポリシリコン
膜３の側面にのみシリコン酸化膜７を残す（第２図
（ｃ）。次に、表面に露出しているシリコン窒化膜10及
び13とその直下にあるシリコン酸化膜２及び12を順次エ
ッチング除去し（第２図（ｄ））、次いで熱酸化法によ
りシリコン基板表面にシリコン酸化膜８を形成した後、
所定形状のポリシリコン膜９を形成する（第２図
（ｅ））。
本実施例では、シリコン基板表面はシリコン窒化膜10で
覆われているので前記実施例と異なり酸化されない。ま
た、シリコン窒化膜10をエッチング除去する際、ポリシ
リコン膜３の上面はシリコン窒化膜が２層あるので、エ
ッチング時のオーバエッチングによってポリシリコン膜
上面の絶縁膜が過度に除去されてしまうことが防げる利
点がある。
覆われているので前記実施例と異なり酸化されない。ま
た、シリコン窒化膜10をエッチング除去する際、ポリシ
リコン膜３の上面はシリコン窒化膜が２層あるので、エ
ッチング時のオーバエッチングによってポリシリコン膜
上面の絶縁膜が過度に除去されてしまうことが防げる利
点がある。
以上説明したように本発明は、下層導電膜パターン側面
に接し基板全面を覆うポリシリコン膜を全てシリコン酸
化膜に変え、さらに下層導電膜パターン側面とシリコン
酸化膜の接触する界面に下層導電膜の酸化膜を形成し、
前記シリコン酸化膜は全て除去し下層導電膜の酸化膜を
介して下層導電膜と電気的に絶縁した上層導電膜を形成
する。これにより、絶縁性に優れ、素子の平坦化及び微
細化に適した絶縁膜を形成することができる。
に接し基板全面を覆うポリシリコン膜を全てシリコン酸
化膜に変え、さらに下層導電膜パターン側面とシリコン
酸化膜の接触する界面に下層導電膜の酸化膜を形成し、
前記シリコン酸化膜は全て除去し下層導電膜の酸化膜を
介して下層導電膜と電気的に絶縁した上層導電膜を形成
する。これにより、絶縁性に優れ、素子の平坦化及び微
細化に適した絶縁膜を形成することができる。
第１図（ａ）〜（ｆ）は本発明の一実施例の工程順縦断
面図、第２図（ａ）〜（ｅ）は本発明の他の実施例の工
程順縦断面図である。 １……シリコン基板、2,4,7,8,11,12……シリコン酸化
膜、3,6,9……ポリシリコン膜、5,10,13……シリコン窒
化膜。
面図、第２図（ａ）〜（ｅ）は本発明の他の実施例の工
程順縦断面図である。 １……シリコン基板、2,4,7,8,11,12……シリコン酸化
膜、3,6,9……ポリシリコン膜、5,10,13……シリコン窒
化膜。
Claims (1)
- 【請求項１】絶縁膜を有する半導体基板の一主面の所定
領域に第１の導電膜とその上に第１の酸化膜と酸化阻止
膜が交互に積層された多層膜を形成する工程と、全面に
多結晶シリコン膜を形成する工程と、前記多結晶シリコ
ン膜を酸化性雰囲気中で全てシリコン酸化膜に変換する
と共に、前記酸化性雰囲気中で前記シリコン酸化膜を介
して前記第１の導電膜を酸化することにより、前記第１
の導電膜と前記シリコン酸化膜の界面に第２の酸化膜を
形成する工程と、前記シリコン酸化膜を等方性エッチン
グ除去して前記絶縁膜を露出する工程と、前記第２の酸
化膜を介して前記第１の導電膜と電気的に絶縁された第
２の導電膜を形成する工程を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218362A JPH0799745B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218362A JPH0799745B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6278852A JPS6278852A (ja) | 1987-04-11 |
| JPH0799745B2 true JPH0799745B2 (ja) | 1995-10-25 |
Family
ID=16718695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60218362A Expired - Lifetime JPH0799745B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799745B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7216955B2 (ja) * | 2019-01-09 | 2023-02-02 | 株式会社東海理化電機製作所 | 有機ｅｌ素子の製造方法及び有機ｅｌ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609348B2 (ja) * | 1979-12-28 | 1985-03-09 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS57211251A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
-
1985
- 1985-09-30 JP JP60218362A patent/JPH0799745B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6278852A (ja) | 1987-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| CN1087751A (zh) | 在集成电路中形成隔离的方法和结构 | |
| KR100190010B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR960006344B1 (ko) | 표면적이 극대화된 전하저장전극 도전층 형성방법 | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| JPH0214784B2 (ja) | ||
| US6274509B1 (en) | Global planarization method for inter-layer-dielectric and inter-metal dielectric | |
| JPH0799745B2 (ja) | 半導体装置の製造方法 | |
| JPS5861641A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPS63144542A (ja) | 半導体装置及びその製造方法 | |
| JPS6310898B2 (ja) | ||
| KR960006974B1 (ko) | 반도체 소자의 필드산화막 제조방법 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| KR100545176B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04267543A (ja) | 半導体装置およびその製造方法 | |
| JPS6149437A (ja) | 半導体装置 |