JPH08101264A - 多重ｆｉｆｏ ｎｍｒ取込み装置 - Google Patents
多重ｆｉｆｏ ｎｍｒ取込み装置Info
- Publication number
- JPH08101264A JPH08101264A JP7161606A JP16160695A JPH08101264A JP H08101264 A JPH08101264 A JP H08101264A JP 7161606 A JP7161606 A JP 7161606A JP 16160695 A JP16160695 A JP 16160695A JP H08101264 A JPH08101264 A JP H08101264A
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- auxiliary
- sequence
- main
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
- G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Medical Treatment And Welfare Office Work (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】連続デジタルワードを出力レジスタに与えるた
めの可変長FIFOレジスタを有する核磁気共鳴装置を与え
る。 【構成】 各ワードが所望の状態及びその状態の持続時
間を特定する一連のデジタル制御ワードに対しさまざま
な動作状態で応答可能な同期装置。該制御ワードは持続
コード84に従って自己クロックFIFO60により装置に供給
される。ROM70内のデジタル制御ワードの選択サブシー
ケンスは，対応するトークン86の検出と同時に補助FIFO
72内に配置され，装置へサブシーケンスを供給するべく
制御が補助FIFO72へ与えられる。サブシーケンスの終了
とともに，制御がメインFIFO58に戻され，メインシーケ
ンスが回復される。
めの可変長FIFOレジスタを有する核磁気共鳴装置を与え
る。 【構成】 各ワードが所望の状態及びその状態の持続時
間を特定する一連のデジタル制御ワードに対しさまざま
な動作状態で応答可能な同期装置。該制御ワードは持続
コード84に従って自己クロックFIFO60により装置に供給
される。ROM70内のデジタル制御ワードの選択サブシー
ケンスは，対応するトークン86の検出と同時に補助FIFO
72内に配置され，装置へサブシーケンスを供給するべく
制御が補助FIFO72へ与えられる。サブシーケンスの終了
とともに，制御がメインFIFO58に戻され，メインシーケ
ンスが回復される。
Description
【０００１】
【産業上の利用分野】本発明は循環計測の制御及びデー
タの取り込みのための計測器の分野に属し，特に，NMR
やその関連測定器のための時間ドメインデータの取り込
みに関する。
タの取り込みのための計測器の分野に属し，特に，NMR
やその関連測定器のための時間ドメインデータの取り込
みに関する。
【０００２】
【従来の技術】従来技術において周知であるのは，装置
の各動作状態のシーケンスを画成する一連のコードを有
する，NMRデータ制御装置内に組み込まれたFIFOであ
り，上記各コードが各状態の維持される間の時間間隔を
符号化する持続データを伴うようなFIFOである。FIFOの
緊急のアンダーフローは，該FIFOを再初期化するべく応
答したホスト・プロセッサに対し割り込みを生じさせ
る。従って，上記シーケンスは厳密に同期した状態で実
行されてきた。そのような装置の例が米国特許第4,191,
919号に開示されている。
の各動作状態のシーケンスを画成する一連のコードを有
する，NMRデータ制御装置内に組み込まれたFIFOであ
り，上記各コードが各状態の維持される間の時間間隔を
符号化する持続データを伴うようなFIFOである。FIFOの
緊急のアンダーフローは，該FIFOを再初期化するべく応
答したホスト・プロセッサに対し割り込みを生じさせ
る。従って，上記シーケンスは厳密に同期した状態で実
行されてきた。そのような装置の例が米国特許第4,191,
919号に開示されている。
【０００３】さらに，従来技術のFIFOに基づく装置は，
割り込みオーバーヘッドを減少させるべくFIFOの再入可
能動作を実行することにより，増加した情報密度に対す
る装置への要求をもたらす。このようにして，再入可能
FIFO構成内に含まれる完全なセットの周期的反復動作
は，スペクトロメータを制御するべく（シーケンスの）
所望のサイクル数で出力レジスタを通じて回転せられ，
キューを維持するべくFIFO内に再挿入される。他の従来
技術において，特定の状態及び持続間隔が繰り返される
ような回数を特定するためにFIFOワードの反復フィール
ドを画成することによって，反復命令の圧縮が可能とな
った。そのようなFIFOに基づいた装置強化の目的は，ホ
ストプロセッサの割り込み無しで断定された制御ワード
数内で，有効FIFO許容を効果的に増大させることであ
る。繰り返しの特徴も伴う再入可能FIFOに基づく装置
が，米国特許第4,375,676号に開示されている。
割り込みオーバーヘッドを減少させるべくFIFOの再入可
能動作を実行することにより，増加した情報密度に対す
る装置への要求をもたらす。このようにして，再入可能
FIFO構成内に含まれる完全なセットの周期的反復動作
は，スペクトロメータを制御するべく（シーケンスの）
所望のサイクル数で出力レジスタを通じて回転せられ，
キューを維持するべくFIFO内に再挿入される。他の従来
技術において，特定の状態及び持続間隔が繰り返される
ような回数を特定するためにFIFOワードの反復フィール
ドを画成することによって，反復命令の圧縮が可能とな
った。そのようなFIFOに基づいた装置強化の目的は，ホ
ストプロセッサの割り込み無しで断定された制御ワード
数内で，有効FIFO許容を効果的に増大させることであ
る。繰り返しの特徴も伴う再入可能FIFOに基づく装置
が，米国特許第4,375,676号に開示されている。
【０００４】
【発明が解決しようとする課題】これら従来技術のFIFO
に基づく装置は，FIFOの最大許容長を超えない一連のワ
ードの多数反復に対して，または特定の制御ワードの多
数反復に対して十分に適合する。しかし，これらの従来
技術は，周期的シーケンス内の実行が所望される圧縮命
令マクロの実行に対して，またはFIFO許容を超える非常
に長い（繰り返さない）シーケンスに対してあまり適合
しない。
に基づく装置は，FIFOの最大許容長を超えない一連のワ
ードの多数反復に対して，または特定の制御ワードの多
数反復に対して十分に適合する。しかし，これらの従来
技術は，周期的シーケンス内の実行が所望される圧縮命
令マクロの実行に対して，またはFIFO許容を超える非常
に長い（繰り返さない）シーケンスに対してあまり適合
しない。
【０００５】
【課題を解決するための手段】本発明は，FIFO内のリフ
ァレンスを補助メモリ内の常駐サブシーケンスへ与える
ことにより循環シーケンスの長さ（コマンドワード数）
を効果的に延長させる。本発明は，長さによっては動作
中のFIFO内に直接容易に存在しない多重動作をトークン
化(tokenize)する。これらの多重動作は補助メモリ内の
固定アドレスにおけるサブシーケンスから成り，選択コ
ードがメインFIFO内に発生することにより呼び出され
る。このようにして，完全FIFO循環シーケンス内で実行
可能なワードの効果的長さまたは数は，補助メモリのア
ドレス可能な長さにより拡張され，メインFIFOの許容範
囲により非常に低く制限される。
ァレンスを補助メモリ内の常駐サブシーケンスへ与える
ことにより循環シーケンスの長さ（コマンドワード数）
を効果的に延長させる。本発明は，長さによっては動作
中のFIFO内に直接容易に存在しない多重動作をトークン
化(tokenize)する。これらの多重動作は補助メモリ内の
固定アドレスにおけるサブシーケンスから成り，選択コ
ードがメインFIFO内に発生することにより呼び出され
る。このようにして，完全FIFO循環シーケンス内で実行
可能なワードの効果的長さまたは数は，補助メモリのア
ドレス可能な長さにより拡張され，メインFIFOの許容範
囲により非常に低く制限される。
【０００６】上記サブシーケンスがメインシーケンスよ
りトークン化されて検出されると，FIFO制御装置は並行
動作として，補助メモリ(ROM)からのサブシーケンスの
検索及び補助FIFOの初期化を開始する。メイン及び補助
FIFOはマルチプレクサを通じてスペクトロメータのイン
ターフェイスへアクセスする。メインFIFOシーケンスの
出力中にサブシーケンスのトークンに遭遇すると，制御
は補助FIFOへ渡されメインFIFOは動作を中断する。サブ
シーケンスが補助FIFOから完全に転送された後，上記制
御はメインFIFOに戻され，メインシーケンスが再開され
る。好適には，該メインFIFOは再入可能であり，したが
って，全メインシーケンスは選択回数だけ反復可能とな
る。
りトークン化されて検出されると，FIFO制御装置は並行
動作として，補助メモリ(ROM)からのサブシーケンスの
検索及び補助FIFOの初期化を開始する。メイン及び補助
FIFOはマルチプレクサを通じてスペクトロメータのイン
ターフェイスへアクセスする。メインFIFOシーケンスの
出力中にサブシーケンスのトークンに遭遇すると，制御
は補助FIFOへ渡されメインFIFOは動作を中断する。サブ
シーケンスが補助FIFOから完全に転送された後，上記制
御はメインFIFOに戻され，メインシーケンスが再開され
る。好適には，該メインFIFOは再入可能であり，したが
って，全メインシーケンスは選択回数だけ反復可能とな
る。
【０００７】
【実施例】本発明のための機器関係が図１に示される。
その中でNMRスペクトロメータ装置は，スペクトロメー
タ２，多数のI/O周辺機器を伴うホストコンピュータ4及
びスペクトロメータ制御器またはNMR測定用にデータ取
り込み装置を形成する取り込みプロセッサ50から成る。
パルスシーケンス制御装置51は，取り込みプロセッサ50
の一体部分をなし，その大部分が以下に説明するように
本発明の主要部を形成する。「パルスシーケンス制御装
置」及び「機器制御装置」の用語は，区別なく使用され
る。本発明は，選択回数の標準長パルス，または特定の
関係の下の特定のNMR測定によっては制限されない一般
的な状態で選択回数の選択長のレベルを供給する。
その中でNMRスペクトロメータ装置は，スペクトロメー
タ２，多数のI/O周辺機器を伴うホストコンピュータ4及
びスペクトロメータ制御器またはNMR測定用にデータ取
り込み装置を形成する取り込みプロセッサ50から成る。
パルスシーケンス制御装置51は，取り込みプロセッサ50
の一体部分をなし，その大部分が以下に説明するように
本発明の主要部を形成する。「パルスシーケンス制御装
置」及び「機器制御装置」の用語は，区別なく使用され
る。本発明は，選択回数の標準長パルス，または特定の
関係の下の特定のNMR測定によっては制限されない一般
的な状態で選択回数の選択長のレベルを供給する。
【０００８】図２はFIFOに基づく機器制御装置のシステ
ム構成を表すブロック図である。取り込みプロセッサ50
はラッチ52を介して前置ループFIFO54と連結し，そこか
らマルチプレクサ56を介してメインFIFO58及びFIFO制御
装置60と連結する。上記従来技術と同様，上記経路を通
じてFIFO58に転送されたワードの一部から，スペクトロ
メータでの動作状態または実行可能コマンドが始まる。
FIFOに転送されたワードの他の部分は，例えばスペクト
ロメータの動作状態が継続する間の時間間隔のような持
続情報を含む。該持続間隔は，FIFOワードの持続部分に
より初期化されるメインFIFOクロック62によって計測さ
れる。
ム構成を表すブロック図である。取り込みプロセッサ50
はラッチ52を介して前置ループFIFO54と連結し，そこか
らマルチプレクサ56を介してメインFIFO58及びFIFO制御
装置60と連結する。上記従来技術と同様，上記経路を通
じてFIFO58に転送されたワードの一部から，スペクトロ
メータでの動作状態または実行可能コマンドが始まる。
FIFOに転送されたワードの他の部分は，例えばスペクト
ロメータの動作状態が継続する間の時間間隔のような持
続情報を含む。該持続間隔は，FIFOワードの持続部分に
より初期化されるメインFIFOクロック62によって計測さ
れる。
【０００９】現実行可能ワードはマルチプレクサ64及び
出力ハンドラー66を介してNMR装置へと与えられる。同
時に，同じ制御ワードが，FIFOのキューを保存するべ
く，ループ制御装置68及びマルチプレクサ56を介してFI
FO58に再入力される。メインFIFOの長さを超えない通常
の循環シーケンスは該メインFIFO内で初期化され，ルー
プ動作中は，該マルチプレクサ56はループ制御装置68を
介したマルチプレクサ56へのFIFO制御ワードの循環のみ
を許して，新たな入力を抑止する。
出力ハンドラー66を介してNMR装置へと与えられる。同
時に，同じ制御ワードが，FIFOのキューを保存するべ
く，ループ制御装置68及びマルチプレクサ56を介してFI
FO58に再入力される。メインFIFOの長さを超えない通常
の循環シーケンスは該メインFIFO内で初期化され，ルー
プ動作中は，該マルチプレクサ56はループ制御装置68を
介したマルチプレクサ56へのFIFO制御ワードの循環のみ
を許して，新たな入力を抑止する。
【００１０】図３Aは，本発明によるメインFIFO58を介
する循環に適した実行用FIFO制御ワードフォーマットの
実施例である。該フォーマットは動作状態82，持続時間
間隔コード84，及び以下に説明されるようなその他のフ
ィールドから成る。フラグビットは，実行可能シーケン
スワードであることを識別するために，この場合0に維
持される。
する循環に適した実行用FIFO制御ワードフォーマットの
実施例である。該フォーマットは動作状態82，持続時間
間隔コード84，及び以下に説明されるようなその他のフ
ィールドから成る。フラグビットは，実行可能シーケン
スワードであることを識別するために，この場合0に維
持される。
【００１１】図３Bは，所望のサブシーケンスの補助メ
モリ内のアドレスを含む該サブシーケンス呼び出し制御
ワード用のフォーマットの実施例である。ビット0は，
サブシーケンスのフラグビットであり，サブシーケンス
呼び出しであることを区別するために1にセットされ
る。このビットがマルチプレクサ50内で見つかると，FI
FO制御装置60により取り出しループはROM70内のアドレ
スエントリーポイントから始まる。サブシーケンスのエ
ンド制御コード（ビット0=1）がサブシーケンス内に見
つかるまで，アドレスエントリーポイントに続くサブシ
ーケンスは補助FIFO72内にロードされる。好適には上記
エンドコードもまたロードされ，その結果，補助FIFO72
内にエンド記号が保存され，かつ実行中の制御のための
アクティブコードまたはフラグビットが与えられる。
モリ内のアドレスを含む該サブシーケンス呼び出し制御
ワード用のフォーマットの実施例である。ビット0は，
サブシーケンスのフラグビットであり，サブシーケンス
呼び出しであることを区別するために1にセットされ
る。このビットがマルチプレクサ50内で見つかると，FI
FO制御装置60により取り出しループはROM70内のアドレ
スエントリーポイントから始まる。サブシーケンスのエ
ンド制御コード（ビット0=1）がサブシーケンス内に見
つかるまで，アドレスエントリーポイントに続くサブシ
ーケンスは補助FIFO72内にロードされる。好適には上記
エンドコードもまたロードされ，その結果，補助FIFO72
内にエンド記号が保存され，かつ実行中の制御のための
アクティブコードまたはフラグビットが与えられる。
【００１２】補助FIFO72のローディングは，補助FIFOク
ロック74または他の高速クロック（図示せず）の制御の
下に，最速の従来のリプルダウン(ripple-down)・モー
ドで実行される。この動作をパラレル構造のアドレッシ
ングROMに実行させることも可能である。
ロック74または他の高速クロック（図示せず）の制御の
下に，最速の従来のリプルダウン(ripple-down)・モー
ドで実行される。この動作をパラレル構造のアドレッシ
ングROMに実行させることも可能である。
【００１３】FIFO実行中，メインFIFOシーケンス内にサ
ブシーケンスのフラグが検出されると，それはメインFI
FOクロック58を抑止するために，かつクロック間隔が補
助FIFO制御ワードの持続コード89から得られるところの
自己同期化モードで，補助FIFOクロック74を同時にイネ
ーブルにするために利用される。該メインFIFO出力もま
たサブシーケンス呼び出しフラグを検出するべく観察さ
れる。この検出により補助FIFO72へ制御が転送され，補
助FIFO72の内容はマルチプレクサ64を介してスペクトロ
メータ・インターフェイスへと送信される。回帰フラグ
90が補助FIFO72（図３D）内に発見されると，制御はメ
インFIFOへ戻され，そこでループ制御装置68を介して制
御ワード情報の循環が再開されかつマルチプレクサを通
じて該ワードが外部へ与えられる。メインFIFO58と補助
FIFO72との間の制御の交換は，メインFIFOクロック62を
抑止しかつ補助FIFOクロック74をイネーブルにする信号
76及びそれと相補的な関係の信号78により表されてい
る。各信号は，FIFO制御60が指定されたFIFOを始動させ
るところの状態ビットを論理的に決定する。クロック62
及び74は同期を保証するべく共通のソースから引き出さ
れるが，それ自体各FIFOに対する単一の物理的クロック
ソースとしてのゲートから成ることも可能である。
ブシーケンスのフラグが検出されると，それはメインFI
FOクロック58を抑止するために，かつクロック間隔が補
助FIFO制御ワードの持続コード89から得られるところの
自己同期化モードで，補助FIFOクロック74を同時にイネ
ーブルにするために利用される。該メインFIFO出力もま
たサブシーケンス呼び出しフラグを検出するべく観察さ
れる。この検出により補助FIFO72へ制御が転送され，補
助FIFO72の内容はマルチプレクサ64を介してスペクトロ
メータ・インターフェイスへと送信される。回帰フラグ
90が補助FIFO72（図３D）内に発見されると，制御はメ
インFIFOへ戻され，そこでループ制御装置68を介して制
御ワード情報の循環が再開されかつマルチプレクサを通
じて該ワードが外部へ与えられる。メインFIFO58と補助
FIFO72との間の制御の交換は，メインFIFOクロック62を
抑止しかつ補助FIFOクロック74をイネーブルにする信号
76及びそれと相補的な関係の信号78により表されてい
る。各信号は，FIFO制御60が指定されたFIFOを始動させ
るところの状態ビットを論理的に決定する。クロック62
及び74は同期を保証するべく共通のソースから引き出さ
れるが，それ自体各FIFOに対する単一の物理的クロック
ソースとしてのゲートから成ることも可能である。
【００１４】結局，サブシーケンスの長さの限界は，RO
M70をアクセスしかつFIFO72を初期化するのに有用なデ
ータ速度及び補助FIFO72のキャパシティに依存して決定
される。すなわち，マスチプレクサ56でのサブシーケン
ス呼び出しビットの検出からメインFIFO58の出力内でそ
れが含まれるワードが発見されるまでの時間間隔は，FI
FO72内のサブシーケンスを初期化するのに必要な時間に
より制限される。この時間間隔は，すべての先行するメ
インFIFOに対し，持続時間を合計することにより計算で
きる。したがって，FIFO制御装置60に要求されるのは，
最大リプル速度で補助FIFO72を初期化する間に，最高速
度でROM70にアクセスすることである。補助FIFOクロッ
ク74は，補助FIFOの初期化に対しては非常に高速にクロ
ックするが，それより幾分低速に動作することができ
る。
M70をアクセスしかつFIFO72を初期化するのに有用なデ
ータ速度及び補助FIFO72のキャパシティに依存して決定
される。すなわち，マスチプレクサ56でのサブシーケン
ス呼び出しビットの検出からメインFIFO58の出力内でそ
れが含まれるワードが発見されるまでの時間間隔は，FI
FO72内のサブシーケンスを初期化するのに必要な時間に
より制限される。この時間間隔は，すべての先行するメ
インFIFOに対し，持続時間を合計することにより計算で
きる。したがって，FIFO制御装置60に要求されるのは，
最大リプル速度で補助FIFO72を初期化する間に，最高速
度でROM70にアクセスすることである。補助FIFOクロッ
ク74は，補助FIFOの初期化に対しては非常に高速にクロ
ックするが，それより幾分低速に動作することができ
る。
【００１５】FIFO制御装置60は，好適にはインテリジェ
ント・コントローラであって，FIFO58の動作監視及び補
助FIFO72の初期化という2つの主要な機能を同時に可能
にするべく並列構造を有する。これらの機能は区別され
互いに同期する必要はなく，ただ補助FIFO72に要求され
るのはFIFO58の出力において対応するトークンの出現と
同時に中身を生成するべく準備されることである。マス
チプレクサ64でのシーケンス制御ワードの提示に関し
て，FIFO72の実際の動作はFIFO58の実際の動作と同一で
ある。そのため，制御ワードがどちらからのものか，出
力バッファ66では区別がつかない。
ント・コントローラであって，FIFO58の動作監視及び補
助FIFO72の初期化という2つの主要な機能を同時に可能
にするべく並列構造を有する。これらの機能は区別され
互いに同期する必要はなく，ただ補助FIFO72に要求され
るのはFIFO58の出力において対応するトークンの出現と
同時に中身を生成するべく準備されることである。マス
チプレクサ64でのシーケンス制御ワードの提示に関し
て，FIFO72の実際の動作はFIFO58の実際の動作と同一で
ある。そのため，制御ワードがどちらからのものか，出
力バッファ66では区別がつかない。
【００１６】本発明の構成上の利点は，効果的可変長FI
FO装置の単純化にある。従来の単一FIFO装置において
は，可変シーケンスの長さは，該単一FIFOの正しい入力
ステージに対し，再入力可能制御ワードをゲートするよ
うな配置により調整されねばならない。したがって，再
入力動作中のシーケンス長は，ステージ内の単一FIFOの
長さによって制限される。本発明の構成において，メイ
ンFIFOの長さは短めのシーケンスと同じかやや短いこと
が好適であるが，それは該シーケンスが正確に補助FIFO
により供給されるシーケンス長の増分であるためであ
る。
FO装置の単純化にある。従来の単一FIFO装置において
は，可変シーケンスの長さは，該単一FIFOの正しい入力
ステージに対し，再入力可能制御ワードをゲートするよ
うな配置により調整されねばならない。したがって，再
入力動作中のシーケンス長は，ステージ内の単一FIFOの
長さによって制限される。本発明の構成において，メイ
ンFIFOの長さは短めのシーケンスと同じかやや短いこと
が好適であるが，それは該シーケンスが正確に補助FIFO
により供給されるシーケンス長の増分であるためであ
る。
【００１７】図４は本発明による他の実施例であって，
クロックセレクタ162’を通じてメインFIFO58または補
助FIFO72をクロックするための単一FIFOクロック162が
採用されている。該クロックセレクタ162’は，それぞ
れのFIFOの出力で現在アクティブなワードのビット0を
モニターすることによりメインFIFO及び補助FIFOの相対
状態を決定し，かつ出力上昇リセット及び例外的条件の
ような特別の手動制御を実行するべく，制御装置160内
のロジックに応答する。サブシーケンス・コールがメイ
ンシーケンス内に検出される際，特別の高速クロック17
4は制御装置160により選択可能である。この高速クロッ
クは補助FIFOの急速な初期化を達成する。この方法にお
いて，補助FIFOはサブシーケンスの実行動作中はメイン
FIFOと全く同じ方法でクロックされるが，初期化の際に
はそれより非常に高速に実行される。
クロックセレクタ162’を通じてメインFIFO58または補
助FIFO72をクロックするための単一FIFOクロック162が
採用されている。該クロックセレクタ162’は，それぞ
れのFIFOの出力で現在アクティブなワードのビット0を
モニターすることによりメインFIFO及び補助FIFOの相対
状態を決定し，かつ出力上昇リセット及び例外的条件の
ような特別の手動制御を実行するべく，制御装置160内
のロジックに応答する。サブシーケンス・コールがメイ
ンシーケンス内に検出される際，特別の高速クロック17
4は制御装置160により選択可能である。この高速クロッ
クは補助FIFOの急速な初期化を達成する。この方法にお
いて，補助FIFOはサブシーケンスの実行動作中はメイン
FIFOと全く同じ方法でクロックされるが，初期化の際に
はそれより非常に高速に実行される。
【００１８】上記説明より，一定の規則及び制限が明ら
かとなった。時間的制限は，補助FIFOを初期化するため
の時間に課される。この制限，近接して多重サブシーケ
ンスコールが発生すること（補助FIFOの初期化のための
時間を制限するために）及び他の条件は，好適には実行
に先だって所望の動作状態情報をコンパイルしかつアロ
ケートするためのソフトウエアにおいて処理される。こ
こで触れた多くの特別の状況は簡単に除去可能である。
例えば，サブシーケンス・コール間の所望の最小時間間
隔は，所望のシーケンスの内容の一部をメインシーケン
ス内に組み入れ，その後サブシーケンス・コールが発生
する際エントリポイントを開放することにより得られ
る。
かとなった。時間的制限は，補助FIFOを初期化するため
の時間に課される。この制限，近接して多重サブシーケ
ンスコールが発生すること（補助FIFOの初期化のための
時間を制限するために）及び他の条件は，好適には実行
に先だって所望の動作状態情報をコンパイルしかつアロ
ケートするためのソフトウエアにおいて処理される。こ
こで触れた多くの特別の状況は簡単に除去可能である。
例えば，サブシーケンス・コール間の所望の最小時間間
隔は，所望のシーケンスの内容の一部をメインシーケン
ス内に組み入れ，その後サブシーケンス・コールが発生
する際エントリポイントを開放することにより得られ
る。
【００１９】本発明による当該装置はいくつかの点で拡
張可能である。所望により反復及び再入可能の特徴は装
置の補助FIFO部内に組み込まれてもよいことがわかる。
メインまたは補助FIFO内のいずれかで反復特徴を実行す
れば十分にほとんどの目的は達成される。補助FIFOに対
する再入可能の特徴は付加的なものであるが，もしそれ
が存在すれば，効果的シーケンスのネスト状ループのた
めのケイパビリティが確立されることになる。
張可能である。所望により反復及び再入可能の特徴は装
置の補助FIFO部内に組み込まれてもよいことがわかる。
メインまたは補助FIFO内のいずれかで反復特徴を実行す
れば十分にほとんどの目的は達成される。補助FIFOに対
する再入可能の特徴は付加的なものであるが，もしそれ
が存在すれば，効果的シーケンスのネスト状ループのた
めのケイパビリティが確立されることになる。
【００２０】本発明により説明されるアーキテクチャー
は，複数の補助FIFOを階層的に横方向に与えることによ
り，直接的に拡張可能である。このようにして，デバイ
ス・インターフェイス・ドライバ66への効果的指示シー
ケンスの長さがさらに延長される。一方，ネスト状ルー
プは，キューを保存するべく第２補助FIFOを初期化する
ために第１補助FIFOの出力方向へ内部ループを形成する
ことによって達成され，その後第２補助FIFOへの制御の
交換をトリガーする。その後第２補助FIFOは同期してマ
ルチプレクサ64へ出力を再び転送し，キューを保存する
べく第１補助FIFOを再初期化する。
は，複数の補助FIFOを階層的に横方向に与えることによ
り，直接的に拡張可能である。このようにして，デバイ
ス・インターフェイス・ドライバ66への効果的指示シー
ケンスの長さがさらに延長される。一方，ネスト状ルー
プは，キューを保存するべく第２補助FIFOを初期化する
ために第１補助FIFOの出力方向へ内部ループを形成する
ことによって達成され，その後第２補助FIFOへの制御の
交換をトリガーする。その後第２補助FIFOは同期してマ
ルチプレクサ64へ出力を再び転送し，キューを保存する
べく第１補助FIFOを再初期化する。
【００２１】FIFOに基づく機器制御及びデータ取り込み
装置は，個々の動作状態が所望の機器性能を発揮するた
めに同期している装置において実行される。そのような
装置は一般に時間ドメインでデータを要求する機器から
成る。他の装置としては，例えば，開始及び終了ポイン
トでの同期パラメータP(0)及びP(tfinal)を伴うある機
器パラメータP(t)の時間依存性の制御が所望されるもの
がある。そのような時間依存性の例として，磁気共鳴イ
メージング装置に採用される磁気勾配及びRFパルス形状
があげられる。
装置は，個々の動作状態が所望の機器性能を発揮するた
めに同期している装置において実行される。そのような
装置は一般に時間ドメインでデータを要求する機器から
成る。他の装置としては，例えば，開始及び終了ポイン
トでの同期パラメータP(0)及びP(tfinal)を伴うある機
器パラメータP(t)の時間依存性の制御が所望されるもの
がある。そのような時間依存性の例として，磁気共鳴イ
メージング装置に採用される磁気勾配及びRFパルス形状
があげられる。
【００２２】発明は特定の実施例について説明されてき
たが，特許請求の範囲に記載された発明の思想及び態様
にしたがって，さまざまな変形及び修正が可能であるこ
とは当業者の認めるところである。
たが，特許請求の範囲に記載された発明の思想及び態様
にしたがって，さまざまな変形及び修正が可能であるこ
とは当業者の認めるところである。
【図１】図１は本発明を組み込むNMR装置の制御環境を
示す。
示す。
【図２】本発明のFIFO装置のブロック図である。
【図３】図３Aはメインシーケンスの実行のためのワー
ドフォーマットの実施例である。図３Bはサブシーケン
スを呼び出すためのワードフォーマットの実施例であ
る。図３Cはサブシーケンスの実行のためのワードフォ
ーマットの実施例である。図３Dはメインシーケンスの
実行回復のためのワードフォーマットの実施例である。
ドフォーマットの実施例である。図３Bはサブシーケン
スを呼び出すためのワードフォーマットの実施例であ
る。図３Cはサブシーケンスの実行のためのワードフォ
ーマットの実施例である。図３Dはメインシーケンスの
実行回復のためのワードフォーマットの実施例である。
【図４】本発明の他の実施例の部分ブロック図である。
50 取込みプロセッサ 54 前置ループFIFO 56 マルチプレクサ 58 メインFIFO 60 FIFO制御装置 62 メインFIFOクロック 64 マルチプレクサ 66 出力ハンドラー 68 ループ制御装置 70 ROM 72 補助FIFO 74 補助FIFOクロック 84 持続コード 86 トークン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０５Ｂ 19/02 Ｔ 7740−3Ｈ Ｇ０５Ｂ 15/02 Ａ 7740−3Ｈ Ｍ
Claims (1)
- 【請求項１】 核磁気共鳴装置であって，選択された容
積領域にわたって予め選択された形態の磁場分布を形成
するための磁石手段と，前記領域の少なくとも選択部分
で核磁気共鳴を励起する励起手段と，前記容積領域の前
記選択部分で核磁気共鳴を検出しかつ記録するための信
号処理手段と，前記核磁気共鳴装置の動作状態のメイン
シーケンスのリストを形成するための第１FIFO手段，及
び動作状態の所望のサブシーケンスを補間するべく前記
サブシーケンスリストを前記メインシーケンスリスト内
に形成するための第２FIFO手段と，前記第１FIFO手段ま
たは前記第２FIFO手段のいずれかから導出されたアクテ
ィブの動作状態にしたがって前記励起手段，信号処理手
段及び磁石手段を制御しかつ相関させるための制御手段
と，前記核磁気共鳴装置の次の動作状態が前記アクティ
ブな動作状態に従って前記第１FIFO手段または前記第２
FIFO手段のいずれかから導出されるようにするための調
停手段と，から成る装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US69178385A | 1985-01-16 | 1985-01-16 | |
| US691783 | 1985-01-16 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19870885A Division JP2804931B2 (ja) | 1985-01-16 | 1985-09-10 | デジタル制御ワードによる装置制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08101264A true JPH08101264A (ja) | 1996-04-16 |
Family
ID=24777962
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19870885A Expired - Lifetime JP2804931B2 (ja) | 1985-01-16 | 1985-09-10 | デジタル制御ワードによる装置制御方法 |
| JP7161605A Expired - Lifetime JP2537760B2 (ja) | 1985-01-16 | 1995-06-06 | 多重ｆｉｆｏレジスタ装置 |
| JP7161606A Pending JPH08101264A (ja) | 1985-01-16 | 1995-06-06 | 多重ｆｉｆｏ ｎｍｒ取込み装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19870885A Expired - Lifetime JP2804931B2 (ja) | 1985-01-16 | 1985-09-10 | デジタル制御ワードによる装置制御方法 |
| JP7161605A Expired - Lifetime JP2537760B2 (ja) | 1985-01-16 | 1995-06-06 | 多重ｆｉｆｏレジスタ装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0188052B1 (ja) |
| JP (3) | JP2804931B2 (ja) |
| AT (1) | ATE63644T1 (ja) |
| DE (1) | DE3582877D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19642496C1 (de) * | 1996-10-15 | 1998-04-23 | Jan Willem Marinus Ing Myers | Injektionsspritze, insbesondere für Tiere |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5624651A (en) * | 1979-08-07 | 1981-03-09 | Nec Corp | Multiple task processing unit |
| JPS57182247A (en) * | 1981-04-30 | 1982-11-10 | Toshiba Corp | Buffer memory device |
| US4375676A (en) * | 1979-12-26 | 1983-03-01 | Varian Associates, Inc. | Feedback FIFO for cyclic data acquisition and instrument control |
| JPS59178667A (ja) * | 1983-03-29 | 1984-10-09 | Agency Of Ind Science & Technol | メモリ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4063310A (en) * | 1973-07-25 | 1977-12-13 | Pye Limited | Sampler control system for chromatograph analytical apparatus |
| US4176400A (en) * | 1977-08-10 | 1979-11-27 | Teletype Corporation | Buffer storage and control |
| US4191919A (en) * | 1978-05-22 | 1980-03-04 | Varian Associates, Inc. | Fast NMR acquisition processor |
| JPS59133639A (ja) * | 1983-01-20 | 1984-08-01 | Nec Corp | デ−タ転送方式 |
| JPS59148457A (ja) * | 1983-02-15 | 1984-08-25 | Matsushita Electric Works Ltd | デ−タ伝送システム |
-
1985
- 1985-07-09 EP EP85304887A patent/EP0188052B1/en not_active Expired - Lifetime
- 1985-07-09 DE DE8585304887T patent/DE3582877D1/de not_active Expired - Lifetime
- 1985-07-09 AT AT85304887T patent/ATE63644T1/de not_active IP Right Cessation
- 1985-09-10 JP JP19870885A patent/JP2804931B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-06 JP JP7161605A patent/JP2537760B2/ja not_active Expired - Lifetime
- 1995-06-06 JP JP7161606A patent/JPH08101264A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5624651A (en) * | 1979-08-07 | 1981-03-09 | Nec Corp | Multiple task processing unit |
| US4375676A (en) * | 1979-12-26 | 1983-03-01 | Varian Associates, Inc. | Feedback FIFO for cyclic data acquisition and instrument control |
| JPS57182247A (en) * | 1981-04-30 | 1982-11-10 | Toshiba Corp | Buffer memory device |
| JPS59178667A (ja) * | 1983-03-29 | 1984-10-09 | Agency Of Ind Science & Technol | メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3582877D1 (de) | 1991-06-20 |
| JPH0895750A (ja) | 1996-04-12 |
| EP0188052A2 (en) | 1986-07-23 |
| JP2537760B2 (ja) | 1996-09-25 |
| ATE63644T1 (de) | 1991-06-15 |
| JPS61168003A (ja) | 1986-07-29 |
| EP0188052B1 (en) | 1991-05-15 |
| EP0188052A3 (en) | 1988-08-24 |
| JP2804931B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235686A (en) | Computer system having mixed macrocode and microcode | |
| US5144242A (en) | Continually loadable microcode store for MRI control sequencers | |
| CA1038500A (en) | Scan and read control apparatus for a disk storage drive in a computer system | |
| US4394732A (en) | Cache/disk subsystem trickle | |
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| US4975870A (en) | Apparatus for locking a portion of a computer memory | |
| EP0006472B1 (en) | Microcontroller for controlling bidirectional transfer of data between a central control unit and a plurality of external units | |
| US5148544A (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| JPS6235949A (ja) | メモリ−装置 | |
| JPS61208167A (ja) | ヒストグラムデータ発生装置 | |
| US5537582A (en) | Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| EP0592404A1 (en) | Apparatus and method for providing a stall cache | |
| EP0223150B1 (en) | Information processing apparatus | |
| EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| US4764894A (en) | Multiple FIFO NMR acquisition system | |
| US4481608A (en) | Reentrant asynchronous FIFO | |
| JP2537760B2 (ja) | 多重ｆｉｆｏレジスタ装置 | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| US5935255A (en) | CPU core to bus speed ratio detection | |
| US4888553A (en) | Multiple FIFO NMR acquistion system | |
| US4375676A (en) | Feedback FIFO for cyclic data acquisition and instrument control | |
| EP0297892B1 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system |