JPS61208167A - ヒストグラムデータ発生装置 - Google Patents
ヒストグラムデータ発生装置Info
- Publication number
- JPS61208167A JPS61208167A JP61048164A JP4816486A JPS61208167A JP S61208167 A JPS61208167 A JP S61208167A JP 61048164 A JP61048164 A JP 61048164A JP 4816486 A JP4816486 A JP 4816486A JP S61208167 A JPS61208167 A JP S61208167A
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- data
- ram
- shift register
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Databases & Information Systems (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Complex Calculations (AREA)
- Debugging And Monitoring (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒストグラムのためのデータを特にリアルタ
イムで発生する装置に関する。
イムで発生する装置に関する。
〔従来の技術と発明が解決しようとする問題点〕ヒスト
グラムとは、特定のイベントの回数及び／または時間を
表わしたものであり、例えばコンピュータが種々の手順
や命令を実行するのに要する時間をグラフ表示したもの
である。第３図はヒストグラムの一例である。この図で
、異なるイベントは異なる水平のバーで表わされ、バー
の長さはそのイベントの回数あるいは時間に対応してい
る。
グラムとは、特定のイベントの回数及び／または時間を
表わしたものであり、例えばコンピュータが種々の手順
や命令を実行するのに要する時間をグラフ表示したもの
である。第３図はヒストグラムの一例である。この図で
、異なるイベントは異なる水平のバーで表わされ、バー
の長さはそのイベントの回数あるいは時間に対応してい
る。
ヒストグラムは、コンピュータを用いて異なる手順に要
する時間またはその発生回数を測定するためのソフトウ
ェアをサンプリング的に働かせることにより発生しても
よいが、この手法の欠点は被試験ソフトウェアまたはコ
ンピュータに干渉してしまうことである。他の手法とし
ては、複数のハードウェアタイマまたはカウンタを各特
定のイベントまたは手順に割当てておき、そのイベント
または手順が発生する度にそれらをイネーブルすること
が考えられる。この手法はイベントの数が限定されてい
る場合には問題ないが、任意のサイズのヒストグラムに
対しては現実的ではない。
する時間またはその発生回数を測定するためのソフトウ
ェアをサンプリング的に働かせることにより発生しても
よいが、この手法の欠点は被試験ソフトウェアまたはコ
ンピュータに干渉してしまうことである。他の手法とし
ては、複数のハードウェアタイマまたはカウンタを各特
定のイベントまたは手順に割当てておき、そのイベント
または手順が発生する度にそれらをイネーブルすること
が考えられる。この手法はイベントの数が限定されてい
る場合には問題ないが、任意のサイズのヒストグラムに
対しては現実的ではない。
１つの従来手法は、スチープン・カーマン（Ｓｔａｖｅ
ｎ Ｋｅｒｍａｎ ）氏の論文［ア・ファシリティ・フ
ォー・アナライジング・マイクロプロセッサ・システム
・パーフォーマンスＪ、ダイジェスト・オブ・ペーパー
ズ、 ＩＥＥＥ コンブコン、 １９７９年に開示さ
れている。この手法では、１個のカウンタと１個のラン
ダムアクセスメモリ （ＲＡＭ）とを多数のカウンタの
代りに用いている。各イベントの発生中、カウンタはク
ロックパルスを計数し、その最終値がメモリの記憶値に
加算される。多くの異なるメモリ記憶位置のデータ更新
のためには同一の加算器が順次用いられる。この手法は
、多数のカウンタを用いる上述の場合より実際的ではあ
るが、尚ハードウェアに片寄っており、且つ加算処理に
要する時間のため所望の速度が得られない。速度が遅い
ことは、ヒストグラムプロセッサのリアルタイムでの用
途を著しく制限する。
ｎ Ｋｅｒｍａｎ ）氏の論文［ア・ファシリティ・フ
ォー・アナライジング・マイクロプロセッサ・システム
・パーフォーマンスＪ、ダイジェスト・オブ・ペーパー
ズ、 ＩＥＥＥ コンブコン、 １９７９年に開示さ
れている。この手法では、１個のカウンタと１個のラン
ダムアクセスメモリ （ＲＡＭ）とを多数のカウンタの
代りに用いている。各イベントの発生中、カウンタはク
ロックパルスを計数し、その最終値がメモリの記憶値に
加算される。多くの異なるメモリ記憶位置のデータ更新
のためには同一の加算器が順次用いられる。この手法は
、多数のカウンタを用いる上述の場合より実際的ではあ
るが、尚ハードウェアに片寄っており、且つ加算処理に
要する時間のため所望の速度が得られない。速度が遅い
ことは、ヒストグラムプロセッサのリアルタイムでの用
途を著しく制限する。
したがって、本発明の目的はヒストグラムデータを高速
に発生する装置を提供することである。
に発生する装置を提供することである。
本発明の他の目的は、必要な回路が従来より高速かつ簡
単なヒストグラムデータ発生装置を提供することである
。
単なヒストグラムデータ発生装置を提供することである
。
本発明によるヒストグラムデータ発生装置によれば、夫
々ヒストグラムの複数の要素を表わす複数の値を記憶し
、そのヒストグラム要素の１つに対応するイベントの発
生に応じて疑似ランダムシーケンスを発生する。そのイ
ベントの終了時、上記要素の記憶値をシーケンスの最終
値で更新する。
々ヒストグラムの複数の要素を表わす複数の値を記憶し
、そのヒストグラム要素の１つに対応するイベントの発
生に応じて疑似ランダムシーケンスを発生する。そのイ
ベントの終了時、上記要素の記憶値をシーケンスの最終
値で更新する。
尚、上記シーケンスは今まで記憶されていたその要素の
値からスタートする。
値からスタートする。
本発明によるヒストグラム発生装置の実施例では、夫々
ヒストグラムの複数の要素を表わす複数の値を記憶する
ＲＡＭを用いる。ヒストグラム要素の１・つに対応する
イベントの発生に応じて、その要素に対応するＲＡＭの
記憶値が疑似ランダムシーケンス発生器にロードされ、
疑似ランダムシーケンス発生器は上記イベントの継続期
間中シーケンスを発生し続ける。イベントの終了時、疑
似ランダムシーケンスの値はＲＡＭに戻され、同要素の
記憶値を更新する。
ヒストグラムの複数の要素を表わす複数の値を記憶する
ＲＡＭを用いる。ヒストグラム要素の１・つに対応する
イベントの発生に応じて、その要素に対応するＲＡＭの
記憶値が疑似ランダムシーケンス発生器にロードされ、
疑似ランダムシーケンス発生器は上記イベントの継続期
間中シーケンスを発生し続ける。イベントの終了時、疑
似ランダムシーケンスの値はＲＡＭに戻され、同要素の
記憶値を更新する。
このように、本発明によれば、多数のカウンタは不要で
あり、カウンタ及び加算器も必要ないので、装置のコス
ト低減・簡略化が図れるのみならず、動作速度を向上さ
せることができる。
あり、カウンタ及び加算器も必要ないので、装置のコス
ト低減・簡略化が図れるのみならず、動作速度を向上さ
せることができる。
第１図は本発明によるヒストグラムデータ発生装置の一
実施例のブロック図である。ＲＡＭ（１１）は、例えば
第３図の水平バーの長さの如きヒストグラム要素の大き
さを表わすヒストグラム“カウント”を記憶する。メモ
リ （１１）の種々の記憶位置に記憶された数値に応じ
てバー（あるいは任意の都合のよい表示形態）を表示す
るには、従来のグラフィック表示装置を用い得る。
実施例のブロック図である。ＲＡＭ（１１）は、例えば
第３図の水平バーの長さの如きヒストグラム要素の大き
さを表わすヒストグラム“カウント”を記憶する。メモ
リ （１１）の種々の記憶位置に記憶された数値に応じ
てバー（あるいは任意の都合のよい表示形態）を表示す
るには、従来のグラフィック表示装置を用い得る。
この実施例では、コンピュータが特定の手順を実行する
のに要する累積時間を表わすヒストグラムの発生に・つ
いて説明する。即ち、この実施例でのヒストグラム要素
は、ある命令またはある命令群のすべての発生に関し、
その実行時間の総計を表わす。このデータは、過渡の時
間を要する手順の発見に有益である。
のに要する累積時間を表わすヒストグラムの発生に・つ
いて説明する。即ち、この実施例でのヒストグラム要素
は、ある命令またはある命令群のすべての発生に関し、
その実行時間の総計を表わす。このデータは、過渡の時
間を要する手順の発見に有益である。
ＲＡＭ（１０）のデータ出力端（２５）〜（３２）を中
間回路を介してシフトレジスタ（１５）の並列データ入
力端Ｐｏ”Ｐｖに接続する。具体的には、ＲＡＭ（１０
）の出力端（２５）〜（３１）は夫々シフトレジスタ（
１５）の並列データ入力端Ｐ１〜Ｐ７に接続される。排
他的論理和（Ｘ ＯＲ）ゲート（３５）はデータ出力端
（２７）及び（３２）からのデータを受け、その出力を
シフトレジスタ（１５）のＰｏ入力端に入力する。シフ
トレジスタ（１５）の並列データ出力Ｑｏ＝Ｑｖはバス
（３９）を介してＲＡＭ（１１）へそのデータ入力とし
て戻される。
間回路を介してシフトレジスタ（１５）の並列データ入
力端Ｐｏ”Ｐｖに接続する。具体的には、ＲＡＭ（１０
）の出力端（２５）〜（３１）は夫々シフトレジスタ（
１５）の並列データ入力端Ｐ１〜Ｐ７に接続される。排
他的論理和（Ｘ ＯＲ）ゲート（３５）はデータ出力端
（２７）及び（３２）からのデータを受け、その出力を
シフトレジスタ（１５）のＰｏ入力端に入力する。シフ
トレジスタ（１５）の並列データ出力Ｑｏ＝Ｑｖはバス
（３９）を介してＲＡＭ（１１）へそのデータ入力とし
て戻される。
シフトレジスタ（１５）の２つの出力Ｑ２及びＱ７はＸ
ＯＲゲート（３７）を介してシフトレジスタ（１５）の
直列入力端Ｄｏに帰還される。
ＯＲゲート（３７）を介してシフトレジスタ（１５）の
直列入力端Ｄｏに帰還される。
リード／ライト（Ｒ／Ｗ）制御器（１３）は、コンピュ
ータのアドレスバスを可とするアドレスバス（２１）上
に指定されたアドレスにおいてＲＡＭ（１１）の続出／
書込を行なわせるものである。実際には、バス（２１）
の所定の上位ビットのみをＲＡＭ（１１）のアドレス指
定に用いてＲＡＭ（１１）内の各記憶位置が一連のコン
ピュータ命令に対応するようにしてもよい。
ータのアドレスバスを可とするアドレスバス（２１）上
に指定されたアドレスにおいてＲＡＭ（１１）の続出／
書込を行なわせるものである。実際には、バス（２１）
の所定の上位ビットのみをＲＡＭ（１１）のアドレス指
定に用いてＲＡＭ（１１）内の各記憶位置が一連のコン
ピュータ命令に対応するようにしてもよい。
Ｒ／Ｗ制御器（１３）は、被試験コンピュータからフェ
ッチ信号を受け、ＲＡＭ（１１）を続出状態にすると共
に、信号線（１７）上にプリセットイネーブル信号を出
力する。プリセットイネーブル信号は、シフトレジスタ
（１５）をイネーブルし、次に信号線（１９）上のコン
ピュータクロックパルスが発生したとき入力端ＰＯ−Ｐ
７の並列データをシフトレジスタ（１５）に取込ませる
。シフトレジスタ（１５）はイネーブルされていないと
きは、通常の動作を行ない、コンピュータクロックパル
スを受ける度に直列入力端Ｄｏのデータを左から右ヘシ
フトする。
ッチ信号を受け、ＲＡＭ（１１）を続出状態にすると共
に、信号線（１７）上にプリセットイネーブル信号を出
力する。プリセットイネーブル信号は、シフトレジスタ
（１５）をイネーブルし、次に信号線（１９）上のコン
ピュータクロックパルスが発生したとき入力端ＰＯ−Ｐ
７の並列データをシフトレジスタ（１５）に取込ませる
。シフトレジスタ（１５）はイネーブルされていないと
きは、通常の動作を行ない、コンピュータクロックパル
スを受ける度に直列入力端Ｄｏのデータを左から右ヘシ
フトする。
信号線（１７）上のプリセットイネーブル信号は１クロ
ツクパルスの後、消失するので、後続ツクロックパルス
は並列入力データをシフトする。バス（２１）に与えら
れたアドレスの命令（または命令群）に代表される如き
プログラムの特定部分が実行されている間、データは各
コンピュータクロックパルス毎にシフトを続ける。
ツクパルスの後、消失するので、後続ツクロックパルス
は並列入力データをシフトする。バス（２１）に与えら
れたアドレスの命令（または命令群）に代表される如き
プログラムの特定部分が実行されている間、データは各
コンピュータクロックパルス毎にシフトを続ける。
この実施例では、シフトレジスタ（１５）は、自身の出
力Ｑ２及びＱ７のＸＯＲ出力をＸＯＲゲート（３７）か
ら直列入力データとして受ける。この直列入力情報は各
クロックパルス毎に右方向へ１ポジシヨンシフトする。
力Ｑ２及びＱ７のＸＯＲ出力をＸＯＲゲート（３７）か
ら直列入力データとして受ける。この直列入力情報は各
クロックパルス毎に右方向へ１ポジシヨンシフトする。
この特定の帰還構成によって、シフトレジスタ（１５）
から既知の長さくここでは並列出力ＱＯ”Ｑ？の２１７
のユニーク（一義的）な組合せ）の疑似ランダムシーケ
ンスを発生させることができる。このシーケンスの一部
を第２図に示す。この例と異なる疑似ランダムシーケン
ス発生のための他の帰還接続を行ない得ることは明らか
であり、ここで説明する構成は単なる一例にすぎない。
から既知の長さくここでは並列出力ＱＯ”Ｑ？の２１７
のユニーク（一義的）な組合せ）の疑似ランダムシーケ
ンスを発生させることができる。このシーケンスの一部
を第２図に示す。この例と異なる疑似ランダムシーケン
ス発生のための他の帰還接続を行ない得ることは明らか
であり、ここで説明する構成は単なる一例にすぎない。
これらのユニークな出力シーケンスは、あるヒストグラ
ム要素の累積された大きさを表わす順次の数値として扱
われる。その後、コンピュータのフェッチ信号が偽（ｆ
ａｌｓｅ）になると、シフトレジスタ（１５）の内容は
バス（３９）を介してＲＡＭ（１１）のアドレス指定記
憶位置にロードされ、そこに記憶されていた数値を更新
する。
ム要素の累積された大きさを表わす順次の数値として扱
われる。その後、コンピュータのフェッチ信号が偽（ｆ
ａｌｓｅ）になると、シフトレジスタ（１５）の内容は
バス（３９）を介してＲＡＭ（１１）のアドレス指定記
憶位置にロードされ、そこに記憶されていた数値を更新
する。
要約すれば、特定のアドレス（またはアドレス群）に対
する命令フェッチが起こると、シフトレジスタ（１５）
は疑似ランダムシーケンスの前回の最終結果を並列入力
として受け、上記特定のアドレス（またはアドレス群）
が出力されている間は同じ疑似ランダムシーケンスが進
行する。その後、ＲＡＭ（１１）の上述のアドレス指定
記憶位置には、ヒストグラム要素を最新値で更新するた
めシフトレジスタ（１５）から再ロードが行なわれる。
する命令フェッチが起こると、シフトレジスタ（１５）
は疑似ランダムシーケンスの前回の最終結果を並列入力
として受け、上記特定のアドレス（またはアドレス群）
が出力されている間は同じ疑似ランダムシーケンスが進
行する。その後、ＲＡＭ（１１）の上述のアドレス指定
記憶位置には、ヒストグラム要素を最新値で更新するた
めシフトレジスタ（１５）から再ロードが行なわれる。
上述のとおり、ＲＡＭ（１１）の内容はシフトレジスタ
（１５）の並列入力端に直接ロードされるのではなく、
ＸＯＲゲー） （３５）から成る中間回路を介してロー
ドされる。したがって、このシフトレジスタ（１５）の
並列ロード時、ＲＡＭ（１１）の出力データと同じデー
タがシフトレジスタ（１５）で１ポジシヨン右にシフト
されたと等価なデータがシフトレジスタ（１５）にロー
ドされる。即ち、ＲＡＭ（１１）の出力をシフトレジス
タ（１５）にロードさせるクロックパルスによっても、
疑似ランダムシーケンスは１だけシフトされることにな
る。
（１５）の並列入力端に直接ロードされるのではなく、
ＸＯＲゲー） （３５）から成る中間回路を介してロー
ドされる。したがって、このシフトレジスタ（１５）の
並列ロード時、ＲＡＭ（１１）の出力データと同じデー
タがシフトレジスタ（１５）で１ポジシヨン右にシフト
されたと等価なデータがシフトレジスタ（１５）にロー
ドされる。即ち、ＲＡＭ（１１）の出力をシフトレジス
タ（１５）にロードさせるクロックパルスによっても、
疑似ランダムシーケンスは１だけシフトされることにな
る。
この構成によりシフトレジスタの内容が、即ちＲＡＭ（
１１）に戻し書きされる場合、ｌクロックパルスの時間
の累積が正しく行なわれる。
１１）に戻し書きされる場合、ｌクロックパルスの時間
の累積が正しく行なわれる。
シフトレジスタ（１５）によるＲＡＭ（１１）への累積
・再ロードは加算器を用いることなく行なわれるので、
伝播にかかる時間等は不要である０本発明の装置は、か
なり高速であり、 ２９ＭＨｚ以上のクロックで発生す
るディスプレイに対してリアルタイムに情報を発生し得
る。
・再ロードは加算器を用いることなく行なわれるので、
伝播にかかる時間等は不要である０本発明の装置は、か
なり高速であり、 ２９ＭＨｚ以上のクロックで発生す
るディスプレイに対してリアルタイムに情報を発生し得
る。
コンピュータの動作を描写するためのヒストグラム発生
は単に説明のための一例であり、ヒストグラムは種々の
広範囲な目的のために発生し得る。
は単に説明のための一例であり、ヒストグラムは種々の
広範囲な目的のために発生し得る。
第３図の水平バーは、例えば方形波の如き波形が所定の
電圧レベルにあった時間の累積を表わすものであっても
よい。その後、このヒストグラムを用いて、平均、ＲＭ
Ｓ値、デユーティファクタ等の観測波形の特性を導出で
きる。このような用途では、高速ヒストグラムプロセッ
サの使用により、これを使用しない場合に比べてかなり
短時間に結果が得られる。
電圧レベルにあった時間の累積を表わすものであっても
よい。その後、このヒストグラムを用いて、平均、ＲＭ
Ｓ値、デユーティファクタ等の観測波形の特性を導出で
きる。このような用途では、高速ヒストグラムプロセッ
サの使用により、これを使用しない場合に比べてかなり
短時間に結果が得られる。
通常、ビデオアプリケーションでは１４Ｍ）Ｉｚ乃至２
０ＭＨｚの周波数範囲で波形のデジタル化が行なわれる
。これまではこの速度に追従するヒストグラム処理を設
計・構築することは困難であったが、本発明によれば容
易に達成される。その上、本発明によるヒストグラム処
理は、複雑なリアルタイム制御システムで行なわれる統
計データの累積にも通用し得る。原子核反応制御や大形
静電集塵器の制御の分野への適用も考えられる。
０ＭＨｚの周波数範囲で波形のデジタル化が行なわれる
。これまではこの速度に追従するヒストグラム処理を設
計・構築することは困難であったが、本発明によれば容
易に達成される。その上、本発明によるヒストグラム処
理は、複雑なリアルタイム制御システムで行なわれる統
計データの累積にも通用し得る。原子核反応制御や大形
静電集塵器の制御の分野への適用も考えられる。
浮動少数点によるヒストグラム処理のためには、上述し
たヒストグラムプロセッサを２個用いる。
たヒストグラムプロセッサを２個用いる。
その一方はモジュロヒストグラムを発生する。即ち、浮
動少数点ヒストグラムの仮数を累積する。
動少数点ヒストグラムの仮数を累積する。
他方は、モジュロキャリーを計数しその総計を仮数のメ
モリアドレスに対応するメモリアドレス記憶位置に累積
することにより浮動少数点ヒストグラムの指数を発生す
る。典型的には、両プロセッサはファーストインファー
ストアウト（ＦＩＦＯ）バッファによって結合し、指数
プロセッサを仮数プロセッサより低速かつ低コストのハ
ードウェアで構成する。浮動少数点ヒストグラムプロセ
ッサを使用する理由は、“浅い”ヒストグラムに対して
充分な速度のハードウェアを用いて非常に“深い”ヒス
トグラムを処理可能にするためである。
モリアドレスに対応するメモリアドレス記憶位置に累積
することにより浮動少数点ヒストグラムの指数を発生す
る。典型的には、両プロセッサはファーストインファー
ストアウト（ＦＩＦＯ）バッファによって結合し、指数
プロセッサを仮数プロセッサより低速かつ低コストのハ
ードウェアで構成する。浮動少数点ヒストグラムプロセ
ッサを使用する理由は、“浅い”ヒストグラムに対して
充分な速度のハードウェアを用いて非常に“深い”ヒス
トグラムを処理可能にするためである。
以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく種々の変形・変更が行なえる
ことは当業者には明らかであろう。
の要旨を逸脱することなく種々の変形・変更が行なえる
ことは当業者には明らかであろう。
本発明によれば、疑似ランダムシーケンス発生器を利用
し、この出力をそのままＲＡＭに記憶させるようにした
ので、カウンタ及び加算器が不要となり、ヒストグラム
データ発生装置のコストを低減するだけでなく動作速度
を向上させることができる。
し、この出力をそのままＲＡＭに記憶させるようにした
ので、カウンタ及び加算器が不要となり、ヒストグラム
データ発生装置のコストを低減するだけでなく動作速度
を向上させることができる。
第１図は本発明によるヒストグラムデータ発生装置の一
実施例のブロック図、第２図は第１図の装置で発生した
疑似ランダムシーケンスを示す説明図、第３図は典型的
なヒストグラムを示す説明図である。 図中、（１１）は記憶手段、（１５，３７）は疑似ラン
ダムシーケンス発生器を示す。
実施例のブロック図、第２図は第１図の装置で発生した
疑似ランダムシーケンスを示す説明図、第３図は典型的
なヒストグラムを示す説明図である。 図中、（１１）は記憶手段、（１５，３７）は疑似ラン
ダムシーケンス発生器を示す。
Claims (1)
- アドレス指定可能な複数の記憶位置を有する記憶手段と
、該記憶手段からのデータを並列ロード可能な疑似ラン
ダムシーケンス発生手段とを具え、該疑似ランダムシー
ケンス発生手段の並列出力端が上記記憶手段のデータ入
力端に接続されたヒストグラムデータ発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US710194 | 1985-03-11 | ||
| US06/710,194 US4774681A (en) | 1985-03-11 | 1985-03-11 | Method and apparatus for providing a histogram |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208167A true JPS61208167A (ja) | 1986-09-16 |
| JPH053032B2 JPH053032B2 (ja) | 1993-01-13 |
Family
ID=24853012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048164A Granted JPS61208167A (ja) | 1985-03-11 | 1986-03-05 | ヒストグラムデータ発生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4774681A (ja) |
| EP (1) | EP0194744B1 (ja) |
| JP (1) | JPS61208167A (ja) |
| CA (1) | CA1253975A (ja) |
| DE (1) | DE3687237T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216551A (ja) * | 1988-12-27 | 1990-08-29 | Sony Tektronix Corp | データ発生回数アナライザ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197746A (ja) * | 1984-10-15 | 1986-05-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乱数発生装置 |
| DE3888421T2 (de) * | 1987-07-31 | 1994-08-04 | Advantest Corp | Gerät zur Erzeugung eines Pseudo-Zufallsmusters. |
| US5168567A (en) * | 1989-05-30 | 1992-12-01 | Tektronix, Inc. | Data sorting circuit |
| US5048021A (en) * | 1989-08-28 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for generating control signals |
| EP0471119A1 (en) * | 1990-08-14 | 1992-02-19 | Hewlett-Packard Limited | Waveform measurement |
| DE4213717A1 (de) * | 1992-04-25 | 1993-10-28 | Asea Brown Boveri | Verfahren zur Ermittlung eines Häufigkeits-Zeitprofils von Ereignissen sowie Vorrichtung zur Durchführung des Verfahrens |
| US5689696A (en) * | 1995-12-28 | 1997-11-18 | Lucent Technologies Inc. | Method for maintaining information in a database used to generate high biased histograms using a probability function, counter and threshold values |
| WO2000042609A1 (en) * | 1999-01-18 | 2000-07-20 | Fujitsu Limited | Reproduced signal controlling method and device |
| US6295315B1 (en) | 1999-04-20 | 2001-09-25 | Arnold M. Frisch | Jitter measurement system and method |
| US6418386B1 (en) * | 1999-12-06 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High and low voltage measurement in waveform analysis |
| US20040024801A1 (en) * | 2002-07-31 | 2004-02-05 | Hamilton Robert A. | System and method for computing histograms with exponentially-spaced bins |
| WO2004036461A2 (en) * | 2002-10-14 | 2004-04-29 | Battelle Memorial Institute | Information reservoir |
| US7310777B2 (en) * | 2002-10-18 | 2007-12-18 | Computer Associates Think, Inc. | User interface for viewing performance information about transactions |
| US8656006B2 (en) * | 2006-05-11 | 2014-02-18 | Ca, Inc. | Integrating traffic monitoring data and application runtime data |
| US7805510B2 (en) * | 2006-05-11 | 2010-09-28 | Computer Associates Think, Inc. | Hierarchy for characterizing interactions with an application |
| US20080148242A1 (en) * | 2006-12-18 | 2008-06-19 | Computer Associates Think, Inc. | Optimizing an interaction model for an application |
| US9009680B2 (en) * | 2006-11-30 | 2015-04-14 | Ca, Inc. | Selecting instrumentation points for an application |
| US7917911B2 (en) * | 2006-12-01 | 2011-03-29 | Computer Associates Think, Inc. | Automated grouping of messages provided to an application using execution path similarity analysis |
| US7689610B2 (en) * | 2006-12-01 | 2010-03-30 | Computer Associates Think, Inc. | Automated grouping of messages provided to an application using string similarity analysis |
| CN116626663A (zh) * | 2022-02-18 | 2023-08-22 | 加特兰微电子科技(上海)有限公司 | 静止目标物的检测方法、移动速度检测方法及传感器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267561A (en) * | 1975-12-02 | 1977-06-04 | Toshiba Corp | Counter |
| JPS52144232A (en) * | 1976-05-27 | 1977-12-01 | Horiba Ltd | Character indicator on crt |
| JPS55124183A (en) * | 1979-03-19 | 1980-09-25 | Nippon Electric Co | Pattern generator circuit |
| JPS55156988A (en) * | 1979-03-29 | 1980-12-06 | Philips Nv | Real time type hystogram correction unit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777278A (en) * | 1971-09-10 | 1973-12-04 | Boeing Co | Pseudo-random frequency generator |
| US4047008A (en) * | 1976-02-23 | 1977-09-06 | Harris Corporation | Pseudo-random number sequence generator |
| SU625222A1 (ru) * | 1977-05-18 | 1978-09-25 | Казанский Ордена Трудового Красного Знамени Авиационный Институт Имени А.Н.Туполева | Генератор псевдослучайных чисел |
| US4161041A (en) * | 1978-10-06 | 1979-07-10 | The United States Of America As Represented By The Secretary Of The Air Force | Pseudo random number generator apparatus |
| DE2945580A1 (de) * | 1979-11-10 | 1981-07-23 | Krone Gmbh, 1000 Berlin | Einrichtung zur erzeugung von zufallszahlen |
| US4445138A (en) * | 1981-12-21 | 1984-04-24 | Hughes Aircraft Company | Real time dynamic range compression for image enhancement |
| US4511961A (en) * | 1982-04-16 | 1985-04-16 | Ncr Corporation | Apparatus for measuring program execution |
| US4542461A (en) * | 1982-06-14 | 1985-09-17 | Payhauler Corporation | Apparatus for acquiring dump truck duty cycle data |
-
1985
- 1985-03-11 US US06/710,194 patent/US4774681A/en not_active Expired - Lifetime
-
1986
- 1986-02-05 DE DE8686300758T patent/DE3687237T2/de not_active Expired - Lifetime
- 1986-02-05 EP EP86300758A patent/EP0194744B1/en not_active Expired
- 1986-02-25 CA CA000502645A patent/CA1253975A/en not_active Expired
- 1986-03-05 JP JP61048164A patent/JPS61208167A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267561A (en) * | 1975-12-02 | 1977-06-04 | Toshiba Corp | Counter |
| JPS52144232A (en) * | 1976-05-27 | 1977-12-01 | Horiba Ltd | Character indicator on crt |
| JPS55124183A (en) * | 1979-03-19 | 1980-09-25 | Nippon Electric Co | Pattern generator circuit |
| JPS55156988A (en) * | 1979-03-29 | 1980-12-06 | Philips Nv | Real time type hystogram correction unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216551A (ja) * | 1988-12-27 | 1990-08-29 | Sony Tektronix Corp | データ発生回数アナライザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053032B2 (ja) | 1993-01-13 |
| EP0194744A3 (en) | 1989-09-27 |
| US4774681A (en) | 1988-09-27 |
| EP0194744B1 (en) | 1992-12-09 |
| DE3687237T2 (de) | 1993-06-09 |
| DE3687237D1 (de) | 1993-01-21 |
| CA1253975A (en) | 1989-05-09 |
| EP0194744A2 (en) | 1986-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053032B2 (ja) | ||
| EP0744694A1 (en) | Improved trace control circuit in emulation system | |
| JPS6235949A (ja) | メモリ−装置 | |
| GB1295255A (ja) | ||
| US4849924A (en) | Event counting prescaler | |
| JP3211423B2 (ja) | 分岐命令実行方法および分岐命令実行装置 | |
| JP2973819B2 (ja) | 画像処理装置 | |
| JP3546013B2 (ja) | 信号処理装置 | |
| JP2962148B2 (ja) | 画像処理装置 | |
| JP3284949B2 (ja) | 記憶装置へのバストレース格納装置と方法および記録媒体 | |
| JP2926951B2 (ja) | 退避／復帰レジスタアドレス生成回路 | |
| JPS6128107A (ja) | デ−タトレ−ス装置 | |
| SU1583884A1 (ru) | Устройство дл функционального контрол цифровых схем | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JPH0652013A (ja) | トレース回路 | |
| US20030083849A1 (en) | Statistical sampling process | |
| JPH0415844A (ja) | キャッシュメモリ制御回路 | |
| JPS60101634A (ja) | 平均化処理装置 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPS59180759A (ja) | ヒストリメモリの制御方式 | |
| EP0317119A2 (en) | Next microinstruction generator in a microprogram control unit | |
| JPH0546766A (ja) | モーメントの演算方法及びその装置 | |
| JPS6211950A (ja) | メモリ・アクセス制御回路 | |
| JPH04152432A (ja) | パイプライン | |
| JPH08101264A (ja) | 多重ｆｉｆｏ ｎｍｒ取込み装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |