JPH08102468A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH08102468A JPH08102468A JP19565995A JP19565995A JPH08102468A JP H08102468 A JPH08102468 A JP H08102468A JP 19565995 A JP19565995 A JP 19565995A JP 19565995 A JP19565995 A JP 19565995A JP H08102468 A JPH08102468 A JP H08102468A
- Authority
- JP
- Japan
- Prior art keywords
- protruding
- ball
- semiconductor chip
- metal wire
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01551—Changing the shapes of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップを配線基板に導電性接着剤層を
介して実装するさいの工数を減らし、生産ラインの短小
化および生産効率の向上を図る。 【構成】 キャピラリ１３を通じて繰り出された金属ワ
イヤ１４の先端部を溶かしてボール１５を形成する工程
と、ボール１５を半導体チップ１６の電極パッド１７に
圧着する工程と、圧着されたボール１５に金属ワイヤ１
４の一部分が突出接点１９として残留するように金属ワ
イヤ１４を切断する工程と、整形台２０の表面上に、該
面を覆う導電性接着剤のペースト状塗膜２１を通じて突
出接点１９を押しつけ、この突出接点１９の突出長を揃
えると同時に、塗膜２１の一部分を突出接点１９に転写
させる工程と、転写された塗膜２１ａを接着剤として突
出接点１９を配線基板２３の導電膜２４に固着する工程
とを備える。
介して実装するさいの工数を減らし、生産ラインの短小
化および生産効率の向上を図る。 【構成】 キャピラリ１３を通じて繰り出された金属ワ
イヤ１４の先端部を溶かしてボール１５を形成する工程
と、ボール１５を半導体チップ１６の電極パッド１７に
圧着する工程と、圧着されたボール１５に金属ワイヤ１
４の一部分が突出接点１９として残留するように金属ワ
イヤ１４を切断する工程と、整形台２０の表面上に、該
面を覆う導電性接着剤のペースト状塗膜２１を通じて突
出接点１９を押しつけ、この突出接点１９の突出長を揃
えると同時に、塗膜２１の一部分を突出接点１９に転写
させる工程と、転写された塗膜２１ａを接着剤として突
出接点１９を配線基板２３の導電膜２４に固着する工程
とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを配線基
板に導電性接着剤層または半田層を介して実装する半導
体チップの実装方法に関するものである。
板に導電性接着剤層または半田層を介して実装する半導
体チップの実装方法に関するものである。
【０００２】
【従来の技術】従来、半導体チップを配線基板に導電性
接着剤層を介して実装することが一般に行われている。
特公平６−３８２０号公報に開示されている半導体チッ
プの実装方法によると、まず、図６に示すようにキャピ
ラリ１を通じて繰り出されたＡｕワイヤ２の先端部を溶
かして、該部にボール３を形成する。このボール３を半
導体チップ４の電極パッド５に熱圧着法または超音波溶
接法を適用してボンディングしたのち、キャピラリ１を
移動させて図７に示すように、ボール３の直上にＡｕワ
イヤ２の逆Ｕ字状部２ａを形成する。そして、この逆Ｕ
字状部２ａを残留させてＡｕワイヤ２を切断する。
接着剤層を介して実装することが一般に行われている。
特公平６−３８２０号公報に開示されている半導体チッ
プの実装方法によると、まず、図６に示すようにキャピ
ラリ１を通じて繰り出されたＡｕワイヤ２の先端部を溶
かして、該部にボール３を形成する。このボール３を半
導体チップ４の電極パッド５に熱圧着法または超音波溶
接法を適用してボンディングしたのち、キャピラリ１を
移動させて図７に示すように、ボール３の直上にＡｕワ
イヤ２の逆Ｕ字状部２ａを形成する。そして、この逆Ｕ
字状部２ａを残留させてＡｕワイヤ２を切断する。
【０００３】半導体チップ４のすべての電極パッド５上
に、ボール３および逆Ｕ字状部２ａからなる突出接点６
を形成したのち、すべての突出接点６を図８に示すよう
に整形台７の表面７ａに押しつけて、突出接点６の突出
長を揃える。表面７ａは平坦面に形成されているので、
すべての突出接点６の突出長が一様に揃えられるととも
に、各突出接点６の突端面が平坦化される。
に、ボール３および逆Ｕ字状部２ａからなる突出接点６
を形成したのち、すべての突出接点６を図８に示すよう
に整形台７の表面７ａに押しつけて、突出接点６の突出
長を揃える。表面７ａは平坦面に形成されているので、
すべての突出接点６の突出長が一様に揃えられるととも
に、各突出接点６の突端面が平坦化される。
【０００４】図９に示す工程では、突出長を揃えられて
突端面が平坦化した全突出接点６の周辺に、導電性接着
剤のペースト状塗膜を転写法によって付設する。転写台
８の表面上には、エポキシ系樹脂をバインダーとする導
電性接着剤の塗膜９が一様厚さに付設されているので、
すべての突出接点６の表面上に導電性接着剤のペースト
状塗膜９ａが付設される。
突端面が平坦化した全突出接点６の周辺に、導電性接着
剤のペースト状塗膜を転写法によって付設する。転写台
８の表面上には、エポキシ系樹脂をバインダーとする導
電性接着剤の塗膜９が一様厚さに付設されているので、
すべての突出接点６の表面上に導電性接着剤のペースト
状塗膜９ａが付設される。
【０００５】次に図１０に示すように、半導体チップ４
のすべての突出接点６が、配線基板１０にパターン形成
されている複数の導電膜１１に、位置合わせされた状態
で塗膜９ａを介して接合される。次に、塗膜９ａを加熱
して熱硬化させる。
のすべての突出接点６が、配線基板１０にパターン形成
されている複数の導電膜１１に、位置合わせされた状態
で塗膜９ａを介して接合される。次に、塗膜９ａを加熱
して熱硬化させる。
【０００６】
【発明が解決しようとする課題】しかし、かかる半導体
チップの実装方法では、電極パッドに突出接点を形成す
る工程、突出接点を整形する工程、接着剤を転写する工
程および配線基板に固着する工程の少なくとも４工程を
必要とする。そのうえ、各工程に移送する半導体チップ
を吸着コレットでいちいち吸着保持する必要があるのみ
ならず、各工程において位置決めをする必要があるの
で、生産ラインが長大となり、総じて生産効率が低く
又、歩留りを低下させるという課題があった。
チップの実装方法では、電極パッドに突出接点を形成す
る工程、突出接点を整形する工程、接着剤を転写する工
程および配線基板に固着する工程の少なくとも４工程を
必要とする。そのうえ、各工程に移送する半導体チップ
を吸着コレットでいちいち吸着保持する必要があるのみ
ならず、各工程において位置決めをする必要があるの
で、生産ラインが長大となり、総じて生産効率が低く
又、歩留りを低下させるという課題があった。
【０００７】したがって本発明の目的は、工数を減らし
て生産ラインを短小化できる高効率の半導体チップ実装
方法を提供することにある。
て生産ラインを短小化できる高効率の半導体チップ実装
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明によると、上述し
た目的を達成するために、キャピラリを通じて繰り出さ
れた金属ワイヤの先端部を溶かして該部にボールを形成
する工程と、このボールを半導体チップの電極パッドに
圧着する工程と、圧着されたボールに金属ワイヤの一部
分が突出接点として残留するようにボールの近傍で金属
ワイヤを切断する工程と、整形台の表面上に、該面を覆
う導電性接着剤のペースト状塗膜を通じて前記突出接点
を押しつけ、この突出接点の突出長を揃えると同時に、
前記塗膜の一部分を前記突出接点に転写させる工程と、
転写された塗膜を接着剤として、前記突出接点を配線基
板の導電膜に固着する工程とを備えてなることを特徴と
する半導体チップの実装方法が提供される。
た目的を達成するために、キャピラリを通じて繰り出さ
れた金属ワイヤの先端部を溶かして該部にボールを形成
する工程と、このボールを半導体チップの電極パッドに
圧着する工程と、圧着されたボールに金属ワイヤの一部
分が突出接点として残留するようにボールの近傍で金属
ワイヤを切断する工程と、整形台の表面上に、該面を覆
う導電性接着剤のペースト状塗膜を通じて前記突出接点
を押しつけ、この突出接点の突出長を揃えると同時に、
前記塗膜の一部分を前記突出接点に転写させる工程と、
転写された塗膜を接着剤として、前記突出接点を配線基
板の導電膜に固着する工程とを備えてなることを特徴と
する半導体チップの実装方法が提供される。
【０００９】また、キャピラリを通じて繰り出された金
属ワイヤの先端部を溶かして該部にボールを形成する工
程と、このボールを半導体チップの電極パッドに圧着す
る工程と、圧着されたボールに金属ワイヤの一部分が突
出接点として残留するように前記ボールの近傍で金属ワ
イヤを切断する工程と、配線基板の導電膜上に設けられ
た半田層を加熱して、この半田層に前記突出接点を押し
当てて固着する工程とを備えてなることを特徴とする半
導体チップの実装方法が提供される。
属ワイヤの先端部を溶かして該部にボールを形成する工
程と、このボールを半導体チップの電極パッドに圧着す
る工程と、圧着されたボールに金属ワイヤの一部分が突
出接点として残留するように前記ボールの近傍で金属ワ
イヤを切断する工程と、配線基板の導電膜上に設けられ
た半田層を加熱して、この半田層に前記突出接点を押し
当てて固着する工程とを備えてなることを特徴とする半
導体チップの実装方法が提供される。
【００１０】
【作用】請求項１に記載の発明においては、半導体チッ
プの電極パッド上に形成した突出接点を整形台の表面上
に、該面を覆う導電性接着剤のペースト状塗膜を通じて
押しつけるので、つまり、前記突出接点の突出長を揃え
る過程で前記塗膜の一部分を前記突出接点に転写させる
ので、突出接点を整形する工程と、接着剤を転写する工
程とが同時に達成される。このため、生産ラインを短小
化して生産効率を高めることができる。
プの電極パッド上に形成した突出接点を整形台の表面上
に、該面を覆う導電性接着剤のペースト状塗膜を通じて
押しつけるので、つまり、前記突出接点の突出長を揃え
る過程で前記塗膜の一部分を前記突出接点に転写させる
ので、突出接点を整形する工程と、接着剤を転写する工
程とが同時に達成される。このため、生産ラインを短小
化して生産効率を高めることができる。
【００１１】また、請求項２に記載の発明においては、
突出接点を配線基板の導電膜に直接半田づけするので、
整形工程および転写工程を要せず、生産ラインを短小化
して生産効率を高めることができる。
突出接点を配線基板の導電膜に直接半田づけするので、
整形工程および転写工程を要せず、生産ラインを短小化
して生産効率を高めることができる。
【００１２】
【実施例】つぎに、本発明の一実施例を図面を参照しな
がら説明する。
がら説明する。
【００１３】図１の（ａ）に示す工程では、キャピラリ
１３を通じて繰り出された金属ワイヤ１４の先端部を放
電によって溶かし、該部にボール１５を形成している。
図１の（ｂ）に示す工程では、キャピラリ１３を用いて
ボール１５を半導体チップ１６の電極パッド１７に、熱
圧着法または超音波溶接法を適用してボンディングして
いる。
１３を通じて繰り出された金属ワイヤ１４の先端部を放
電によって溶かし、該部にボール１５を形成している。
図１の（ｂ）に示す工程では、キャピラリ１３を用いて
ボール１５を半導体チップ１６の電極パッド１７に、熱
圧着法または超音波溶接法を適用してボンディングして
いる。
【００１４】また、図１の（ｃ）に示す工程では、金属
ワイヤ１４を挟持したキャピラリ１３を垂直方向に移動
させて金属ワイヤ１４を切断するので、電極パット１７
上にボール１５と、ボール１５から３０μｍ〜４０μｍ
の高さに突出した金属ワイヤ部分１８とからなる突出長
約６０μｍの突出接点１９が形成される。なお、金属ワ
イヤ１４の切断が所定位置で確実に行われるように、金
属ワイヤ１４としては高ヤング率・低熱伝導率のものを
用いている。
ワイヤ１４を挟持したキャピラリ１３を垂直方向に移動
させて金属ワイヤ１４を切断するので、電極パット１７
上にボール１５と、ボール１５から３０μｍ〜４０μｍ
の高さに突出した金属ワイヤ部分１８とからなる突出長
約６０μｍの突出接点１９が形成される。なお、金属ワ
イヤ１４の切断が所定位置で確実に行われるように、金
属ワイヤ１４としては高ヤング率・低熱伝導率のものを
用いている。
【００１５】半導体チップ１６のすべての電極パッド１
７に突出接点１９を形成したのち、図１の（ｄ）に示す
整形および転写の工程に入る。この工程では、ガラス板
からなる整形台２０上に、膜厚２０μｍ〜２５μｍの導
電性接着剤のペースト状塗膜２１を付設してなるユニッ
ト２２が用いられ、突出接点１９の突出長が揃えられる
と同時に、突出接点１９にペースト状塗膜２１の一部分
が転写される。整形台２０の表面は高低差０．２μｍ以
下に整えられた平坦面に形成されているので、整形台２
０の表面に押し当てられた突出接点１９の突出長が揃え
られると同時に、突出接点１９の表面上に導電性接着剤
のペースト状塗膜２１ａが転写される。
７に突出接点１９を形成したのち、図１の（ｄ）に示す
整形および転写の工程に入る。この工程では、ガラス板
からなる整形台２０上に、膜厚２０μｍ〜２５μｍの導
電性接着剤のペースト状塗膜２１を付設してなるユニッ
ト２２が用いられ、突出接点１９の突出長が揃えられる
と同時に、突出接点１９にペースト状塗膜２１の一部分
が転写される。整形台２０の表面は高低差０．２μｍ以
下に整えられた平坦面に形成されているので、整形台２
０の表面に押し当てられた突出接点１９の突出長が揃え
られると同時に、突出接点１９の表面上に導電性接着剤
のペースト状塗膜２１ａが転写される。
【００１６】整形台２０はガラス製でなくてもよく、離
型性のよい超硬チタンで表面をコートした金属板などで
あってもよい。
型性のよい超硬チタンで表面をコートした金属板などで
あってもよい。
【００１７】半導体チップ１６の突出接点１９を整形台
２０の表面に押し当てるとき、半導体チップ１６および
整形台２０の少なくとも一方を機械的に振動させて加圧
力を変化させると、突出接点１９の突出長をより高い精
度で均一に揃えることができるのみならず、突出接点１
９の表面上に導電性接着剤のペースト状塗膜２１ａを均
一に転写することができる。
２０の表面に押し当てるとき、半導体チップ１６および
整形台２０の少なくとも一方を機械的に振動させて加圧
力を変化させると、突出接点１９の突出長をより高い精
度で均一に揃えることができるのみならず、突出接点１
９の表面上に導電性接着剤のペースト状塗膜２１ａを均
一に転写することができる。
【００１８】図１の（ｅ）に示す工程では、整形および
ペースト状塗膜の転写を終えた突出接点１９を、配線基
板２３のパターン状導電膜２４に位置合わせして接合す
る。
ペースト状塗膜の転写を終えた突出接点１９を、配線基
板２３のパターン状導電膜２４に位置合わせして接合す
る。
【００１９】接合後にペースト状塗膜２１ａを加熱して
熱硬化させる。図２に以上の諸工程を流れ図で示す。
熱硬化させる。図２に以上の諸工程を流れ図で示す。
【００２０】本発明の第２の実施例では、図１の（ａ）
〜（ｃ）に示す工程を経て得られた突出接点１９を、配
線基板２３のパターン状導電膜２４に半田層を介してボ
ンディングする。この場合は図３に示すように、まず、
配線基板２３のパターン状導電膜２４上に、半田ペース
ト層２５をスクリーン印刷法等によって形成する。
〜（ｃ）に示す工程を経て得られた突出接点１９を、配
線基板２３のパターン状導電膜２４に半田層を介してボ
ンディングする。この場合は図３に示すように、まず、
配線基板２３のパターン状導電膜２４上に、半田ペース
ト層２５をスクリーン印刷法等によって形成する。
【００２１】次いで図４に示すように、半導体チップ１
６の突出接点１９を半田ペースト層２５に位置決めして
接合する。そして、半田ペースト層２５を加熱溶融し、
その後冷却するので、半田層を介在させた実装が達成さ
れる。なお、半田ペースト層２５は半田めっき層であっ
てもよい。この実施例の諸工程を図５に流れ図で示す。
６の突出接点１９を半田ペースト層２５に位置決めして
接合する。そして、半田ペースト層２５を加熱溶融し、
その後冷却するので、半田層を介在させた実装が達成さ
れる。なお、半田ペースト層２５は半田めっき層であっ
てもよい。この実施例の諸工程を図５に流れ図で示す。
【００２２】
【発明の効果】以上のように本発明によると、実装工程
の合理化によって生産ラインの短小化が可能となり、生
産効率を高めることができる。
の合理化によって生産ラインの短小化が可能となり、生
産効率を高めることができる。
【図１】本発明の一実施例の半導体チップ実装方法にお
ける諸工程の側断面図。
ける諸工程の側断面図。
【図２】本発明の一実施例の半導体チップ実装方法にお
ける諸工程の流れ図。
ける諸工程の流れ図。
【図３】本発明の他の実施例における配線基板の側断面
図。
図。
【図４】本発明の他の実施例における接合工程の側断面
図。
図。
【図５】本発明の他の実施例の半導体チップ実装方法に
おける諸工程の流れ図。
おける諸工程の流れ図。
【図６】従来の半導体チップ実装方法における諸工程の
側断面図。
側断面図。
【図７】従来の半導体チップ実装方法における諸工程の
側断面図。
側断面図。
【図８】従来の半導体チップ実装方法における諸工程の
側断面図。
側断面図。
【図９】従来の半導体チップ実装方法における諸工程の
側断面図。
側断面図。
【図１０】従来の半導体チップ実装方法における諸工程
の側断面図。
の側断面図。
１３ キャピラリ １４ 金属ワイヤ １５ ボール １６ 半導体チップ １７ 電極パッド １９ 突出接点 ２０ 整形台 ２１ 塗膜 ２３ 配線基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 Ｑ 7726−4Ｅ 9169−4Ｍ Ｈ０１Ｌ 21/92 ６０４ Ｋ (72)発明者 堀本 設男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】 キャピラリを通じて繰り出された金属ワ
イヤの先端部を溶かして該部にボールを形成する工程
と、 このボールを半導体チップの電極パッドに圧着する工程
と、 圧着されたボールに金属ワイヤの一部分が突出接点とし
て残留するようにボールの近傍で金属ワイヤを切断する
工程と、 整形台の表面上に、該面を覆う導電性接着剤のペースト
状塗膜を通じて前記突出接点を押しつけ、この突出接点
の突出長を揃えると同時に、前記塗膜の一部分を前記突
出接点に転写させる工程と、 転写された塗膜を接着剤として、前記突出接点を配線基
板の導電膜に固着する工程とを備えてなることを特徴と
する半導体チップの実装方法。 - 【請求項２】 キャピラリを通じて繰り出された金属ワ
イヤの先端部を溶かして該部にボールを形成する工程
と、 このボールを半導体チップの電極パッドに圧着する工程
と、 圧着されたボールに金属ワイヤの一部分が突出接点とし
て残留するように前記ボールの近傍で金属ワイヤを切断
する工程と、 配線基板の導電膜上に設けられた半田層を加熱して、こ
の半田層に前記突出接点を押し当てて固着する工程とを
備えてなることを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19565995A JP3445687B2 (ja) | 1994-08-03 | 1995-08-01 | 半導体チップの実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18202194 | 1994-08-03 | ||
| JP6-182021 | 1994-08-03 | ||
| JP19565995A JP3445687B2 (ja) | 1994-08-03 | 1995-08-01 | 半導体チップの実装方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003034756A Division JP2003218162A (ja) | 1994-08-03 | 2003-02-13 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102468A true JPH08102468A (ja) | 1996-04-16 |
| JP3445687B2 JP3445687B2 (ja) | 2003-09-08 |
Family
ID=26500978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19565995A Expired - Fee Related JP3445687B2 (ja) | 1994-08-03 | 1995-08-01 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445687B2 (ja) |
-
1995
- 1995-08-01 JP JP19565995A patent/JP3445687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3445687B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| JPH02123685A (ja) | 金を含むワイヤを半田に接着する方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| CN112382580B (zh) | 一种金锡共晶焊接制作智能标签芯片模塑封装模块的方法及其应用 | |
| CN114300369A (zh) | 半导体封装结构的制作方法 | |
| JPH0778932A (ja) | 半導体装置の製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP2003218162A (ja) | 半導体チップの実装方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
| JPH10107074A (ja) | バンプボンダー | |
| JP3064843B2 (ja) | チップのボンディング方法 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH0964093A (ja) | 電子部品 | |
| JP3548671B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08162482A (ja) | 半導体装置 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |