JPH08102543A - 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 - Google Patents

結晶化方法及びこれを用いた薄膜トランジスタの製造方法

Info

Publication number
JPH08102543A
JPH08102543A JP7194023A JP19402395A JPH08102543A JP H08102543 A JPH08102543 A JP H08102543A JP 7194023 A JP7194023 A JP 7194023A JP 19402395 A JP19402395 A JP 19402395A JP H08102543 A JPH08102543 A JP H08102543A
Authority
JP
Japan
Prior art keywords
region
polycrystalline silicon
silicon film
mask layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7194023A
Other languages
English (en)
Other versions
JP2826982B2 (ja
Inventor
Zu Zo On
オン・ズ・ゾ
Jae Sung Roh
ゼ・ソン・ロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940016372A external-priority patent/KR0136527B1/ko
Priority claimed from KR1019940017685A external-priority patent/KR0136532B1/ko
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08102543A publication Critical patent/JPH08102543A/ja
Application granted granted Critical
Publication of JP2826982B2 publication Critical patent/JP2826982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 結晶粒度と結晶粒界の位置を調節できる結晶
化方法を提供すること。 【構成】 本発明の結晶化方法は、半導体基板上に多結
晶シリコン膜を蒸着する工程と、多結晶シリコン膜を第
１領域と第２領域に分ける工程と、多結晶シリコン膜の
第１領域と第２領域に互いに異なる量のシリコンイオン
を注入して、第２領域に所定の面方向を有する結晶を残
し第１領域は非晶質化する工程と、熱処理工程により第
１領域に残っている結晶を核にして、非晶質化された第
２領域を再結晶化させる工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は結晶化方法に係り、特に
シリコンイオンの注入量と注入位置を調節して結晶粒径
と結晶粒界の位置を自由に調節できる結晶化方法に関す
る。更に、本発明は、オン／オフ電流比とスイッチング
速度が改善され、１Ｍ級以上のＳＲＡＭの負荷トランジ
スタに適した結晶化方法を用いた薄膜トランジスタの製
造方法に関する。
【０００２】
【従来の技術】従来の多結晶シリコン膜を形成する方法
としては、通常のＣＶＤ法により多結晶シリコン膜を蒸
着させて形成する方法、又は非晶質シリコン膜を蒸着し
た後に固相結晶化（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓ
ｔａｌｌｉｚａｔｉｏｎ）させて、大きい結晶粒径を有
する多結晶シリコン膜を形成する方法等がある。
【０００３】通常のＣＶＤ法により蒸着された多結晶シ
リコン膜は、結晶粒径が小さくてこれを用いた素子の特
性を低下させるという問題点があった。前記問題点を解
決するために、非晶質シリコン膜を蒸着した後低温で熱
処理して、通常の蒸着方法により蒸着された多結晶シリ
コン膜より大きい結晶粒径を有する多結晶シリコン膜を
形成する方法が提案された。しかし、この方法は結晶粒
径を増大させることはできるが、多結晶シリコン膜とす
るのに結晶核を生成させて長時間にわたって熱処理をし
なければならないという問題点があった。
【０００４】図１は通常のＣＶＤ法により蒸着された多
結晶シリコン膜を用いた薄膜トランジスタの断面図を示
す。図１を参照すると、多結晶シリコン薄膜トランジス
タはシリコン基板１１上に絶縁膜１２を形成し、この絶
縁膜１２上に多結晶シリコン膜１３を蒸着する。多結晶
シリコン膜１３上にゲート絶縁膜１４とゲート１５を形
成し、これらをマスクとして多結晶シリコン膜１３に不
純物をイオン注入してソース／ドレイン領域１６、１７
を形成する。この際、不純物がイオン注入されていな
い、ソース／ドレイン領域１６、１７の間の多結晶シリ
コン膜１３は薄膜トランジスタのチャンネル領域として
作用する。基板の全面に絶縁膜１８を形成し、ソース／
ドレイン領域１６、１７の上部の絶縁膜を除去してコン
タクトを形成し、コンタクトを介してソース／ドレイン
領域１６、１７と接触するソース／ドレイン電極１９、
２０を形成する。これにより、従来の多結晶シリコン薄
膜トランジスタが製造される。
【０００５】図３は非晶質シリコン薄膜トランジスタの
断面図である。図３を参照すると、従来の非晶質シリコ
ン薄膜トランジスタの製造方法は、シリコン基板３１上
に絶縁膜３２を形成し、絶縁膜３２上にゲート３３を形
成し、ゲート３３を含んだ絶縁膜３２上にゲート絶縁膜
３４を形成する。ゲート絶縁膜３４上に非晶質シリコン
膜を蒸着し、蒸着された非晶質シリコン膜を低温での熱
処理工程により固相結晶化して多結晶シリコン膜３５を
形成する。ゲートの両側の多結晶シリコン膜３５に不純
物をイオン注入してソース／ドレイン領域３６、３７を
形成し、基板の全面に絶縁膜３８を形成し、ソース／ド
レイン領域３６、３７上の絶縁膜３８を除去してコンタ
クトを形成し、絶縁膜３８上にコンタクトを介してソー
ス／ドレイン領域３６、３７と接触するソース／ドレイ
ン電極３９、４０を形成して、従来の非晶質シリコン薄
膜トランジスタを製造する。図３において、３０は結晶
粒界を示す。
【０００６】
【発明が解決しようとする課題】しかし、前記通常のＣ
ＶＤ法により蒸着された多結晶シリコン膜を用いた薄膜
トランジスタと、固相結晶化により得られた多結晶シリ
コン膜を用いた薄膜トランジスタは次の問題点があっ
た。素子の微細化と高集積化に伴って多結晶シリコン膜
の結晶粒径と結晶粒界が素子の電気的特性に非常に大き
い影響を及ぼす。通常のＣＶＤ法により蒸着された多結
晶シリコン膜を用いた薄膜トランジスタの場合には、図
１の多結晶シリコン膜の結晶粒径９と結晶粒界８を示す
図２から分かるように、多結晶シリコン膜の結晶粒径が
小さいためにチャンネル領域に数多くの結晶粒界が存在
する。チャンネル領域に存在する数多くの結晶粒界が薄
膜トランジスタの電気的特性に悪影響を及ぼす。即ち、
薄膜トランジスタは、オン動作モードでは多くの電流が
流れなければならないが、結晶粒界の直列抵抗のために
オン動作モードで流れるオン電流が制限される。一方、
電流が流れてはいけないオフ動作モードでは結晶粒界に
高密度で存在するトラップ準位（ｔｒａｐ ｌｅｖｅ
ｌ）から発生する漏洩電流によりオフ電流が増加する。
従って、薄膜トランジスタのオン／オフ電流比が減少す
るという問題点があった。
【０００７】一方、固相結晶化により得られた多結晶シ
リコン膜を用いた薄膜トランジスタの場合には、前記の
結晶化方法により得られる多結晶シリコン膜は通常のＣ
ＶＤ法により形成された多結晶シリコン膜よりは大きい
結晶粒径を有するが、結晶粒界の位置を制御することが
できない。これにより、多結晶シリコン膜の結晶粒界が
チャンネル領域に隣接したドレイン領域に形成される場
合には、オフ電流を減少させることができないという問
題点があった。
【０００８】本発明の目的は、結晶粒径と結晶粒界の位
置が調節できる結晶化方法を提供することにある。本発
明の他の目的は、オン／オフ電流比とスイッチング速度
を改善させることのできる結晶化方法を用いた新規な薄
膜トランジスタの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体基板上に多結晶シリコン膜を蒸着す
る工程と、多結晶シリコン膜を第１領域と第２領域に分
ける工程と、多結晶シリコン膜の第１領域と第２領域と
に、第２領域に所定の面方向を有する結晶を残し第１領
域を非晶質化するように互いに異なる量のシリコンイオ
ンを注入する工程と、熱処理工程により第１領域に残っ
ている結晶を核にして、非晶質化された第２領域を再結
晶化させる工程とを含むことを特徴とする結晶化方法で
ある。
【００１０】本発明は、基板上にゲートを形成する工程
と、ゲートを含む基板上にゲート絶縁膜を形成する工程
と、ゲート絶縁膜上に多結晶シリコン膜を形成する工程
と、ゲート上部の多結晶シリコン膜上にマスク層を形成
する工程と、マスク層を用いてシリコンイオンを注入し
て多結晶シリコン膜のうち、ゲート上部の領域を非晶質
化させ、その以外の領域に所定の面方向を有する結晶を
残す工程と、前記マスク層を用いて不純物をイオン注入
して、ソース／ドレイン領域を形成する工程と、前記マ
スク層を除去する工程と、前記結晶を核にしてゲート上
部の非晶質化された領域を再結晶化させる工程と、ソー
ス／ドレイン領域上にソース／ドレイン電極を形成する
工程と、を含む薄膜トランジスタの製造方法をも提供す
る。
【００１１】
【発明の実施の形態】本発明の結晶化方法は多結晶シリ
コン膜を二つの領域に分け、二つの領域に互いに異なる
量のシリコンイオンを注入して、一方には所定の面方向
を有する結晶のみを残し、他方は非晶質化させた後熱処
理工程により残留の結晶を核にして非晶質化された領域
を再結晶化させ、結晶粒径及び結晶粒界の位置を調節す
る。
【００１２】図４（Ａ）〜（Ｅ）は本発明の第１実施例
による結晶粒径及び結晶粒界の位置を調節できる結晶化
方法を示し、図５（Ａ）〜（Ｅ）は図４の各工程進行後
の多結晶シリコン膜の結晶状態を示す図面である。図４
（Ａ）及び図５（Ａ）のように、基板４１上に絶縁膜４
２を形成し、絶縁膜４２上に多結晶シリコン膜４３を蒸
着する。図５（Ａ）から分かるように、通常のＣＶＤ法
により蒸着された多結晶シリコン膜４３には数多くの結
晶粒界４０が存在する。図４（Ｂ）及び図５（Ｂ）のよ
うに、多結晶シリコン膜４３上に第１のイオン注入用マ
スク層４４を形成し、これを選択的にエッチングして多
結晶シリコン膜４３の一方の側にのみ残す。第１のイオ
ン注入用マスク層４４を用いて多結晶シリコン膜の露出
された領域４３−１に３×１０20atoms ／cm2 のシリコ
ンイオンを注入して非晶質化させる。
【００１３】図４（Ｃ）及び図５（Ｃ）のように、前記
第１のイオン注入用マスク層４４を除去した後、さらに
多結晶シリコン膜上に第２のイオン注入用マスク層４５
を形成し、選択的にエッチングして非晶質化された領域
４３−１上に第２のイオン注入用マスク層４５を残す。
前記イオン注入用マスク４４層を用いて１×１０20atom
s ／cm2 のシリコンイオンを多結晶シリコン膜の露出さ
れた領域４３−２にイオン注入して（１１０）面方向の
結晶４６のみを残し、その以外の面方向の結晶は全て破
壊される。次に、図４（Ｄ）及び（Ｅ）のように、前記
第２のイオン注入用マスク層４５を除去した後、６００
℃の温度の窒素雰囲気で１２時間の熱処理工程を施し
て、非晶質化された領域４３−１を再結晶化させる。熱
処理工程を行うと、図５（Ｄ）のように、前記領域４３
−２に残っている（１１０）面方向を有する結晶４６か
ら矢印方向に再結晶化が速く進行し、最終的に図５
（Ｅ）のように一つの結晶粒界５０を有する多結晶シリ
コン膜４７が得られる。
【００１４】第１実施例では、図５（Ｄ）のように、多
結晶シリコン膜の一方向から他の方向に再結晶化される
ことを示したが、多結晶シリコン膜の中央部分のみを非
晶質化させ、その非晶質化された部分の両側に（１１
０）面方向を有する結晶が残っている状態で熱処理工程
を行うことにより、多結晶シリコン膜の周辺領域から中
央領域に再結晶化させることもできる。
【００１５】図６（Ａ）〜（Ｅ）は本発明の第２実施例
による結晶粒径及び結晶粒界の位置を調節できる結晶化
方法を示し、図７（Ａ）〜（Ｅ）は図６の各工程進行後
の多結晶シリコン膜の結晶状態を示す図面である。
【００１６】第１実施例では多結晶シリコン膜の二つの
領域に互いに異なるシリコンイオンを注入するために、
２回のマスク工程と２回のイオン注入を施したが、第２
実施例では１回のマスク工程と１回のイオン注入工程だ
けで結晶化する方法を提示する。
【００１７】先ず、図６（Ａ）及び図７（Ａ）のよう
に、基板６１上に絶縁膜６２を形成し、絶縁膜６２上に
多結晶シリコン膜６３を蒸着する。図６（Ｂ）及び図７
（Ｂ）のように、多結晶シリコン膜６３上にイオン注入
用マスク層として高温酸化膜６４をＣＶＤ法により１，
０００オングストローム厚に蒸着した後、多結晶シリコ
ン膜６３の中央部分にのみ残るように選択的にエッチン
グして、両エッジ部分の多結晶シリコン膜を露出させ
る。
【００１８】図６（Ｃ）及び図７（Ｃ）のように、１０
０ＫｅＶのエネルギーでシリコンイオンを多結晶シリコ
ン膜６３に垂直にイオン注入する。シリコンイオン注入
後のシリコンイオンの濃度分布をみれば、Ａ−Ａ′線に
おける断面では高温酸化膜６４の存在により、図８
（Ａ）のようにシリコンイオンのピークが多結晶シリコ
ン膜のうち、高温酸化膜６４の下部の領域６３−１に位
置し、この領域６３−１は完全に非晶質化される。一
方、Ｂ−Ｂ′線における断面では高温酸化膜６４が存在
しないから、図８（Ｂ）のようにシリコンイオンのピー
クが多結晶シリコン膜の下部の絶縁膜６２に位置し、多
結晶シリコン膜のうち、高温酸化膜が形成されていない
領域６３−２ではイオンチャネリングが生じて（１１
０）面方向を有する結晶６５のみが存在し、他の面方向
を有する結晶は全て破壊される。
【００１９】次に、図６（Ｄ）及び（Ｅ）のように、前
記イオン注入用マスク層として作用する高温酸化膜４４
を除去した後、６００℃の温度の窒素雰囲気で１２時間
の熱処理工程を行って結晶を一つの結晶粒界を有する多
結晶シリコン膜６６に再結晶させる。熱処理工程を行う
と、図７（Ｄ）に示すように、前記領域６３−２に残っ
ている（１１０）面方向を有する結晶６５を核にして周
辺領域６３−２から中央領域６３−１へ矢印方向に再結
晶化が迅速に行われ、最終的に図７（Ｅ）のように、一
つの結晶粒界７０を有する多結晶シリコン膜６６が得ら
れる。
【００２０】前記第２の実施の形態では図７（Ｄ）のよ
うに、多結晶シリコン膜の周辺領域から中央領域に再結
晶化されることを示したが、第１の実施の形態と同様
に、一方向から他の方向に再結晶化させることもでき
る。
【００２１】前記再結晶化方法は（１１０）面方向を有
する結晶を核にして多結晶シリコン膜を再結晶化させて
いるが、それは完全に非晶質状態で結晶化させる方法に
比べて次のような長所がある。 １．再結晶化に際して、（１１０）面方向の結晶核が存
在するので核生成のためのエネルギーが不要であり、潜
伏期間が無いので結晶化に必要な時間が短くなる。 ２．（１１０）面方向の結晶核を中心として再結晶化が
なされるので、粒子間の整合性が良好であって結晶粒界
におけるトラップレベルを減少させることができる。
【００２２】以下、前記結晶化方法を用いた本発明の薄
膜トランジスタの製造方法を図９及び図１０を参照して
説明する。図９は本発明の第１の実施の形態による結晶
化方法を用いた薄膜トランジスタの製造工程図である。
図９（Ａ）のように、シリコン基板１０１上に絶縁膜１
０２として酸化膜を形成し、その上に多結晶シリコン膜
１０３を蒸着する。
【００２３】図９（Ｂ）のように、ソース／ドレイン領
域が形成されるべき領域を除いた多結晶シリコン膜１０
３上に第１のイオン注入用マスク層１０４を形成する。
第１のイオン注入用マスク層１０４を用いて露出された
多結晶シリコン膜１０３に不純物、例えばリン（Ｐ）を
イオン注入し、熱処理工程により活性化させてソース／
ドレイン領域１０７、１０６を各々形成する。
【００２４】図９（Ｃ）のように、前記第１のイオン注
入用マスク層１０４を除去した後、さらにドレイン領域
１０６を除いた多結晶シリコン膜１０３上に第２のイオ
ン注入用マスク層１０８を形成する。この第２のイオン
注入用マスク層１０８を用いてドレイン領域１０６を除
いた多結晶シリコン膜１０３に３×１０20atoms ／cm2
のシリコンイオン１０９を選択的に注入して非晶質化さ
せる。
【００２５】図９（Ｄ）のように、前記第２のイオン注
入用マスク層１０８を除去した後、ドレイン領域１０６
を除いた多結晶シリコン膜１０３上に第３のイオン注入
用マスク層１１０を形成する。この第３のイオン注入用
マスク層１１０を用いてドレイン領域１０６に１×１０
20atoms ／cm2 のシリコンイオン１１１を選択的に注入
すると、シリコンイオンのチャネリング現象によりドレ
イン領域１０６で（１１０）面方向の結晶１１２が残
り、その他の面方向の結晶は破壊される。
【００２６】図９（Ｅ）のように、第３のイオン注入用
マスク層１１０を除去した後、熱処理工程を行うと、ド
レイン領域１０６に残っている結晶１１２を核として非
晶質化された領域が再結晶化されて、ソース／ドレイン
領域の間、即ちチャンネル領域１０３′に結晶粒界１２
０が形成される。
【００２７】図９（Ｆ）のように、チャンネル領域１０
３′上にゲート絶縁膜１１３とゲート１１４を形成し、
絶縁膜６７を基板の全面に形成しパターニングしてソー
ス／ドレイン領域１０７、１０６上にコンタクトを形成
する。最終的にコンタクトを介してソース／ドレイン領
域１０７、１０６と接触するソース／ドレイン電極１１
６、１１７を形成すると、本発明の結晶化方法を用いた
薄膜トランジスタが得られる。
【００２８】図１０（Ａ）〜（Ｈ）は本発明の第２の実
施の形態による結晶化方法を用いた薄膜トランジスタの
製造工程図である。図１０（Ａ）のように、半導体基板
１３１上に絶縁膜１３２として酸化膜を形成し、その上
にゲート用のドーピングされた多結晶シリコン膜１３３
を１０００オングストローム厚に蒸着する。図１０
（Ｂ）のように、前記ドーピングされた多結晶シリコン
膜１３３を所定のパターンにエッチングしてゲート１３
４を形成する。
【００２９】図１０（Ｃ）のように、ゲート１３４を含
んだ絶縁膜１３２上にゲート絶縁膜１３５と多結晶シリ
コン膜１３６を順次形成する。ここで、ゲート絶縁膜１
３５は高温酸化膜（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａ
ｔｕｒｅ Ｏｘｉｄｅ）等のような酸化膜を４００オン
グストローム厚に形成し、多結晶シリコン膜１３６は１
００〜２００オングストローム厚に形成する。多結晶シ
リコン膜１３６を６２０℃の温度で蒸着すると、多結晶
シリコン膜の蒸着速度を増加させることができる。前記
において、多結晶シリコン膜１３６の厚さを薄く形成す
るのは逆方向電流を減少させるためのものであって、膜
の蒸着厚さが薄くなるに伴ってソース／ドレイン領域と
基板とのｐｎ接合の断面積を減少させて逆方向の漏洩電
流を減少させることになる。
【００３０】図１０（Ｄ）のように、多結晶シリコン膜
１３６上にＣＶＤ法により高温酸化膜１３７を１０００
オングストローム厚に形成した後、選択エッチングして
ゲート１３４の上部にのみ残す。この際、多結晶シリコ
ン膜１３６のうち、高温酸化膜１３７の下部領域は薄膜
トランジスタのチャンネル領域になる部分べきであり、
露出された領域はソース／ドレイン領域が形成されるべ
き部分である。
【００３１】図１０（Ｅ）のように、５×１０14atoms
／cm2 のシリコンイオン１３８を１００ＫｅＶのエネル
ギーで垂直にイオン注入して、多結晶シリコン膜のうち
の高温酸化膜１３７の上部の領域１３６−１を完全に非
晶質化させ、高温酸化膜１３７が形成されていない露出
された領域１３６−２ではイオンチャネリングが生じて
（１１０）面方向の結晶１４０のみが残り、その他の面
方向の結晶は破壊される。
【００３２】面１０（Ｆ）のように、高温酸化膜１３７
をマスクとして露出された領域１３６−２に不純物、例
えば３×１０14atoms ／cm2 のボロン１３９を１０Ｋｅ
Ｖのエネルギーでイオン注入してソース／ドレイン領域
１４１、１４２を形成する。残っている高温酸化膜１３
７を除去し、６００℃の温度の窒素雰囲気で１２時間の
熱処理工程を行うと、図１０（Ｇ）のように、矢印方向
に再結晶化されて非晶質化された領域１３６−１はさら
に再結晶化される。従って、ソース／ドレイン領域１４
１、１４２の間のチャンネル領域１３６′には図１０
（Ｈ）のように結晶粒界１５０が存在する。残っている
不純物領域をドレイン領域として使用し、結晶が残って
いない不純物領域をソース／ドレイン領域として用いる
場合には、ドレイン領域とチャンネル領域との界面近傍
に結晶粒界が形成されることを防止することができるの
で、オフ電流の増加防止効果が得られる。この後、ソー
ス／ドレイン領域上にソース／ドレイン電極を形成する
と、本発明の第２の実施の形態による結晶化方法を用い
た薄膜トランジスタが得られる。
【００３３】前記図９及び図１０の再結晶化のための熱
処理工程時に、ソース／ドレイン領域のための不純物イ
オン、例えばリンやボロンの濃度が高い場合に、新たな
結晶核の生成は抑制されるが、存在する結晶の成長は速
くなる。従って、不純物の濃度の高いソース／ドレイン
領域に前記の結晶化方法のように（１１０）面方向の結
晶が残っている場合には、他の面方向の結晶が成長する
前に（１１０）面方向の結晶が速く成長される。従っ
て、ドレイン領域を中心として結晶が成長されるので、
ドレイン領域とチャンネル領域との界面近傍に結晶粒界
が形成されるのを防止することができる。従って、オフ
電流の増加を防ぐすることができる。
【００３４】
【発明の効果】前記本発明によれば、シリコンイオンの
注入量とシリコンイオンの注入位置を調節してポリシリ
コン膜を再結晶化させることにより、大きい結晶粒度を
有する多結晶シリコン膜が得られ、これを薄膜トランジ
スタに用いるとき、薄膜トランジスタの電気的特性に大
きな影響を及ぼす結晶粒界の数を減少させ、尚、結晶粒
界の位置を調節することができる。従って、従来のＣＶ
Ｄ法により蒸着されるポリシリコン膜を用いた薄膜トラ
ンジスタより大きいオン／オフ電流比が得られるばかり
ではなく、スイッチング速度を改善させて素子の特性を
向上させることができるという長所がある。そして、か
かる薄膜トランジスタを１Ｍ級以上の高集積ＳＲＡＭ素
子の負荷トランジスタとして適用することが可能であ
る。尚、本発明は従来の一般的な工程により製造される
薄膜トランジスタの工程とすべて同一条件下で行われる
ので、素子の特性に変わりが無くて高信頼線を有する。
しかも、イオン注入マスクとして用いられるチャンネル
領域の上部の酸化膜をシリコンイオンの深さを調節する
とともに、ソース／ドレイン領域を形成するための不純
物のイオン注入時にマスクとして用いられるので、工程
の簡素化を図ることができる。
【図面の簡単な説明】
【図１】 従来の多結晶シリコン薄膜トランジスタの断
面図である。
【図２】 図１の薄膜トランジスタの多結晶シリコン膜
の結晶を示す図面である。
【図３】 従来の非晶質シリコン薄膜トランジスタの断
面図である。
【図４】 本発明の第１の実施の形態による結晶化方法
を説明するための図面である。
【図５】 図４の各工程後、多結晶シリコン膜の状態を
示す図面である。
【図６】 本発明の第２の実施の形態による結晶化方法
を説明するための図面である。
【図７】 図６の各工程後、多結晶シリコン膜の状態を
示す図面である。
【図８】 図６（Ｃ）のＡ−Ａ′及びＢ−Ｂ′線におけ
る深さによるシリコンイオンの濃度を各々示す図面であ
る。
【図９】 本発明の第１の実施の形態による結晶化方法
を用いた薄膜トランジスタの製造工程図である。
【図１０】 本発明の第２の実施の形態による結晶化方
法を用いた薄膜トランジスタの製造工程図である。
【符号の説明】
４１、６１、１０１、１３１…基板、４２、６２、１０
２、１３２…絶縁膜、４３、６３、１０３、１３３、１
３６…多結晶シリコン膜、４４、１０４…第１のイオン
注入用マスク層、４５、１０８…第２のイオン注入用マ
スク層、４６、６５、１１２…（１１０）面方向の結
晶、５０、７０、１２０、１５０…結晶粒界、６４、１
３７…高温酸化膜、１３４…ゲート、１３５…ゲート絶
縁膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に多結晶シリコン膜を蒸着
    する工程と、 多結晶シリコン膜を第１領域と第２領域に分ける工程
    と、 多結晶シリコン膜の第１領域と第２領域に互いに異なる
    量のシリコンイオンを注入して、第２領域に所定の面方
    向を有する結晶を残し第１領域を非晶質化する工程と、 熱処理工程により第１領域に残っている結晶を核にし
    て、非晶質化された第２領域を再結晶化させる工程と、
    を含むことを特徴とする結晶化方法。
  2. 【請求項２】 半導体基板上に多結晶シリコン膜を蒸着
    する工程と、 多結晶シリコンを第１領域と第２領域に分ける工程と、 多結晶シリコンを第１領域上に第１のイオン注入用マス
    ク層を形成し、第２領域は露出させる工程と、 第１のイオン注入用マスク層を用いて、第２領域に所定
    の面方向を有する結晶を残すように多結晶シリコン膜の
    露出された第２領域にシリコンイオンを注入する工程
    と、 多結晶シリコン膜の第２領域上に第２のイオン注入用マ
    スク層を形成し、第１領域は露出させる工程と、 第２のイオン注入用マスク層を用いて多結晶シリコン膜
    の露出された第１領域にシリコンイオンを注入して非晶
    質化させる工程と、 熱処理工程により第２領域に残っている結晶を核にし
    て、非晶質化された第１領域を再結晶化させる工程と、
    を含むことを特徴とする結晶化方法。
  3. 【請求項３】 半導体基板上に多結晶シリコン膜を蒸着
    する工程と、 多結晶シリコン膜を第１領域と第２領域に分ける工程
    と、 多結晶シリコン膜の第２領域上にイオン注入用マスク層
    を形成し、第１領域は露出させる工程と、 多結晶シリコン膜の全面に高エネルギーでシリコンイオ
    ンを垂直に注入して、第１領域に一つの面方向の結晶を
    残し第２領域は非晶質化させる工程と、 熱処理工程により第１領域に残っている結晶を核にし
    て、非晶質化された第２領域を再結晶化させる工程と、
    を含むことを特徴とする結晶化方法。
  4. 【請求項４】 基板上に多結晶シリコン膜を蒸着させる
    工程と、 前記多結晶シリコン膜上に第１のイオン注入用マスク層
    を形成する工程と、 前記第１マスク層を用いて多結晶シリコン膜に不純物を
    イオン注入してソースドレイン領域を形成する工程と、 多結晶シリコン膜のうち、ドレイン領域上に第２のイオ
    ン注入用マスク層を形成する工程と、 第２マスク層を用いてシリコンイオンを注入して前記ド
    レイン領域以外の領域を非晶質化させる工程と、 ドレイン領域を除いた多結晶シリコン膜上に第３のイオ
    ン注入用マスク層を形成する工程と、 第３マスク層を用いてシリコンイオンをドレイン領域に
    注入して所定の面方向を有する結晶のみを残す工程と、 ドレイン領域に残っている結晶を核にして、前記非晶質
    化された領域に再結晶化する工程と、 基板上にゲート絶縁膜とゲートを形成する工程と、 ソース／ドレイン領域上にソース／ドレイン電極を形成
    する工程と、を含むことを特徴とする薄膜トランジスタ
    の製造方法。
  5. 【請求項５】 基板上に多結晶シリコン膜を蒸着させる
    工程と、 前記多結晶シリコン膜上に第１のイオン注入用マスク層
    を形成する工程と、 前記第１マスク層を用いて多結晶シリコン膜に不純物を
    イオン注入してソース／ドレイン領域を形成する工程
    と、 多結晶シリコン膜のうちソース／ドレイン領域上に第２
    のイオン注入用マスク層を形成する工程と、 第２マスク層を用いてシリコンイオンを注入して前記ソ
    ース／ドレイン領域以外の領域を非晶質化させる工程
    と、 ソース／ドレイン領域を除いた多結晶シリコン膜上に第
    ３のイオン注入用マスク層を形成する工程と、 第３マスク層を用いてシリコンイオンをソース／ドレイ
    ン領域に注入して所定の面方向の結晶のみを残す工程
    と、 ソース／ドレイン領域に残っている結晶を核にして、前
    記非晶質化された領域を再結晶化する工程と、 ソース／ドレイン領域の間の基板上にゲート絶縁膜とゲ
    ートとを形成する工程と、 ソース／ドレイン領域上にソース／ドレイン電極を形成
    する工程と、を含むことを特徴とする薄膜トランジスタ
    の製造方法。
  6. 【請求項６】 基板上にゲートを形成する工程と、 ゲートを含む基板上にゲート絶縁膜を形成する工程と、 ゲート絶縁膜上に多結晶シリコン膜を形成する工程と、 ゲート上部の多結晶シリコン膜上にマスク層を形成する
    工程と、 マスク層を用いてシリコンイオンを注入して多結晶シリ
    コン膜のうち、ゲート上部の領域を非晶質化させ、その
    以外の領域に所定の面方向を有する結晶を残す工程と、 前記マスク層を用いて不純物をイオン注入して、ソース
    ／ドレイン領域を形成する工程と、 前記マスク層を除去する工程と、 前記結晶を核にして、ゲート上部の非晶質化された領域
    を再結晶化させる工程と、 ソース／ドレイン領域上にソース／ドレイン電極を形成
    する工程と、を含むことを特徴とする薄膜トランジスタ
    の製造方法。
JP7194023A 1994-07-07 1995-07-07 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 Expired - Fee Related JP2826982B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019940016372A KR0136527B1 (ko) 1994-07-07 1994-07-07 박막트랜지스터 제조방법
KR1019940017685A KR0136532B1 (ko) 1994-07-21 1994-07-21 박막트랜지스터 제조방법
KR16372/1994 1994-07-21
KR17685/1994 1994-07-21

Publications (2)

Publication Number Publication Date
JPH08102543A true JPH08102543A (ja) 1996-04-16
JP2826982B2 JP2826982B2 (ja) 1998-11-18

Family

ID=26630476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7194023A Expired - Fee Related JP2826982B2 (ja) 1994-07-07 1995-07-07 結晶化方法及びこれを用いた薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5753544A (ja)
JP (1) JP2826982B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326604B2 (en) 1997-07-14 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100966431B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 결정화 특성이 향상된 액정표시장치의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100273250B1 (ko) * 1997-12-17 2001-01-15 김영환 박막트랜지스터 및 그 제조방법
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
US6727517B2 (en) 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US20070108529A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained gate electrodes in semiconductor devices
JP5219162B2 (ja) * 2009-12-29 2013-06-26 シャープ株式会社 光電変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288328A (ja) * 1989-04-28 1990-11-28 Canon Inc 結晶成長方法
JPH0774361A (ja) * 1993-06-21 1995-03-17 Casio Comput Co Ltd ポリシリコン薄膜トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288328A (ja) * 1989-04-28 1990-11-28 Canon Inc 結晶成長方法
JPH0774361A (ja) * 1993-06-21 1995-03-17 Casio Comput Co Ltd ポリシリコン薄膜トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326604B2 (en) 1997-07-14 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100966431B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 결정화 특성이 향상된 액정표시장치의 제조방법

Also Published As

Publication number Publication date
JP2826982B2 (ja) 1998-11-18
US5753544A (en) 1998-05-19

Similar Documents

Publication Publication Date Title
JP4445524B2 (ja) 半導体記憶装置の製造方法
JPS62177909A (ja) 半導体装置の製造方法
JP2826982B2 (ja) 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JPH0691109B2 (ja) 電界効果型トランジスタの製造方法
JPS61119079A (ja) 薄膜トランジスタの製造方法
JPH0770481B2 (ja) シリコン半導体層の形成方法
JP2882844B2 (ja) 薄膜半導体装置の製造方法
JPH03104210A (ja) 半導体装置の製造方法
JP2002368013A (ja) Ｃｍｏｓ型薄膜トランジスタ及びその製造方法
JP2773146B2 (ja) 半導体装置の製造方法
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JP2695466B2 (ja) 結晶成長方法
JPH06132218A (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JPH06333827A (ja) 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法
JP3468781B2 (ja) 薄膜トランジスタの製造方法
JP3291845B2 (ja) 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法
JP3216318B2 (ja) 半導体結晶の成長方法
JPH05190449A (ja) 半導体薄膜の製造方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JPH08107211A (ja) 半導体装置の製造方法
JP3307362B2 (ja) 半導体装置の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JP2730905B2 (ja) 半導体装置の製造方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110918

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees