JPH11143379A - 半導体表示装置補正システムおよび半導体表示装置の補正方法 - Google Patents

半導体表示装置補正システムおよび半導体表示装置の補正方法

Info

Publication number
JPH11143379A
JPH11143379A JP10156696A JP15669698A JPH11143379A JP H11143379 A JPH11143379 A JP H11143379A JP 10156696 A JP10156696 A JP 10156696A JP 15669698 A JP15669698 A JP 15669698A JP H11143379 A JPH11143379 A JP H11143379A
Authority
JP
Japan
Prior art keywords
display device
gamma correction
signal
memory
semiconductor display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10156696A
Other languages
English (en)
Other versions
JPH11143379A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10156696A priority Critical patent/JPH11143379A/ja
Priority to TW087114364A priority patent/TW384503B/zh
Priority to US09/144,538 priority patent/US6335716B1/en
Priority to KR1019980036176A priority patent/KR100561320B1/ko
Priority to CNB98120354XA priority patent/CN1143171C/zh
Publication of JPH11143379A publication Critical patent/JPH11143379A/ja
Priority to US10/028,276 priority patent/US20020079484A1/en
Priority to US10/941,847 priority patent/US9053679B2/en
Publication of JPH11143379A5 publication Critical patent/JPH11143379A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 良好な階調表示が行える、小型の半導体表示
装置の補正システムおよび半導体表示装置を提供する。 【解決手段】 外部から供給される画像信号をガンマ補
正するための制御回路と、前記ガンマ補正するためのデ
ータを記憶する不揮発性メモリと、を備えた半導体表示
装置の補正システムが提供される。半導体表示装置ごと
にガンマ補正のデ─タを作成するので、良好な階調表示
が行える。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
【０００２】本発明は、半導体装置および半導体表示装
置補正システムに関する。特に、画素、駆動回路、およ
び不揮発性メモリ等の周辺回路が、ＳＯＩ（Ｓｉｌｉｃ
ｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板
上に一体形成された半導体表示装置に関する。また、半
導体表示装置の補正方法に関する。ここでいうＳｉｌｉ
ｃｏｎは単結晶、あるいは実質的に単結晶であるものを
指す。
【０００３】
【従来の技術】
【０００４】最近、安価なガラス基板上に半導体薄膜を
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
【０００５】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれＴＦＴが配置され、各画素電極に出入りする電
荷をＴＦＴのスイッチング機能により制御するものであ
る。
【０００６】従来のアクティブマトリックス型液晶表示
装置を図２３に示す。従来のアクティブマトリックス型
液晶表示装置は、図２３に示すようにソース線側ドライ
バ２３０１と、ゲート線側ドライバ２３０２と、マトリ
クス状に配置された複数の画素ＴＦＴ２３０３と、画像
信号線２３０４とを有している。
【０００７】ソース線側ドライバおよびゲイト線側ドラ
イバは、シフトレジスタやバッファ回路などを含み、近
年アクティブマトリクス回路と同一基板上に一体形成さ
れる。
【０００８】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
【０００９】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
【００１０】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【００１１】図２３に示すような構成においては、ソー
ス線側ドライバのシフトレジスタ回路（水平走査用のシ
フトレジスタ）からの信号により、画像信号線２３０４
に供給される画像信号が選択される。そして対応するソ
ース信号線に所定の画像信号が供給される。
【００１２】ソース信号線に供給された画像信号は、画
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
【００１３】画素の薄膜トランジスタは、ゲイト線側ド
ライバのシフトレジスタ（垂直走査用のシフトレジス
タ）からゲイト信号線を介して供給される選択信号によ
り動作する。
【００１４】この動作をソース線側ドライバのシフトレ
ジスタからの信号と、ゲイト線側ドライバのシフトレジ
スタからの信号とにより、適当なタイミング設定で順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まれる。
【００１５】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、大画面、高解像度、か
つ多階調な表示ができる液晶表示装置が要求されてい
る。
【００１６】また、ハイビジョン信号などのテレビ信号
を表示すことができる、大画面に対応した液晶プロジェ
クタの需要が高まってきている。この場合も階調表示を
いかに細かくできるかということが、提供される画像の
良否を左右する。
【００１７】上述したように、高画質な映像を提供する
ためには、どこまで細かく階調表示が実現できるか重要
となる。階調表示の方式としては、ソース線にビデオ信
号やテレビジョン信号などのアナログ信号を画像信号線
に供給する方式（アナログ階調）と、パーソナルコンピ
ュータ等からのデジタル信号を画像信号線に供給する方
式（デジタル階調）とがある。
【００１８】アナログ階調では、上述したようにソース
ドライバからの信号により、画像信号線に供給されるア
ナログ画像信号が順次選択され、対応するソース線に所
定の画像信号が供給される。
【００１９】デジタル階調では、画像信号線に供給され
るデジタル信号が順次選択され、Ｄ／Ａ変換された後、
対応するソース線に所定の画像信号が供給される。
【００２０】
【発明が解決しようとする課題】
【００２１】液晶表示装置の場合、デジタル階調、ある
いはアナログ階調のいずれの階調表示を用いる場合で
も、液晶パネルの各画素を透過する透過光強度を画素に
印加する電圧を制御することによって、階調表示を実現
している。液晶パネルの画素に印加する電圧（Ｖ）と画
素を透過する透過光強度との間には、図２４の点線で示
されるような関係がある。ただし、ここでは、液晶表示
装置はＴＮ（ツイストネマチック）モードで電圧が印加
されていない時に明状態となるノーマリホワイトモード
を用いているものを例に挙げている。
【００２２】図２３からも理解されるように液晶パネル
の画素に印加される電圧と画素を透過する透過光強度と
の間には、非線形の関係がある。言い換えると、画素に
印加される電圧と透過光強度とには、線形関係がなく、
印加する電圧に応じた透過光強度の制御が困難である。
よって所望の階調表示を実現することは難しい。
【００２３】上述した液晶パネルの欠点を補うために、
ガンマ補正という手段が取られている。ガンマ補正と
は、供給される画像信号に電圧を補正し、印加電圧に応
じて透過光強度が線形的に変化するようにするものであ
り、良好な階調表示を得ることができる。ガンマ補正を
施した場合の、印加電圧と透過光強度との関係は図２４
では実線で示す。図２４の実線で示されるように、画像
信号にガンマ補正を施すと、印加電圧と透過光強度との
関係はほぼ線形となり、印加される電圧に応じた透過光
強度の制御が可能となり、良好な階調表示を行うことが
できる。
【００２４】しかし従来では、供給される画像信号にガ
ンマ補正を施すには、別途ＩＣ回路が必要であり、液晶
パネルの外部にＩＣ回路搭載した基板を別途設けなけれ
ばならない。よって、良好な階調表示が実現できても、
部品の増加を伴い、かつ商品の小型化が事実上不可能で
あった。
【００２５】また、アクティブマトリクス型液晶表示装
置は、その性質上、製造される液晶パネルごとに表示特
性が若干異なってくる。しかし従来は、ガンマ補正に用
いられるＩＣチップ、およびＩＣチップに記憶されてい
るデータは同じものがすべての液晶パネルに用いられて
きた。よって、液晶パネル一つ一つの表示特性は考慮に
入れられず、完全なガンマ補正を行うことができない。
よって、出荷される液晶パネル商品には階調表示の精度
にばらつきがあり、このことが問題となっている。
【００２６】そこで本発明は、上記の事情を鑑みてなさ
れたものであり、部品の増加を伴わず良好な階調表示が
実現できる、小型化が可能な半導体表示装置、特に液晶
表示装置を提供することを課題とする。また、この半導
体表示装置のガンマ補正の為のシステムを提供すること
を課題とする。
【００２７】
【課題を解決するための手段】
【００２８】本発明のある実施態様によると、デジタル
画像信号を供給する手段と、前記デジタル信号をガンマ
補正するための制御回路と、前記ガンマ補正するための
データを記憶するメモリと、を備えた半導体表示装置
と、前記半導体表示装置に表示される画像をデジタル信
号に変換する手段と、前記デジタル画像信号と前記デジ
タル信号とを比較する手段と、を備えた半導体表示装置
補正システムであって、前記制御回路および前記メモリ
は、ＴＦＴによって構成され、かつ同一絶縁基板上に一
体形成される半導体表示装置補正システムが提供され
る。このことによって上記目的が達成される。
【００２９】前記メモリは、不揮発性メモリであっても
よい。
【００３０】前記不揮発性メモリは、複数のＦＡＭＯＳ
型ＴＦＴを含んでいてもよい。
【００３１】揮発性メモリを更に備え、前記揮発性メモ
リは、ＴＦＴによって構成され、かつ前記制御回路およ
び前記メモリと同一絶縁基板上に一体形成されてもよ
い。
【００３２】本発明のある実施態様によると、デジタル
画像信号を供給する手段と、前記デジタル信号をアナロ
グ信号に変換する手段と、前記アナログ画像信号をガン
マ補正するための制御回路と、前記ガンマ補正するため
のデータを記憶するメモリと、を備えた半導体表示装置
と、前記半導体表示装置に表示される画像をデジタル信
号に変換する手段と、前記デジタル画像信号と前記デジ
タル信号とを比較する手段と、を備えた半導体表示装置
補正システムであって、前記制御回路および前記メモリ
は、ＴＦＴによって構成され、かつ同一絶縁基板上に一
体形成される半導体表示装置補正システムが提供され
る。このことによって上記目的が達成される。
【００３３】前記メモリは、不揮発性メモリであっても
よい。
【００３４】前記不揮発性メモリは、複数のＦＡＭＯＳ
型ＴＦＴを含んでいてもよい。
【００３５】揮発性メモリをさらに備え、前記揮発性メ
モリは、ＴＦＴによって構成され、かつ前記制御回路お
よび前記メモリと同一絶縁基板上に一体形成されてもよ
い。
【００３６】本発明のある実施態様によると、入力され
るデジタル画像信号をガンマ補正する工程と、ガンマ補
正されたデジタル画像信号を映像に変換する工程と、前
記映像をデジタル信号に変換する工程と、前記デジタル
画像信号と前記デジタル信号とを比較し、その差を前記
ガンマ補正する工程に戻し、ガンマ補正データを得る工
程と、前記ガンマ補正データをメモリに記憶させる工程
と、を含む半導体表示装置の補正方法が提供される。こ
のことによって上記目的が達成される。
【００３７】本発明のある実施態様によると、デジタル
画像信号をアナログ画像信号に変換する工程と、入力さ
れる前記アナログ画像信号をガンマ補正する工程と、ガ
ンマ補正された前記アナログ画像信号を映像に変換する
工程と、前記映像をデジタル信号に変換する工程と、前
記デジタル画像信号と前記デジタル信号とを比較し、そ
の差を前記ガンマ補正する工程に戻し、ガンマ補正デー
タを得る工程と、前記ガンマ補正データをメモリに記憶
させる工程と、を含む半導体表示装置の補正方法が提供
される。このことによって上記目的が達成される。
【００３８】
【実施例】
【００３９】（実施例１）
【００４０】本実施例では、ガンマ補正制御回路、およ
びガンマ補正データを記憶する不揮発性メモリをＳＯＩ
（Ｓｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用
いて絶縁基板上に一体形成した半導体表示装置のガンマ
補正システムについて説明する。特に、半導体表示装置
の中でも、デジタル階調の液晶表示装置を用いたガンマ
補正システムについて説明する。なお、本実施例では、
４ビットのデジタル画像信号により、１６階調の表示が
行える液晶表示装置を用いたが、本発明のガンマ補正シ
ステムは、１６階調に限定されるわけではなく、６４階
調、１２８階調、２５６階調、あるいはさらに高い階調
の液晶表示装置を用いることもできる。なお、本願明細
書では、半導体活性層であるシリコンは、単結晶あるい
は実質的に単結晶である。
【００４１】図１を参照する。図１は、本実施例の液晶
表示装置のガンマ補正システムの概略構成図である。１
０１はシグナルジェネレータ（ＳＧ）であり、デジタル
画像信号（階調信号）を供給する。１０２はガンマ補正
制御回路であり、１０３は４ｋビット不揮発性メモリで
ある。ガンマ補正制御回路１０２は、シグナルジェネレ
ータ１０１から供給されるデジタル画像信号をガンマ補
正し（それぞれの階調信号がガンマ補正制御回路１０２
に最初に入力される時は、階調信号はガンマ補正されな
くてもよい）、ソース信号線側ドライバ１０４に送出す
る。ソース信号線側ドライバ１０４に供給されるガンマ
補正された画像信号と、ゲイト信号線側シフトレジスタ
１０５からの信号とによって画素領域の対応する画素Ｔ
ＦＴが選択される。このようにして各画素に所定の階調
に対応した画像情報が書き込まれ、画素領域に映像が表
示される。
【００４２】表示された映像は、撮像装置１０７を用い
てデジタル信号化される。なお、本実施例では、撮像装
置１０７には、ＣＣＤカメラを用いたが、デジタルビデ
オカメラ等、他の撮像装置を用いることもできる。ま
た、単に表示された映像の明るさや輝度を測定する輝度
計あるいは照度計が用いられてもよい。輝度計あるいは
照度計が用いられる場合、これらの装置から供給される
信号をデジタル信号に変換するＡ／Ｄ変換回路を用いる
とよい。
【００４３】撮像装置１０７から送出されるデジタル信
号は、デジタルシグナルプロセッサ（ＤＳＰ）に供給さ
れる。デジタルシグナルプロセッサ１０８は、撮像装置
１０７から供給されるデジタル信号とリファレンスデー
タ供給源１０９から供給されるデジタル信号とを比較
し、そのデータのずれをガンマ補正制御回路にフィード
バックする。なお、リファレンスデータは、シグナルジ
ェネレータ１０１から直接供給されてもよい。
【００４４】デジタルシグナルプロセッサ１０８から供
給される信号に従って、ガンマ補正制御回路１０２は、
シグナルジェネレータ１０１からのデジタル画像信号を
さらに補正し、再びソース信号線側ドライバ１０４に補
正されたデジタル画像信号を送出する。ソース信号線側
ドライバ１０４に供給されるガンマ補正された画像信号
と、ゲイト信号線側シフトレジスタ１０５からの信号と
によって画素領域の対応する画素ＴＦＴが選択される。
このようにして各画素に所定の階調に対応した画像情報
が再び書き込まれ、画素領域に映像が表示される。
【００４５】表示された映像は、撮像装置１０７を用い
て再びデジタル信号化される。撮像装置１０７から供給
されるデジタル信号は、デジタルシグナルプロセッサ１
０８に送出される。デジタルシグナルプロセッサ１０８
は、撮像装置１０７から供給されるデジタル信号とリフ
ァレンスデータ供給源１０９から供給されるデジタル信
号とを比較し、そのずれをガンマ補正制御回路に再びフ
ィードバックする。
【００４６】以上の動作が適当なガンマ補正のデータが
得られるまで繰り返される。例えば、シグナルジェネレ
ータから画素に印加される最大電圧の１０％の電圧デー
タ（階調信号）がガンマ補正制御回路に供給された場
合、画素領域に表示される画像の強度が最大電圧が印加
された時の１０％（あるいはほぼ１０％）とるまで繰り
返される。
【００４７】適切なガンマ補正のデータが得られたら、
そのデータを不揮発性メモリ１０３の指定したアドレス
に記憶する。なお、不揮発性メモリの動作については後
述することにする。
【００４８】その後、次の階調信号の補正を開始するた
めに、シグナルジェネレータ１０１は、前回と異なるデ
ジタル画像信号（階調信号）をガンマ補正制御回路１０
２に送出する。そして上述した動作が繰り返され、その
階調信号に対する適切なガンマ補正のデータが得られた
ら、そのデータを不揮発性メモリ１０３の指定したアド
レスに記憶する。
【００４９】なお、本実施例の液晶表示装置は、４ビッ
トのデジタル画像信号により、１６階調の表示が行え
る。よって、上記の動作をそれぞれの階調信号の場合に
行い、それぞれの階調信号に対応したガンマ補正データ
を不揮発性メモリに記憶する。
【００５０】なお本実施例では、不揮発性メモリ１０３
に４ｋビットのメモリを用いたが、メモリ１０３の記憶
容量はこれ限られることはない。不揮発性メモリ１０３
には、扱うデジタル画像信号のビット数（すなわち、階
調数）に応じて、４ｋビット以下あるいはこれ以上の記
憶容量を有するメモリが用いられてもよい。
【００５１】図２には、本実施例のガンマ補正システム
を模式的に示した図が示される。図２に示すガンマ補正
システムは、主に、直視型の液晶パネルのガンマ補正デ
ータを作成するときに用いられる。なお、この他に液晶
パネルのバックライトなどが用いられるが、ここでは省
略する。また、リファレンスデータは、シグナルジェネ
レータ１００４から供給されるものとする。
【００５２】階調信号のガンマ補正データが全てメモリ
１０３に記憶されると、シグナルジェネレータ１０１、
デジタルシグナルプロセッサ１０８は、液晶パネルから
切り離される。以上をもって、ガンマ補正のデータの作
成が終了する。
【００５３】以後、デジタル画像信号がガンマ補正制御
回路１０２に供給され、メモリ１０３に記憶されている
ガンマ補正データに基づいて、デジタル画像信号がガン
マ補正され、ソース信号線側ドライバ１０４に供給され
る。ソース信号線側ドライバ１０４に供給されるガンマ
補正された画像信号と、ゲイト信号線側シフトレジスタ
１０５からの信号とによって画素領域の対応する画素Ｔ
ＦＴが選択される。このようにして各画素に所定の階調
に対応した画像情報が書き込まれ、画素領域に映像が表
示される。表示される映像には適切なガンマ補正が施さ
れているので、階調表示の良好な映像が表示される。な
お、供給されるデジタル画像信号は、コンピュータなど
からのデータ信号でもよいし、テレビジョン信号やビデ
オ信号などのアナログ信号をＤ／Ａ変換し、デジタル信
号としたものでもよい。
【００５４】本実施例の液晶表示装置は、図１において
参照符号１１０で示される部分、つまり画素領域１０
６、ソース信号線側ドライバ１０４、ゲイト信号線側ド
ライバ１０５、ガンマ補正制御回路１０２、および不揮
発性メモリ１０３のいずれもがＴＦＴによって構成さ
れ、基板上に一体形成される。また、その他の周辺回路
もＴＦＴによって基板上に一体形成され得る。さらに、
その他の周辺回路が、ＩＣチップとして基板上に搭載さ
れてもよい。
【００５５】次に本実施例の不揮発性メモリ１０３につ
いて説明する。なお、本実施例の不揮発性メモリは、一
実施例にすぎず、本発明のガンマ補正システムには、他
の構成を有する不揮発性メモリが用いられてもよい。
【００５６】図３を参照する。図３には、本実施例の不
揮発性メモリ１０３の回路図が示される。本実施例の不
揮発性メモリ１０３は、Ｔｒ１およびＴｒ１を備えた複
数のメモリ素子とＸおよびＹアドレスデコーダ３０１、
３０２とによって構成される。図３に示されるように、
各ビット情報が記録されるメモリ素子（記憶素子）は、
２個のＴＦＴによって構成され、１つはフローティング
ゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎ
ｇ ｇａｔｅ Ａｖａｌａｎｃｈｅ ｉｎｊｅｃｔｉｏ
ｎ ＭＯＳ）型不揮発性記憶素子Ｔｒ１であり、もう一
つはＮチャネルスイッチング素子Ｔｒ２である。２個の
ＴＦＴＴｒ１およびＴｒ２は、ドレイン電極が互いに直
列に接続されており、この直列接続回路によって１ビッ
トの記憶素子を構成する。この記憶素子が縦６４個×横
６４個マトリクス状に配列されている。各記憶素子は１
ビットの情報を記憶することができるので、本実施例で
は不揮発性メモリ１０３は、４０９６ビット（＝約４ｋ
ビット）の記憶容量を有する。
【００５７】各列に配置されている記憶素子は、Ａ０、
Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、そ
の両端が接続されている。また、各行に配列されている
記憶素子は、信号線Ｃ０、Ｄ０〜Ｃ６３〜Ｄ６３に各記
憶素子のゲイト電極が接続されている。なお図３に示さ
れるように、本実施例では、不揮発性メモリ１０５を構
成する記憶素子に、（０、０）、（１、０）、（６３、
６３）といった符号が付けられている。
【００５８】各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、お
よびＣ０、Ｄ０〜Ｃ６３〜Ｄ６３は、それぞれＸアドレ
スデコーダ３０１およびＹアドレスデコーダ３０２に接
続されている。このＸアドレスデコーダ３０１およびＹ
アドレスデコーダ３０２によって、記憶素子のアドレス
が指定され、データの書き込みあるいは読み出しが行わ
れる。
【００５９】次に、不揮発性メモリ１０３の書き込みお
よび読み出し動作について、記憶素子（１、１）を例に
とって説明する。
【００６０】まず、記憶素子（１、１）にデータを書き
込む場合、信号線Ｃ１には５０Ｖの高電圧が印加され
る。また、信号線Ｄ１にも５Ｖの電圧が印加される。そ
こで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧
を印加すると、Ｔｒ１のフローティングゲイトに電荷が
蓄積される。Ｔｒ１のフローティングゲイトに蓄積され
た電荷は保持される。
【００６１】次に、記憶素子（１、１）からデータを読
み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には
５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記
憶されていた信号がＡ１から読み出される。
【００６２】以上の動作を下の表にまとめる。
【００６３】
【表１】
【００６４】なお、記憶素子に記憶されている記憶内容
は、不揮発性メモリ１０３に、Ｘ線、紫外線、あるいは
電子線などを照射するか、熱を与えることによって消去
できる。
【００６５】不揮発性メモリ１０３には、外部の画像信
号供給源から供給されるデジタル画像信号にガンマ補正
を施す為のデータが記憶されている。
【００６６】次に、本実施例の液晶表示装置の作製工程
について説明する。
【００６７】本実施例では絶縁表面を有する基板上に複
数のＴＦＴを形成し、画素領域のマトリクス回路とドラ
イバ回路を含む周辺回路とをモノリシックに構成する例
を図４〜図７に示す。なお本実施例では、ガンマ補正デ
ータを記憶する不揮発性メモリを備えている。この不揮
発性メモリは、フローティングゲイトを有するＰチャネ
ルＦＡＭＯＳ回路を備えている、ここでは、ＦＡＭＯＳ
型ＴＦＴよびそのスイッチング素子、および画素ＴＦＴ
について説明する。なお、ドライバ等の周辺回路に代表
的に用いられるＣＭＯＳ回路も同様に作製され得る。な
お、本実施例では、Ｐチャンネル型とＮチャンネル型と
がそれぞれ１つのゲイト電極を備えた回路について、そ
の作製工程を説明するが、ダブルゲイト型のような複数
のゲイト電極を備えた回路も同様に作製することができ
る。また、本実施例では、ＦＡＭＯＳ型ＴＦＴのスイッ
チング素子としてＮチャネル型ＴＦＴを用いたが、この
スイッチング素子をＰチャネル型ＴＦＴとしてもよい。
【００６８】図４を参照する。まず、絶縁表面を有する
基板として石英基板４０１を準備する。石英基板の代わ
りに熱酸化膜を形成したシリコン基板を用いることもで
きる。また、石英基板上に一旦非晶質珪素膜を形成し、
それを完全に熱酸化して絶縁膜とする様な方法をとって
も良い。さらに、絶縁膜として窒化珪素膜を形成した石
英基板、セラミックス基板を用いても良い。
【００６９】４０２は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００
ｎｍ（好ましくは１０〜７０ｎｍ）となる様に調節す
る。なお、成膜に際して膜中の不純物濃度の管理を徹底
的に行うことは重要である。また、ＦＡＭＯＳ型ＴＦＴ
を構成する非晶質珪素膜の最終的な膜厚を１０ｎｍ〜４
０ｎｍとし、他のＴＦＴを構成する非晶質珪素膜の最終
的な膜厚を２０〜７０ｎｍとなるようにし、非晶質珪素
膜の膜厚を異ならせてもよい。こうすることによって、
インパクトイオナイゼイションが起こりやすくなり、Ｆ
ＡＭＯＳ型ＴＦＴのフローティングゲイト電極へのキャ
リアの注入がされやすくなる場合があると考えられる。
【００７０】本実施例の場合、非晶質珪素膜４０２中に
おいて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、
Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）となる様に管理している。各不純物が
これ以上の濃度で存在すると、結晶化の際に悪影響を及
ぼし、結晶化後の膜質を低下させる原因となりうる。
【００７１】なお、非晶質珪素膜４０２中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【００７２】次に、非晶質珪素膜４０２の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本実施例では、同広報
の実施例２に記載した技術内容（特開平８−７８３２９
号公報に詳しい）を利用するのが好ましい。
【００７３】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜４０３は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置によって結晶領域の位置を決定することができ
る。
【００７４】そして、非晶質珪素膜の結晶化を助長する
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層４０４を形成す
る。なお、触媒元素としてはニッケル以外にも、コバル
ト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金
（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることがで
きる（図４（Ａ））。
【００７５】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
【００７６】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行
う。本実施例では窒素雰囲気で５７０℃で１４時間の加
熱処理を行う。
【００７７】この時、非晶質珪素膜４０２の結晶化はニ
ッケルを添加した領域４０５および４０６で発生した核
から優先的に進行し、基板４０１の基板面に対してほぼ
平行に成長した結晶領域４０７および４０８が形成され
る。この結晶領域４０７および４０８を横成長領域と呼
ぶ。横成長領域は比較的揃った状態で個々の結晶が集合
しているため、全体的な結晶性に優れるという利点があ
る（図４（Ｂ））。
【００７８】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
【００７９】結晶化のための加熱処理が終了したら、マ
スク絶縁膜４０３を除去してパターニングを行い、横成
長領域４０７および４０８でなる島状半導体層（活性
層）４０９、４１０、および４１１を形成する（図４
（Ｃ））。
【００８０】ここで４０９はＰ型ＴＦＴの活性層、４１
０は記憶素子のＣＭＯＳ回路を構成するＮ型ＴＦＴの活
性層、４１１は画素マトリクス回路を構成するＮ型ＴＦ
Ｔ（画素ＴＦＴ）の活性層である。
【００８１】活性層４０９、４１０、および４１１を形
成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁
膜４１２を成膜する。
【００８２】そして、次に図４（Ｄ）に示す様に触媒元
素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
【００８３】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
【００８４】そのため本実施例ではこの加熱処理を７０
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
【００８５】なお、本実施例では酸素雰囲気中に対して
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層４０９、４１０、お
よび４１１の表面に膜厚程度の凹凸が生じてしまうため
好ましくない。
【００８６】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から
選ばれた一種または複数種のものを用いることが出来
る。
【００８７】この工程においては活性層４０９、４１
０、および４１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層４０９、４１０、および４１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減
される。
【００８８】なお、５×１０17ａｔｏｍｓ／ｃｍ3 とい
う値はＳＩＭＳ（質量二次イオン分析）の検出下限であ
る。本発明者らが試作したＴＦＴを解析した結果、１×
１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17
ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッ
ケルの影響は確認されなかった。ただし、本明細書中に
おける不純物濃度は、ＳＩＭＳ分析の測定結果の最小値
でもって定義される。
【００８９】また、上記加熱処理により活性層４０９、
４１０、および４１１とゲイト絶縁膜４１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜４
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
【００９０】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜４１２の膜
質の向上を図ることも有効である。
【００９１】なお、ＳＩＭＳ分析により活性層４０９、
４１０、および４１１中にはゲッタリング処理に使用し
たハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１
×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確
認されている。また、その際、活性層４０９、４１０、
および４１１と加熱処理によって形成される熱酸化膜と
の間に前述のハロゲン元素が高濃度に分布することがＳ
ＩＭＳ分析によって確かめられている。
【００９２】また、他の元素についてもＳＩＭＳ分析を
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
【００９３】次に、図５を参照する。図示しないアルミ
ニウムを主成分とする金属膜を成膜し、パターニングに
よって後のゲイト電極の原型４１３、４１４、および４
１５を形成する。本実施例では２ｗｔ％のスカンジウム
を含有したアルミニウム膜を用いる（図５（Ａ））。な
お、後に４１３はＰチャネルＦＡＭＯＳ型ＴＦＴのフロ
ーティングゲイトとなる。
【００９４】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜４１６、４１７、およ
び４１８、無孔性の陽極酸化膜４１９、４２０、および
４２１、ゲイト電極４２２、４２３、および４２４を形
成する（図５（Ｂ））。
【００９５】こうして図５（Ｂ）の状態が得られたら、
次にゲイト電極４２２、４２３、および４２４、多孔性
の陽極酸化膜４１６、４１７、および４１８をマスクと
してゲイト絶縁膜４１２をエッチングする。そして、多
孔性の陽極酸化膜４１６、４１７、および４１８を除去
して図５（Ｃ）の状態を得る。なお、図４（Ｃ）におい
て４２５、４２６、および４２７で示されるのは加工後
のゲイト絶縁膜である。
【００９６】次に、ゲイト電極４２２を分断し、フロー
ティングゲイト４２２’を作製する。
【００９７】次に図６を参照する。図６に示す工程で
は、一導電性を付与する不純物元素の添加を行う。不純
物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００９８】本実施例では、不純物添加を２回の工程に
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ- 領域を形成する。このｎ- 領域は、Ｐイオン濃
度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏ
ｍｓ／ｃｍ3 となるように調節する。
【００９９】さらに、２回目の不純物添加を低加速電圧
１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時
は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして
機能する。また、このｎ+ 領域は、シート抵抗が５００
Ω以下（好ましくは３００Ω以下）となるように調節す
る。
【０１００】以上の工程を経て、ＣＭＯＳ回路を構成す
るＮ型ＴＦＴのソース領域４２８、ドレイン領域４２
９、低濃度不純物領域４３０、チャネル形成領域４３１
が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴ
のソース領域４３２、ドレイン領域４３３、低濃度不純
物領域４３４、チャネル形成領域４３５が確定する（図
６（Ａ））。
【０１０１】なお、図６（Ａ）に示す状態ではＣＭＯＳ
回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性
層と同じ構成となっている。
【０１０２】次に、図６（Ｂ）に示すように、Ｎ型ＴＦ
Ｔを覆ってレジストマスク４３６を設け、Ｐ型を付与す
る不純物イオン（本実施例ではボロンを用いる）の添加
を行う。
【０１０３】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
【０１０４】こうしてＣＭＯＳ回路を構成するＰ型ＴＦ
Ｔのソース領域４３８、ドレイン領域４３７、低濃度不
純物領域４３９、チャネル形成領域４４０が形成される
（図６（Ｂ））。
【０１０５】なお、ＦＡＭＯＳ型ＴＦＴの不純物領域４
３７、４３８、および４３９は、低濃度不純物領域４３
９を設けないようにしてもよい。
【０１０６】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【０１０７】次に、層間絶縁膜４４１として酸化珪素膜
と窒化珪素膜との積層膜を形成した（図６（Ｃ））。次
に、層間絶縁膜４４１にコンタクトホールを形成した
後、ソース電極４４２、４４３、および４４４、ドレイ
ン電極４４５、４４６、およびゲイト電極４４７を形成
して図６（Ｄ）に示す状態を得る。ゲイト電極４４７
は、ＦＡＭＯＳ型ＴＦＴの制御ゲイト電極となる。
【０１０８】次に図７を参照する。次に、有機性樹脂膜
でなる第２の層間絶縁膜４４８を０．５〜３μｍの厚さ
に形成する（図７（Ａ））。この有機性樹脂膜としては
ポリイミド、アクリル、ポリアミド、ポリイミドアミド
などが用いられ得る。この第２の層間絶縁膜４４８に有
機性樹脂膜を用いることの利点は、成膜方法が簡単で
あること、膜厚を容易に厚くできること、比誘電率
が低いので寄生容量を低減できること、平坦性に優れ
ていること、などが挙げられる。
【０１０９】次に、１０〜５０ｎｍの厚さの窒化珪素膜
４５０、ブラックマスク４４９を形成する（図７
（Ａ））。
【０１１０】次に、酸化珪素膜、窒化珪素膜、有機性樹
脂膜のいずれかあるいはこれらの積層膜からなる第３の
層間絶縁膜４５０を０．１〜０．３μｍの厚さに形成す
る。そして、層間絶縁膜４５０にコンタクトホールを形
成し、成膜した導電膜をパターニングすることにより画
素電極４５１を形成する。本実施例は透過型の例である
ため画素電極４５１を構成する導電膜としてＩＴＯ等の
透明導電膜を用いる。
【０１１１】図７（Ａ）の構成では、層間絶縁膜４５０
をを介して、画素電極４５１とブラックマスク４４９と
が重畳する領域で補助容量が形成する。
【０１１２】なお、図７（Ａ）に示すような構成では、
広い面積を占めやすい補助容量をＴＦＴの上に形成する
ことで開口率の低下を防ぐことが可能である。また、誘
電率の高い窒化珪素膜を２５ｎｍ程度の厚さで用いる
と、少ない面積で非常に大きな容量を確保することが可
能である。
【０１１３】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＦＡＭＯＳ
型記憶素子、ＣＭＯＳ回路および画素マトリクス回路を
作製することができる。
【０１１４】次に、図７（Ｂ）に示すように、上記の工
程によって作製されたアクティブマトリクス基板をもと
に、液晶パネルを作製する工程を説明する。
【０１１５】図７（Ａ）の状態のアクティブマトリクス
基板に配向膜４５２を形成する。本実施例では、配向膜
４５２には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板４５３、透明導電膜４
５４、配向膜４５５とで構成される。
【０１１６】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
【０１１７】なお、対向基板には必要に応じてブラック
マスクやカラーフィルタなどが形成されるが、ここでは
省略する。
【０１１８】次に、 上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（図示せず）などを介して貼り合わ
せる。その後、両基板の間に液晶材料４５６を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図７（Ｂ）に示すような透過型の液晶パネルが完成す
る。
【０１１９】なお、本実施例では、液晶パネルが、ＴＮ
モードによって表示を行うようにした。そのため、１対
の偏光板（図示せず）がクロスニコル（１対の偏光板
が、それぞれの偏光軸を直交させるような状態）で、液
晶パネルを挟持するように配置された。
【０１２０】よって、本実施例では、液晶パネルに電圧
が印加されていないとき明状態となる、ノーマリホワイ
トモードで表示を行うことが理解される。
【０１２１】また、図７（Ｂ）に示した様なアクティブ
マトリクス基板の斜視図外観を図８に簡略化して示す。
図８において、８０１は石英基板、８０２は画素マトリ
クス回路、８０３はソース信号線側ドライバ回路、８０
４はゲイト信号線側ドライバ回路、８０５はガンマ補正
制御回路、およびガンマ補正データを記憶する不揮発性
メモリを含むロジック回路である。
【０１２２】ロジック回路８０５は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバ回路と呼ばれている回路と
区別するため、それ以外の信号処理回路、およびメモリ
などを指す。
【０１２３】図９にＦＡＭＯＳ型ＴＦＴを含む記憶素
子、画素ＴＦＴ、ロジック回路を構成するＣＭＯＳ回路
が、同一基板上に一体形成されている様子を示す。
【０１２４】また、メモリに用いられているＦＡＭＯＳ
型ＴＦＴのフローティングゲイトにＳｉを用いた場合に
も、メモリは周辺回路やロジック回路と同一構造を有
し、本発明が適用できる。
【０１２５】また、本実施例では、ＦＡＭＯＳ型のＴＦ
Ｔを含むメモリを用いる場合について説明したが、メモ
リに他の型のＴＦＴを用いてもよい。
【０１２６】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。
【０１２７】このように本実施例では、ガンマ補正制御
回路とガンマ補正データを記憶する不揮発性メモリとが
基板上に一体形成されている。よって、液晶表示装置の
小型化をはかることができる。
【０１２８】
【０１２９】（実施例２）
【０１３０】本実施例では、本発明のガンマ補正システ
ムを用いたフロントプロジェクタについて説明する。
【０１３１】図１０を参照する。１００１は、フロント
プロジェクタ本体である。フロントプロジェクタ本体１
００１の中には、液晶パネルや光源が収められている光
学エンジン１００２、光学系１００２などが備えられて
いる。なお、本実施例のフロントプロジェクタは、液晶
パネルが３枚用いられる３板式の液晶フロントプロジェ
クタとする。１００４はシグナルジェネレータ、１００
５はデジタルシグナルプロセッサである。なおリファレ
ンスデータは、シグナルジェネレータ１００４から供給
されるものとする。なお、ガンマ補正のデータを作成す
るときは、上記実施例１で説明したように、シグナルジ
ェネレータ１００４およびデジタルシグナルプロセッサ
１００５は、光学エンジン１００２内の液晶パネルに接
続される。１００６は撮像装置であり、本実施例ではＣ
ＣＤカメラを用いた。撮像装置１００６は、スクリーン
１００７に映し出された影像をデジタル信号に変換す
る。なお、デジタルビデオカメラ等、他の撮像装置を用
いることもできる。また、単に表示された映像の明るさ
や輝度を測定する輝度計あるいは照度計が用いられても
よい。輝度計あるいは照度計が用いられる場合、これら
の装置から供給される信号をデジタル信号に変換するＡ
／Ｄ変換回路を用いるとよい。
【０１３２】本実施例では、３板式の液晶フロントプロ
ジェクタを用いたので、３つの液晶パネルについてそれ
ぞれ上記実施例１で説明したような、ガンマ補正データ
の作成を行う必要がある。３つの液晶パネルについてガ
ンマ補正データを作成し終えたら、シグナルジェネレー
タ１００４、デジタルシグナルプロセッサ１００５など
は取り外される。
【０１３３】（実施例３）
【０１３４】本実施例では、本発明のガンマ補正システ
ムを用いたリアプロジェクタについて説明する。
【０１３５】図１１を参照する。１１０１は、リアプロ
ジェクタ本体である。リアプロジェクタ本体１１０１の
中には、液晶パネルや光源が収められている光学エンジ
ン１１０２、リフレクター１１０３、１１０４、および
スクリーン１１０５などが備えられている。なお、本実
施例のリアプロジェクタは、液晶パネルが３枚用いられ
る３板式の液晶リアプロジェクタとする。１１０６はシ
グナルジェネレータ、１１０７はデジタルシグナルプロ
セッサである。なおリファレンスデータは、シグナルジ
ェネレータ１１０６から供給されるものとする。なお、
ガンマ補正のデータを作成するときは、上記実施例１で
説明したように、シグナルジェネレータ１１０６および
デジタルシグナルプロセッサ１１０７は、光学エンジン
１１０２内の液晶パネルに接続される。１１０８は撮像
装置であり、本実施例ではＣＣＤカメラを用いた。撮像
装置１１０８は、スクリーン１１０５に映し出された影
像をデジタル信号に変換する。なお、デジタルビデオカ
メラ等、他の撮像装置を用いることもできる。また、単
に表示された映像の明るさや輝度を測定する輝度計ある
いは照度計が用いられてもよい。輝度計あるいは照度計
が用いられる場合、これらの装置から供給される信号を
デジタル信号に変換するＡ／Ｄ変換回路を用いるとよ
い。
【０１３６】本実施例では、３板式の液晶リアプロジェ
クタを用いたので、３つの液晶パネルについてそれぞれ
上記実施例１で説明したような、ガンマ補正データの作
成を行う必要がある。３つの液晶パネルについてガンマ
補正データを作成し終えたら、シグナルジェネレータ１
１０６、デジタルシグナルプロセッサ１１０７などは取
り外される。
【０１３７】（実施例４）
【０１３８】本実施例では、半導体表示装置の中でも、
アナログ階調の液晶表示装置を用いたガンマ補正システ
ムについて説明する。
【０１３９】図１２を参照する。図１２は、本実施例の
液晶表示装置のガンマ補正システムの概略構成図であ
る。１２０１はシグナルジェネレータ（ＳＧ）であり、
デジタル画像信号（階調信号）を供給する。１２０２は
Ｄ／Ａ変換回路であり、シグナルジェネレータ１２０１
から供給されるデジタル画像信号をアナログ信号に変換
する。１２０３はガンマ補正制御回路であり、１２０４
はＤ／Ａ変換回路、１２０５はＡ／Ｄ変換回路、１２０
６は不揮発性メモリである。ガンマ補正制御回路１２０
３は、Ｄ／Ａ変換回路１２０２から供給されるアナログ
画像信号をガンマ補正し（それぞれの画像信号がガンマ
補正制御回路１２０３に最初に入力される時は、階調信
号はガンマ補正されなくてもよい）、ソース信号線側ド
ライバ１２０７０４に送出する。ソース信号線側ドライ
バ１２０７４に供給されるガンマ補正されたアナログ画
像信号と、ゲイト信号線側シフトレジスタ１２０８から
の信号とによって画素領域の対応する画素ＴＦＴが選択
される。このようにして各画素に所定の階調に対応した
画像情報が書き込まれ、画素領域に映像が表示される。
【０１４０】表示された映像は、撮像装置１２１０を用
いてデジタル信号化される。なお、本実施例では、撮像
装置１２１０には、ＣＣＤカメラを用いたが、デジタル
ビデオカメラ等、他の撮像装置を用いることもできる。
また、単に表示された映像の明るさや輝度を測定する輝
度計あるいは照度計が用いられてもよい。輝度計あるい
は照度計が用いられる場合、これらの装置から供給され
る信号をデジタル信号に変換するＡ／Ｄ変換回路を用い
るとよい。
【０１４１】撮像装置１２１０から送出されるデジタル
信号は、デジタルシグナルプロセッサ（ＤＳＰ）に供給
される。デジタルシグナルプロセッサ１２１０は、撮像
装置１２１０から供給されるデジタル信号とリファレン
スデータ供給源１２１２から供給されるデジタル信号と
を比較し、そのデータのずれをガンマ補正制御回路にフ
ィードバックする。この際、デジタルシグナルプロセッ
サ１２１１から送出されるデジタル信号は、Ｄ／Ａ変換
回路１２１３によってアナログ化され、ガンマ補正制御
回路１２０３へ供給される。なお、リファレンスデータ
は、シグナルジェネレータ１２０１から直接供給されて
もよい。
【０１４２】Ｄ／Ａ変換回路１２１３から供給される信
号に従って、ガンマ補正制御回路１２０３は、Ｄ／Ａ変
換回路１２０２からのアナログ画像信号をさらに補正
し、再びソース信号線側ドライバ１２０７に補正された
アナログ画像信号を送出する。ソース信号線側ドライバ
１２０７に供給されるガンマ補正された画像信号と、ゲ
イト信号線側シフトレジスタ１２０８からの信号とによ
って画素領域の対応する画素ＴＦＴが選択される。この
ようにして各画素に所定の階調に対応した画像情報が再
び書き込まれ、画素領域に映像が表示される。
【０１４３】表示された映像は、撮像装置１２１０を用
いて再びデジタル信号化される。撮像装置１２１０から
供給されるデジタル信号は、デジタルシグナルプロセッ
サ１２１１に送出される。デジタルシグナルプロセッサ
１２１１は、撮像装置１２１０から供給されるデジタル
信号とリファレンスデータ供給源１２１２から供給され
るデジタル信号とを比較し、そのずれをＤ／Ａ変換回路
１２１３を通してガンマ補正制御回路１２０３に再びフ
ィードバックする。
【０１４４】以上の動作が適当なガンマ補正のデータが
得られるまで繰り返される。
【０１４５】適切なガンマ補正のデータが得られたら、
そのデータをＡ／Ｄ変換回路１２０５によってデジタル
化し、不揮発性メモリ１２０６の指定したアドレスに記
憶する。
【０１４６】その後、次の階調信号の補正を開始するた
めに、シグナルジェネレータ１２０１は、前回と異なる
デジタル画像信号（階調信号）をＤ／Ａ変換回路１２０
２に送出する。そして、Ｄ／Ａ変換回路によってアナロ
グ化されたアナログ画像信号は、ガンマ補正制御回路に
入力される。上述した動作が繰り返され、その階調信号
に対する適切なガンマ補正のデータが得られたら、その
データをＡ／Ｄ変換回路によってデジタル化し、不揮発
性メモリ１２０６の指定したアドレスに記憶する。
【０１４７】階調信号のガンマ補正データが全て不揮発
性メモリ１２０６に記憶されると、シグナルジェネレー
タ１２０１、Ｄ／Ａ変換回路１２０２、デジタルシグナ
ルプロセッサ１２１１は、液晶パネルから切り離され
る。以上をもって、ガンマ補正のデータの作成が終了す
る。
【０１４８】以後、アナログ画像信号がガンマ補正制御
回路１２０３に供給され、不揮発性メモリ１２０６に記
憶されているガンマ補正データに基づいて、アナログ画
像信号がガンマ補正され、ソース信号線側ドライバ１２
０７に供給される。ソース信号線側ドライバ１２０７に
供給されるガンマ補正された画像信号と、ゲイト信号線
側シフトレジスタ１２０８からの信号とによって画素領
域の対応する画素ＴＦＴが選択される。このようにして
各画素に所定の階調に対応した画像情報が書き込まれ、
画素領域に映像が表示される。表示される映像には適切
なガンマ補正が施されているので、階調表示の良好な映
像が表示される。なお、供給されるアナログ画像信号
は、テレビジョン信号やビデオ信号などのアナログ信号
が用いられてもよい。
【０１４９】本実施例の液晶表示装置は、図１２におい
て参照符号１２１４で示される部分、つまり画素領域１
２０９、ソース信号線側ドライバ１２０７、ゲイト信号
線側ドライバ１２０８、ガンマ補正制御回路１２０３、
Ｄ／Ａ変換回路１２０４、Ａ／Ｄ変換回路１２０５、お
よび不揮発性メモリ１２０６のいずれもがＴＦＴによっ
て構成され、基板上に一体形成される。また、その他の
周辺回路もＴＦＴによって基板上に一体形成され得る。
さらに、その他の周辺回路が、ＩＣチップとして基板上
に搭載されてもよい。また、Ｄ／Ａ変換回路１２０４お
よびＡ／Ｄ変換回路１２０５は、ＩＣチップとして基板
上に搭載されてもよい。
【０１５０】なお本実施例では、不揮発性メモリ１２０
６に４ｋビットのメモリを用いたが、メモリ１２０６の
記憶容量はこれに限定されることはない。不揮発性メモ
リ１２０６には、いくつの箇所でガンマ補正を行うかに
応じて、４ｋビット以下あるいはこれ以上の記憶容量を
有するメモリが用いられてもよい。
【０１５１】また、本実施例の不揮発性メモリを有する
液晶表示装置のガンマ補正システムは、実施例１の工程
に従って作製され得る。また、実施例１、２、および３
で説明したシステム（直視、フロントプロジェクタ、リ
アプロジェクタによるガンマ補正データの作製）に適応
させることができる。
【０１５２】（実施例５）
【０１５３】本実施例では、実施例１のガンマ補正シス
テムにさらに揮発性メモリを備えたガンマ補正システム
について説明する。なお、本実施例では、６ビットのデ
ジタル画像信号を扱う６４階調の半導体表示装置を用い
るものとする。特に、半導体表示装置の中でも、液晶表
示装置を用いるものとする。なお、本実施例では、６ビ
ットのデジタル画像信号により、６４階調の表示が行え
る液晶表示装置を用いたが、本発明のガンマ補正システ
ムは、６４階調の半導体表示装置に限定されるわけでは
なく、６４階調、１２８階調、２５６階調、あるいはさ
らに高い階調の半導体表示装置を用いることもできる。
【０１５４】図１３を参照する。図１３は、本実施例の
液晶表示装置のガンマ補正システムの概略構成図であ
る。１３０１はシグナルジェネレータであり、デジタル
画像信号（階調信号）を供給する。１３０２はガンマ補
正制御回路である。１３０３は揮発性メモリ、１３０４
は不揮発性メモリである。ガンマ補正制御回路１３０２
は、シグナルジェネレータ１３０１から供給されるデジ
タル画像信号をガンマ補正し（それぞれの階調信号がガ
ンマ補正制御回路１０２に最初に入力される時は、階調
信号はガンマ補正されなくてもよい）、ソース信号線側
ドライバ１３０５に送出する。１３０６はゲイト信号線
側シフトレジスタであり、１３０７は複数の画素ＴＦＴ
がマトリクス状に配置された画素領域である。
【０１５５】１３０８は撮像装置であり、本実施例では
ＣＣＤカメラを用いた。また、撮像装置１３０８には、
デジタルビデオカメラ等、他の撮像装置を用いることも
できる。また、単に表示された映像の明るさや輝度を測
定する輝度計あるいは照度計が用いられてもよい。輝度
計あるいは照度計が用いられる場合、これらの装置から
供給される信号をデジタル信号に変換するＡ／Ｄ変換回
路を用いるとよい。
【０１５６】１３０９は、デジタルシグナルプロセッサ
であり、撮像装置１３０８から供給されるデジタル信号
とリファレンスデータ供給源１３１０から供給されるデ
ジタル信号とを比較し、そのデータのずれをガンマ補正
制御回路１３０２にフィードバックする。なお、リファ
レンスデータは、シグナルジェネレータ１３０１から直
接供給されてもよい。
【０１５７】本実施例のガンマ補正システムは、実施例
１と同様の方法で、ガンマ補正のデータが作成される。
実施例１と異なる点は、作成されたガンマ補正データ
は、高速の揮発性メモリ（ＳＲＡＭ）１３０３に一旦記
憶される。すべてのガンマ補正データが得られ、揮発性
メモリ１３０３の記憶内容が不揮発性メモリ１３０４に
書き込まれる。
【０１５８】階調信号のガンマ補正データが全て不揮発
性メモリ１３０４に記憶されると、シグナルジェネレー
タ１３０１、デジタルシグナルプロセッサ１３０９は、
液晶パネルから切り離される。以上をもって、ガンマ補
正のデータの作成が終了する。
【０１５９】以後、本実施例の液晶表示装置に電源が投
入されると、不揮発性メモリ１３０４に記憶されている
記憶内容が揮発性メモリ１３０３に書き込まれる。その
後、デジタル画像信号がガンマ補正制御回路１３０２に
供給され、揮発性メモリ１３０３に記憶されているガン
マ補正データに基づいて、デジタル画像信号がガンマ補
正され、ソース信号線側ドライバ１３０５に供給され
る。ソース信号線側ドライバ１３０５に供給されるガン
マ補正された画像信号と、ゲイト信号線側シフトレジス
タ１３０６からの信号とによって画素領域の対応する画
素ＴＦＴが選択される。このようにして各画素に所定の
階調に対応した画像情報が書き込まれ、画素領域に映像
が表示される。表示される映像には適切なガンマ補正が
施されているので、階調表示の良好な映像が表示され
る。なお、供給されるデジタル画像信号は、コンピュー
タなどからのデータ信号でもよいし、テレビジョン信号
やビデオ信号などのアナログ信号をＤ／Ａ変換し、デジ
タル信号としたものでもよい。
【０１６０】本実施例の液晶表示装置は、図１３におい
て参照符号１３１１で示される部分、つまり画素領域１
３０７、ソース信号線側ドライバ１３０５、ゲイト信号
線側ドライバ１３０６、ガンマ補正制御回路１３０２、
揮発性メモリ１３０３、および不揮発性メモリ１３０４
のいずれもがＴＦＴによって構成され、基板上に一体形
成される。また、その他の周辺回路もＴＦＴによって基
板上に一体形成され得る。さらに、その他の周辺回路
が、ＩＣチップとして基板上に搭載されてもよい。
【０１６１】本実施例の液晶表示装置は、電源投入時に
不揮発性メモリに記憶されているガンマ補正データが、
高速の揮発性メモリ１３０３に書き込まれる。ガンマ補
正制御回路は、高速の揮発性メモリからガンマ補正デー
タを読み出すので、高速な信号処理が行える。
【０１６２】また、本実施例のＳＲＡＭを上記実施例１
〜４に用いてもよい。
【０１６３】また、本実施例の不揮発性メモリを有する
液晶表示装置のガンマ補正システムは、実施例１の工程
に従って作製され得る。また、実施例１、２、および３
で説明したシステム（直視、フロントプロジェクタ、リ
アプロジェクタによるガンマ補正データの作製）に適応
させることができる。
【０１６４】（実施例６）
【０１６５】本実施例では、４ビットのデジタル階調の
液晶表示装置のガンマ補正システムについて説明する。
なお、本実施例では、４ビットのデジタル階調つまり、
１６階調の液晶表示装置を用いるが、必要に応じて、こ
れ以上の階調の液晶表示装置を用いることができる。
【０１６６】図１４を参照する。図１４には、本実施例
のガンマ補正システムの構成図が示されている。１４０
１はシグナルジェネレータであり、ガンマ補正データを
作成する際にソース信号線側ドライバ１４０５に階調信
号（デジタル信号）を供給する。１４０２はガンマ補正
制御回路であって、ソース信号線ドライバ１４０４のＤ
／Ａ変換部に接続されている。１４０３は不揮発性メモ
リであり、作成されたガンマ補正データを記憶する。１
４０５はゲイト信号線ドライバであり、１４０６は複数
の画素ＴＦＴがマトリクス状に配置された画素領域であ
る。
【０１６７】１４０７は撮像装置であり、本実施例では
ＣＣＤカメラを用いた。また、撮像装置１４０７には、
デジタルビデオカメラ等、他の撮像装置を用いることも
できる。また、単に表示された映像の明るさや輝度を測
定する輝度計あるいは照度計が用いられてもよい。輝度
計あるいは照度計が用いられる場合、これらの装置から
供給される信号をデジタル信号に変換するＡ／Ｄ変換回
路を用いるとよい。
【０１６８】１４０８は、デジタルシグナルプロセッサ
（ＤＳＰ）であり、撮像装置１４０７から供給されるデ
ジタル信号とリファレンスデータ供給源１４０９から供
給されるデジタル信号とを比較し、そのデータのずれを
ガンマ補正制御回路１４０２にフィードバックする。な
お、リファレンスデータは、シグナルジェネレータ１４
０１から直接供給されてもよい。
【０１６９】次に、本実施例のガンマ補正システムの動
作について説明する。図１５を参照する。本実施例のガ
ンマ補正システムでは、シグナルジェネレータ１４０１
から供給される階調信号（デジタル信号）に直接ガンマ
補正を行うのではなく、ソース信号線側ドライバのＤ／
Ａ変換回路部でガンマ補正を行う。
【０１７０】シグナルジェネレータ１４０１から送出さ
れる４ビットの階調信号は、ソース線側ドライバのアド
レス線１５０２に供給される。アドレス線１５０２に供
給された階調信号は、ソース信号線側シフトレジスタか
らの信号によって選択され、ラッチ回路３０３に一時的
に貯えられる。階調信号は所定のタイミングでラッチ回
路１５０３からスイッチング回路１５０４、電圧供給線
（ＤＣ１〜ＤＣ１６）１５０５、および階調電圧制御回
路１５０６から成るＤ／Ａ変換回路部に入力される。
【０１７１】スイッチング回路１５０４は、ラッチ回路
１１０３から供給される信号に従って、階調電圧制御回
路１５０６で電圧が調整された電圧線ＤＣ１〜ＤＣ１６
のうちいずれかの電圧供給線を選択し、ソース信号線１
５０７に供給する。
【０１７２】ソース信号線１５０７に供給された所定の
階調に対応した信号電圧と、ゲイト信号線側シフトレジ
スタ１５０８からの信号とによって対応する画素ＴＦＴ
１５０９が選択される。このようにして画素領域の各画
素に所定の階調に対応した画像情報が書き込まれ、画素
領域に映像が表示される。
【０１７３】表示された映像は、撮像装置１４０８を用
いて再びデジタル信号化される。撮像装置１４０８から
供給されるデジタル信号は、デジタルシグナルプロセッ
サ１４０９に送出される。デジタルシグナルプロセッサ
１４０９は、撮像装置１４０８から供給されるデジタル
信号とリファレンスデータ供給源１４１０から供給され
るデジタル信号とを比較し、そのずれをガンマ補正制御
回路に送出する。
【０１７４】次に図１６を参照する。図１６には、階調
電圧制御回路１５０６、ガンマ補正制御回路１４０３、
および不揮発性メモリ１４０４が示されている。階調電
圧制御回路１５０６は、電圧供給線ＤＣ１〜１６、複数
のＴＦＴＴｒ1、1 〜Ｔｒ15、4、および複数の抵抗から構
成されている。
【０１７５】ガンマ補正制御回路によって選択されるＴ
ＦＴによって、電圧供給線ＤＣ１〜ＤＣ１６に印加され
る電圧が調整され、結果として階調信号がガンマ補正さ
れるようになっている。
【０１７６】デジタルシグナルプロセッサ１４０９から
送出される信号によって、ガンマ補正制御回路は、、所
望の電圧が得られるように階調電圧制御回路１５０６の
ＴＦＴを制御する。
【０１７７】そして、調節された階調電圧信号によっ
て、再び画素領域の画素ＴＦＴが選択され、画素領域に
映像が表示される。表示された映像は、撮像装置１４０
８で再びデジタル信号化され、デジタルシグナルプロセ
ッサ１４０９によってリファレンスデータ１４１０と再
び比較され、そのずれがガンマ補正制御回路１４０３に
再び送出される。
【０１７８】以上の動作が適当なガンマ補正のデータが
得られるまで繰り返される。例えば、シグナルジェネレ
ータから画素に印加される最大電圧の１０％の電圧デー
タ（階調信号）がガンマ補正制御回路に供給された場
合、画素領域に表示される画像の強度が最大電圧が印加
された時の１０％（あるいはほぼ１０％）となるまで繰
り返される。
【０１７９】得られたガンマ補正の為のデータ（つまり
階調電圧制御回路のＴＦＴＴｒ1、1〜Ｔｒ15、4のうち、
どの複数のＴＦＴを選択するか）が、不揮発性メモリ１
４０４に記憶される。
【０１８０】図１７を参照する。図１７には、本実施例
で用いられる電圧供給線ＤＣ１〜ＤＣ１６に印加される
電圧の状態を示した一例である。縦軸は電圧（Ｖ）を示
している。なお、点線で示されているものはガンマ補正
前のものであり、実線で示されているものはガンマ補正
後のものである。
【０１８１】本実施例では、電圧供給線ＤＣ１〜ＤＣ１
６に印加される階調電圧に、ガンマ補正を施すことによ
って、デジタル画像信号に応じてスイッチング回路１１
１５０４によって選択された電圧線が所望の階調電圧を
ソース信号線に供給することができる。
【０１８２】ガンマ補正のためのデータが得られたら、
デジタルシグナルプロセッサ１４０９、シグナルジェネ
レータ１４０１はとり外され、以後ソース信号線側ドラ
イバのアドレス線に画像信号が供給される。
【０１８３】本実施例においては、アドレス線１５０２
に供給されるデジタル信号は、直接はガンマ補正されて
いない。本実施例では、スイッチング回路１５０４によ
って選択される電圧供給線ＤＣ１〜ＤＣ１６に、それぞ
れ等電圧を印加するのではなく、あらかじめ非線型に電
圧が印加されるようにしておく。そうすることによっ
て、画像信号にガンマ補正をすることができる。
【０１８４】また、本実施例の不揮発性メモリを有する
液晶表示装置のガンマ補正システムは、実施例１の工程
に従って作製され得る。また、実施例１、２、および３
で説明したシステム（直視、フロントプロジェクタ、リ
アプロジェクタによるガンマ補正データの作製）に適応
させることができる。
【０１８５】（実施例７）
【０１８６】本実施例では、上記実施例１〜６のガンマ
補正システムに用いられる不揮発性メモリを含む液晶表
示装置の別の作製方法について説明する。
【０１８７】本実施例では、実施例１の非晶質珪素膜を
レーザー光あるいはレーザー光と同等の強度を持つ強光
の照射を行い、非晶質珪素膜の結晶化を行う。レーザー
光としては、エキシマレーザー光が好ましい。エキシマ
レーザーとしては、ＫｒＦ、ＡｒＦ，ＸｅＣｌを光源と
したパルスレーザを利用すればよい。
【０１８８】また、レーザー光と同等の強度を持つ強光
としては、ハロゲンランプまたはメタルハライドランプ
からの強光、赤外光または紫外光ランプからの強光を利
用することができる。
【０１８９】本実施例では、線状に加工されたエキシマ
レーザー光を基板の一端から他端へ走査し、非晶質珪素
膜の全面を結晶化する。この時、レーザー光のスウィー
プ速度は１．２ｍｍ／ｓ、処理温度は室温、パルス周波
数は３０Ｈｚ、レーザーエネルギーは３００〜３１５ｍ
Ｊ／ｃｍ2 とする。この工程によって結晶性珪素膜が得
られる。
【０１９０】その他の工程については、実施例１と同じ
であるので、ここでは省略する。
【０１９１】なお、不揮発性メモリ部だけ本実施例の方
法で作製し、他の部分は実施例１の方法で作製してもよ
い。
【０１９２】（実施例８）
【０１９３】本実施例では、上記実施例１において、結
晶化に利用した触媒元素をゲッタリングして除去するた
めの工程を加えた場合の例を示す。具体的には触媒元素
（ニッケル）のゲッタリングに１５族から選ばれた元素
によるゲッタリング効果を利用する。なお、１５族から
選ばれた元素においては、Ｐ（リン）、Ｎ（窒素）、Ａ
ｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）を
用いることができるが、本実施例では、代表的なリンを
用いる場合を示す。
【０１９４】まず、実施例１の方法に従って、図４
（Ｂ）の状態を得る。この状態では、非晶質珪素膜は、
結晶化されている。その後、マスク絶縁膜４０３を除去
し、新たに複数の開口部を有するレジストマスク１８０
１を作成する（図１８（Ａ））。この開口部は、後に活
性層として利用しない（除去してしまう）領域が露出す
るような位置に形成する。
【０１９５】次に、レジストマスク１８０１をマスクと
してリンの添加工程を行う。この．添加工程にはイオン
注入法またはイオンドーピング法を用いる。添加条件は
ＲＦ電力を２０Ｗ、加速電圧を５〜３０ｅＶ（代表的に
は１０ｋｅＶ）に設定し、リンのドーズ量は１×１０13
ａｔｏｍｓ／ｃｍ2 以上（好ましくは５×１０13〜５×
１０15ａｔｏｍｓ／ｃｍ2 ）とする。
【０１９６】添加するリンの濃度の目安としては、結晶
性珪素膜４０２中に含まれるニッケル濃度よりも１桁以
上高い濃度を添加するとよい。
【０１９７】こうして、結晶性珪素膜の内部には、リン
が添加された領域（ゲッタリング領域）１８０２〜１８
０４が形成される（図１８（Ａ））。
【０１９８】次に、レジストマスク１８０１を除去した
後、ニッケルをゲッタリングするための加熱処理を行
う。この加熱処理により被ゲッタリング領域１８０５〜
１８０７に含まれるニッケルは、矢印で示されるように
ゲッタリング領域１８０２〜１８０４に捕獲されていく
（図１８（Ｂ））。
【０１９９】この加熱処理は、不活性雰囲気、水素雰囲
気、酸化性雰囲気、またはハロゲン元素を含む酸化性雰
囲気におけるファーネスアニールでよい。また、処理温
度は、４００〜８００℃（好ましくは５５０〜６５０
℃）とし、処理時間は２時間以上（好ましくは４〜１２
時間）とすればよい。処理温度は高い方がより短時間で
済み、ゲッタリング効果も高いが、ガラス基板の耐熱性
を考慮すると６５０℃以下にすることが望ましい。ま
た、基板に石英基板を用いる場合は、処理温度を高くし
てもよいことが理解される。
【０２００】こうして、ゲッタリング領域１８０２〜１
８０４にニッケルをゲッタリングしたら、結晶性珪素膜
をパターンニングして、被ゲッタリング領域１８０５〜
１８０７のみから成る活性層１８０８〜１８１０を形成
する。この際、ゲッタリング領域１８０２〜１８０４お
よびその近傍は、高濃度にニッケルを含んでいるため、
活性層には利用しないで完全に除去することが好まし
い。
【０２０１】次にゲイト絶縁膜１８１１を形成し、上部
にアルミニウムを主成分とするゲイト電極の原形１８１
２〜１８１４を形成する。以後の工程については、実施
例１と同じであるので、ここでは省略する。
【０２０２】また、本実施例で作製した不揮発性メモリ
を含む液晶表示装置を、実施例１、２、および３で説明
したシステム（直視、フロントプロジェクタ、リアプロ
ジェクタによるガンマ補正データの作製）に適応させる
ことができる。
【０２０３】なお、不揮発性メモリ部だけ本実施例の方
法で作製し、他の部分は実施例１の方法で作製してもよ
い。
【０２０４】（実施例９）
【０２０５】本実施例では、フローティングゲイトを有
する逆スタガー型のＴＦＴによって不揮発性メモリを構
成する場合について図１９〜図２１を用いて説明する。
なお、図１９〜図２１においては、不揮発性メモリの一
つのメモリセルのみに注目しているが、画素ＴＦＴや周
辺回路等も同時に形成され得る。実際には、実施例１で
示したように、複数のメモリセルがマトリクス状に配置
されて不揮発性メモリを構成する。
【０２０６】図１９を参照する。まず、ガラス基板１９
０１上に酸化珪素膜でなる下地膜１９０２を設け、その
上にゲイト電極１９０３、１９０４を形成する。本実施
例では、ゲイト電極１９０３、１９０４として２００ｎ
ｍ〜４００ｎｍ厚のクロム膜を使用するが、アルミニウ
ム合金、タンタル、タングステン、モリブデン、導電性
を付与した珪素膜等を用いてもよい。
【０２０７】次に、ゲイト電極１９０３、１９０４上に
ゲイト絶縁膜１９０５を１００〜２００ｎｍの厚さに形
成する。ゲイト絶縁膜１９０５としては、酸化珪素膜、
窒化珪素膜、または酸化珪素膜と窒化珪素膜との積層膜
を用いる。また、ゲイト電極を陽極酸化して得られる陽
極酸化膜をゲイト絶縁膜として利用することもできる。
【０２０８】次に、フローティングゲイト電極１９０６
を形成する。本実施例では、フローティングゲイト電極
としてクロム膜を使用するが、アルミニウム合金、タン
タル、タングステン、モリブデン、導電性を付与した珪
素膜等を用いてもよい。
【０２０９】次に、絶縁膜１９０７を１０〜５０ｎｍの
厚さに形成する。絶縁膜１９０７としては、酸化珪素
膜、窒化珪素膜、または酸化珪素膜と窒化珪素膜との積
層膜を用いる。
【０２１０】次に、非晶質珪素膜１９０８を１０〜７５
ｎｍ（好ましくは１５〜４５ｎｍ）の厚さに形成する。
こうして図１（Ｂ）の状態が得られる。
【０２１１】次に、非晶質珪素膜１９０８をレーザー光
あるいはレーザー光と同等の強度を持つ強光の照射を行
い、非晶質珪素膜の結晶化を行う。レーザー光として
は、エキシマレーザー光が好ましい。エキシマレーザー
としては、ＫｒＦ、ＡｒＦ，ＸｅＣｌを光源としたパル
スレーザを利用すればよい。
【０２１２】また、レーザー光と同等の強度を持つ強光
としては、ハロゲンランプまたはメタルハライドランプ
からの強光、赤外光または紫外光ランプからの強光を利
用することができる。
【０２１３】本実施例では、線状に加工されたエキシマ
レーザー光を基板の一端から他端へ走査し、非晶質珪素
膜の全面を結晶化する。この時、レーザー光のスウィー
プ速度は１．２ｍｍ／ｓ、処理温度は室温、パルス周波
数は３０Ｈｚ、レーザーエネルギーは３００〜３１５ｍ
Ｊ／ｃｍ2 とする。この工程によって結晶性珪素膜が得
られる。
【０２１４】こうして図１９（Ｃ）に示すように、結晶
性珪素膜１９０９が得られる。この結晶性珪素膜１９０
９をパターンニングして、活性層１９１０および１９１
１を形成する。
【０２１５】次に、レジストマスク１９１２および１９
１３を形成する。そして、Ｐ型を付与する不純物元素
（代表的にはボロン、インジウム）を添加し、１×１０
19〜１×１０20ａｔｏｍｓ／ｃｍ3 程度の濃度となるよ
うに添加し、Ｐ型ＴＦＴのソース領域１９１４およびド
レイン領域１９１５を形成する。また、活性層のうちレ
ジストマスク１９１２で覆われている部分がチャネル領
域となる（図２０（Ａ））。
【０２１６】次に、レジストマスク１９１２および１９
１３を除去し、レジストマスク１９１６および１９１７
を形成する。そして、Ｎ型を付与する不純物元素（代表
的にはリン、砒素）を添加して、１×１０17〜５×１０
18ａｔｏｍｓ／ｃｍ3 程度の低濃度不純物領域１９１８
および１９１９を形成する（図２０（Ｂ））。
【０２１７】次に、レジストマスク１９１６および１９
１７を除去し、レジストマスク１９１６’および１９２
０を形成する。そして、再びＮ型を付与する不純物元素
を図２０（Ｂ）の工程よりも高濃度（１×１０19〜１×
１０20ａｔｏｍｓ／ｃｍ3 ）に添加してＮ型ＴＦＴのソ
ース・ドレイン領域１９２１および１９２２を形成す
る。なお、１９２３および１９２４は低濃度不純物領
域、１９２５はチャネル形成領域でである。
【０２１８】なお、説明の都合上、本実施例では、Ｐ型
ＴＦＴに低濃度不純物領域を設けない図を示している
が、周辺回路のＰ型ＴＦＴ等には低濃度不純物領域を設
けてもよい。この場合、Ｐ型を付与する不純物の添加の
工程は、２回に分けて行う。
【０２１９】次に、レジストマスク１９１６’および１
９２０を除去した後、エキシマレーザー光を照射する
（レーザーアニール）ことによって、イオン注入時のダ
メージの回復と添加した不純物の活性化を行う（図２１
（Ａ））。
【０２２０】レーザーアニールが終了したら、層間絶縁
膜１９２６を３００〜５００ｎｍに形成する（図２１
（Ｂ））。層間絶縁膜１９２６は、酸化珪素膜、窒化珪
素膜、有機性樹脂、あるいはそれらの積層膜によって構
成される。
【０２２１】次に、層間絶縁膜１９２６の上に、金属薄
膜で成るソース電極１９２７、１９２９、およびドレイ
ン電極１９２８を形成する。この金属薄膜としては、ア
ルミニウム、タンタル、チタン、タングステン、モリブ
デン、またはそれらの積層膜を用いればよい（図２１
（Ｂ））。
【０２２２】次に、全体に対して水素雰囲気中、３５０
℃で２時間程度の加熱処理を行い、膜中（特にチャネル
形成領域）の不対結合手を水素終端する。以上の工程に
よって図２１（Ｂ）の状態が得られる。
【０２２３】以後は、実施例１の工程に従い、液晶パネ
ルを作製する。
【０２２４】また、本実施例で作製した不揮発性メモリ
を含む液晶表示装置を、実施例１、２、および３で説明
したシステム（直視、フロントプロジェクタ、リアプロ
ジェクタによるガンマ補正データの作製）に適応させる
ことができる。本実施例の製造方法によって実施例４、
５、および６の液晶表示装置を作製することもできる。
【０２２５】（実施例１０）
【０２２６】本実施例では、実施例９の工程において、
非晶質珪素膜の結晶化に、実施例８の方法を用いる。具
体的には、結晶化に利用した触媒元素をゲッタリングし
て除去するための工程を加える。これには触媒元素（ニ
ッケル）のゲッタリングに１５族から選ばれた元素によ
るゲッタリング効果を利用する。なお、１５族から選ば
れた元素においては、Ｐ（リン）、Ｎ（窒素）、Ａｓ
（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）を用
いることができる。
【０２２７】また、本実施例で作製した不揮発性メモリ
を含む液晶表示装置を、実施例１、２、および３で説明
したシステム（直視、フロントプロジェクタ、リアプロ
ジェクタによるガンマ補正データの作製）に適応させる
ことができる。本実施例の製造方法によって実施例４、
５、および６の液晶表示装置を作製することもできる。
【０２２８】（実施例１１）
【０２２９】なお、上記実施例１〜１０では、表示媒体
として液晶を用いる場合について説明してきたが、本発
明の半導体表示装置に、液晶と高分子との混合層を用
い、いわゆる高分子分散型液晶表示装置とすることもで
きる。また、本発明を、印加電圧に応答して光学的特性
が変調され得るその他のいかなる表示媒体を備えた表示
装置に用いてもよい。例えば、エレクトロルミネセンス
素子、あるいはエレクトロクロミクスなどを表示媒体と
して備えた表示装置に用いてもよい。この場合も、メモ
リや周辺回路などを含むアクティブマトリクス基板の作
製には、実施例１で説明した工程が利用される。
【０２３０】（実施例１２）
【０２３１】上記実施例１〜１１の半導体装置は、様々
な用途がある。本実施例では、これらの半導体装置につ
いて説明する。
【０２３２】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、ヘッドマウントディスプレイ、カー
ナビゲーション、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話など）などが挙げ
られる。それらの一例を図２２に示す。
【０２３３】図２２（Ａ）は携帯電話であり、本体２２
０１、音声出力部２２０３、音声入力部２２０３、表示
装置２２０４、操作スイッチ２２０５、アンテナ２２０
６で構成される。
【０２３４】図２２（Ｂ）はビデオカメラであり、本体
２３０１、表示装置２３０２、音声入力部２３０３、操
作スイッチ２３０４、バッテリー２３０５、受像部２３
０６で構成される。
【０２３５】図２２（Ｃ）はモバイルコンピュータであ
り、本体２４０１、カメラ部２４０２、受像部２４０
３、操作スイッチ２４０４、表示装置２４０５で構成さ
れる。
【０２３６】図２２（Ｄ）はヘッドマウントディスプレ
イであり、本体２５０１、表示装置２５０２、バンド部
２５０３で構成される。
【０２３７】（実施例１３）
【０２３８】本実施例では、実施例１、実施例７、実施
例８、実施例９、または実施例１００で説明した液晶表
示装置において、ゲイト電極にＴａ（タンタル）または
Ｔａ合金を用いた場合について説明する。
【０２３９】ＴａまたはＴａ合金をゲイト電極に用いる
と、約４５０℃から約６００℃で熱酸化することがで
き、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に
形成される。この酸化膜は、上記実施例１で説明した、
Ａｌ（アルミニウム）をゲイト電極として用いたときに
形成される酸化膜よりも膜質は良いことがわかってい
る。
【０２４０】このことは、絶縁膜の耐圧評価の一つであ
るＪ−Ｅ特性（電流密度−電界強度特性）において、Ｔ
ａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特
性を有することによってわかった。
【０２４１】また、Ｔａ2 Ｏ 3は、比誘電率が１１．６
前後であり、フローティングゲイト−コントロールゲイ
ト間の容量が大きいので、Ａｌをゲイト電極に用いた場
合に比較してフローティングゲイトに電荷が注入されや
すいという利点もある。
【０２４２】また、Ｔａをゲイト電極に用いた場合、上
記実施例で行ったように陽極酸化することもできる。
【０２４３】（ＣＧＳに関する知見）
【０２４４】ここで、上記実施例１に記載した作製方法
によって作製され半導体薄膜について説明する。上記実
施例１の作製方法によると、非晶質珪素膜を結晶化させ
て、連続粒界結晶シリコン（いわゆるContinuous Grain
Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得るこ
とができる。
【０２４５】上記実施例１の作製方法によって得られた
半導体薄膜の横成長領域は棒状または偏平棒状結晶の集
合体からなる特異な結晶構造を示す。以下にその特徴に
ついて示す。
【０２４６】〔活性層の結晶構造に関する知見〕
【０２４７】上記実施例１の作製工程に従って形成した
横成長領域は、微視的に見れば複数の棒状（または偏平
棒状）結晶が互いに概略平行に特定方向への規則性をも
って並んだ結晶構造を有する。このことはＴＥＭ（透過
型電子顕微鏡法）による観察で容易に確認することがで
きる。
【０２４８】また、本発明者らは上述した作製方法によ
って得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高
分解能透過型電子顕微鏡法）を用いて８００万倍に拡大
し、詳細に観察した（図２５（Ａ））。ただし、本明細
書中において結晶粒界とは、断りがない限り異なる棒状
結晶同士が接した境界に形成される粒界を指すものと定
義する。従って、例えば別々の横成長領域がぶつかりあ
って形成される様なマクロな意味あいでの粒界とは区別
して考える。
【０２４９】ところで前述のＨＲ−ＴＥＭ（高分解能透
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。同手法を用いること
で結晶格子の配列状態を格子縞として観察することが可
能である。従って、結晶粒界を観察することで、結晶粒
界における原子同士の結合状態を推測することができ
る。
【０２５０】本発明者らが得たＴＥＭ写真（図２５
（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶
粒界で接した状態が明瞭に観察された。また、この時、
二つの結晶粒は結晶軸に多少のずれが含まれているもの
の概略｛１１０｝配向であることが電子線回折により確
認されている。
【０２５１】ところで、前述の様なＴＥＭ写真による格
子縞観察では｛１１０｝面内に｛１１１｝面に対応する
格子縞が観察された。なお、｛１１１｝面に対応する格
子縞とは、その格子縞に沿って結晶粒を切断した場合に
断面に｛１１１｝面が現れる様な格子縞を指している。
格子縞がどの様な面に対応するかは、簡易的には格子縞
間の距離により確認できる。
【０２５２】この時、本発明者らは上述した実施例１の
作製方法によって得られた半導体薄膜のＴＥＭ写真を詳
細に観察した結果、非常に興味深い知見を得た。写真に
見える異なる二つの結晶粒ではどちらにも｛１１１｝面
に対応する格子縞が見えていた。そして、互いの格子縞
が明らかに平行に走っているのが観察されたのである。
【０２５３】さらに、結晶粒界の存在と関係なく、結晶
粒界を横切る様にして異なる二つの結晶粒の格子縞が繋
がっていた。即ち、結晶粒界を横切る様にして観測され
る格子縞の殆どが、異なる結晶粒の格子縞であるにも拘
らず直線的に連続していることが確認できた。これは任
意の結晶粒界で同様であり、全体の９０％以上（典型的
には９５％以上）の格子縞が結晶粒界で連続性を保って
いる。
【０２５４】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
【０２５５】なお、図２５（Ｂ）に、本発明者らはリフ
ァレンスとして従来の多結晶珪素膜（いわゆる高温ポリ
シリコン膜）についても電子線回折およびＨＲ−ＴＥＭ
観察による解析を行った。その結果、異なる二つの結晶
粒において互いの格子縞は全くバラバラに走っており、
結晶粒界で整合性よく連続する様な接合は殆どなかっ
た。即ち、結晶粒界では格子縞が途切れた部分（矢印で
示している部分等）が多く、結晶欠陥が多いことが判明
した。このような部分では、未結合手が存在することに
なり、トラップ準位としてキャリアの移動を阻害する可
能性が高い。
【０２５６】本発明者らは、上述した実施例１の作製方
法で得られる半導体薄膜の様に格子縞が整合性良く対応
した場合の原子の結合状態を整合結合と呼び、その時の
結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪
素膜に多く見られる様に格子縞が整合性良く対応しない
場合の原子の結合状態を不整合結合と呼び、その時の結
合手を不整合結合手（又は不対結合手）と呼ぶ。
【０２５７】本願発明で利用する半導体薄膜は結晶粒界
における整合性が極めて優れているため、上述の不整合
結合手が極めて少ない。本発明者らが任意の複数の結晶
粒界について調べた結果、全体の結合手に対する不整合
結合手の存在割合は10％以下（好ましくは５％以下、さ
らに好ましくは３％以下）であった。即ち、全体の結合
手の90％以上（好ましくは95％以上、さらに好ましくは
97％以上）が整合結合手によって構成されているのであ
る。
【０２５８】また、上述の実施例１の作製方法に従って
作製した横成長領域を電子線回折で観察した結果を図２
６（Ａ）に示す。なお、図２６（Ｂ）は比較のために観
察した従来のポリシリコン膜（高温ポリシリコン膜と呼
ばれるもの）の電子線回折パターンである。
【０２５９】なお、図２６（Ａ）および図２６（Ｂ）は
電子線の照射スポットの径を1.35μｍとして測定を行っ
ているため、格子縞レベルに比べて十分マクロな領域の
情報を拾っていると考えてよい。
【０２６０】また、図２６（Ｃ）は単結晶シリコンの
｛１１０｝面に垂直に電子線を照射した場合の電子線回
折パターンの模式図である。通常、この様な電子線回折
パターンと観測結果とを見比べ、観察試料の配向性が何
であるかを推測する。
【０２６１】図２６（Ａ）の場合、図２６（Ｃ）に示す
様な〈１１０〉入射に対応する回折斑点が比較的きれい
に現れており、結晶軸が〈１１０〉軸である（結晶面が
｛１１０｝面である）ことが確認できる。
【０２６２】なお、各斑点は同心円状の広がりを僅かに
もっているが、これは結晶軸まわりにある程度の回転角
度の分布をもつためと予想される。その広がりの程度は
パターンから見積もっても５°以内である。
【０２６３】また、多数観測するうちには回折斑点が部
分的に見えない場合があった（図２６（Ａ）でも一部分
の回折斑点が見えない）。おそらくは概略｛１１０｝配
向であるものの、わずかに結晶軸がずれているために回
折パターンが見えなくなっているものと思われる。
【０２６４】本発明者らは、結晶面内に殆ど必ず｛１１
１｝面が含まれるという事実を踏まえ、おそらく〈１１
１〉軸まわりの回転角のずれがその様な現象の原因であ
ろうと推測している。
【０２６５】一方、図２６（Ｂ）に示す電子線回折パタ
ーンの場合、回折斑点には明瞭な規則性が見られず、ほ
ぼランダムに配向していることが確認できる。即ち、
｛１１０｝面以外の面方位の結晶が不規則に混在すると
予想される。
【０２６６】これらの結果が示す様に、上述の実施例１
の作製方法による結晶性珪素膜の特徴は殆ど全ての結晶
粒が概略｛１１０｝面に配向しており、かつ、結晶粒界
において格子に連続性を有することにある。この特徴
は、従来のポリシリコン膜にはないものである。
【０２６７】以上の様に、上述の実施例１の作製方法で
作製された半導体薄膜は従来の半導体薄膜とは全く異な
る結晶構造（正確には結晶粒界の構造）を有する半導体
薄膜であった。本発明者らは本願発明で利用する半導体
薄膜について解析した結果を特願平9-55633 号、同9-16
5216号、同9-212428号でも説明している。
【０２６８】なお、本発明者らは特開平7-321339号公報
に記載した手法に従ってＸ線回折を行い、上述の作製方
法の結晶性珪素膜について配向比率を算出した。同公報
では下記の数式１に示す様な算出方法で配向比率を定義
している。
【０２６９】
【数１】
【０２７０】ここで上述の半導体薄膜の配向性をＸ線回
折で測定した結果の一例を図２９に示す。なお、Ｘ線回
折パターンには（２２０）面に相当するピークが現れて
いるが、｛１１０｝面と等価であることは言うまでもな
い。この測定の結果、｛１１０｝面が主たる配向であ
り、配向比率は０．７以上（典型的には０．９以上）で
あることが判明した。
【０２７１】以上に示してきた通り、上述の実施例１の
作製方法による結晶性珪素膜と従来のポリシリコン膜と
は全く異なる結晶構造（結晶構成）を有していることが
判る。この点からも本願発明の結晶性珪素膜は全く新し
い半導体膜であると言える。
【０２７２】なお、上述の実施例１の半導体薄膜を形成
するにあたって結晶化温度以上の温度でのアニール工程
は、結晶粒内の欠陥低減に関して重要な役割を果たして
いる。その事について説明する。
【０２７３】図２７（Ａ）は上述の実施例１の作製方法
において、結晶化工程までを終了した時点での結晶シリ
コン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒
内（黒い部分と白い部分はコントラストの差に起因して
現れる）に矢印で示される様なジグザグ状に見える欠陥
が確認される。
【０２７４】この様な欠陥は主としてシリコン結晶格子
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図２７（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
【０２７５】一方、図２７（Ｂ）に示す様に、同倍率で
見た上述の実施例１の作製方法による結晶シリコン膜
は、結晶粒内には殆ど積層欠陥や転位などに起因する欠
陥が見られず、非常に結晶性が高いことが確認できる。
この傾向は膜面全体について言えることであり、欠陥数
をゼロにすることは現状では困難であるが、実質的にゼ
ロと見なせる程度にまで低減することができる。
【０２７６】即ち、図２７（Ｂ）に示す結晶シリコン膜
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
【０２７７】この様に、図２７（Ａ）と図２７（Ｂ）の
写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連
続性を有しているが、結晶粒内の欠陥数には大きな差が
ある。上述の実施例１の作製方法による結晶シリコン膜
が、図２７（Ａ）に示した結晶シリコン膜よりも遙に高
い電気特性を示す理由はこの欠陥数の差によるところが
大きい。
【０２７８】こうして得られた上述の実施例１の作製方
法による結晶シリコン膜（図２７（Ｂ））は、単に結晶
化を行っただけの結晶シリコン膜（図２７（Ａ））に較
べて格段に結晶粒内の欠陥数が少ないという特徴を有し
ている。
【０２７９】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では上述した実施例１の作製
方法による結晶シリコン膜のスピン密度は少なくとも 5
×1017spins/cm3 以下（好ましくは 3×1017spins/cm3
以下）であることが判明している。ただし、この測定値
はは現存する測定装置の検出限界に近いので、実際のス
ピン密度はさらに低いと予想される。
【０２８０】以上の様な結晶構造および特徴を有する本
発明の結晶シリコン膜は、連続粒界結晶シリコン（Cont
inuous Grain Silicon：ＣＧＳ）と呼ばれる。
【０２８１】従来の半導体薄膜では結晶粒界がキャリア
の移動を妨げる障壁として機能していたのだが、上述し
た実施例１の作製方法による半導体薄膜ではその様な結
晶粒界が実質的に存在しないので高いキャリア移動度が
実現される。そのため、上述した実施例１の作製方法に
よる半導体薄膜を用いて作製したＴＦＴの電気特性は非
常に優れた値を示す。この事については以下に示す。
【０２８２】〔ＴＦＴの電気特性に関する知見〕
【０２８３】上述した実施例１の作製方法による半導体
薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が
存在しない）ため、それを活性層とするＴＦＴは単結晶
シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示
す。本発明者らが試作したＴＦＴからは次に示す様なデ
ータが得られている。
【０２８４】（１）ＴＦＴのスイッチング性能（オン／
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs
（代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴ
で100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と
大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０２８５】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。
【０２８６】なお、ＣＧＳを形成するにあたって前述し
た結晶化温度以上の温度（７００〜１１００℃）でのア
ニール工程は、結晶粒内の欠陥低減に関して重要な役割
を果たしている。そのことについて以下に説明する。
【０２８７】以上のことから、ＣＧＳを作製するにあた
って、触媒元素のゲッタリングプロセスは必要不可欠な
工程であることが判る。本発明者らは、この工程によっ
て起こる現象について次のようなモデルを考えている。
【０２８８】まず、図２７（Ａ）に示す状態では結晶粒
内の欠陥（主として積層欠陥）には触媒元素（代表的に
はニッケル）が偏析している。即ち、Si-Ni-Siといった
形の結合が多数存在していると考えられる。
【０２８９】しかしながら、触媒元素のゲッタリングプ
ロセスを行うことで欠陥に存在するNiが除去されるとSi
-Ni 結合は切れる。そのため、シリコンの余った結合手
は、すぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
【０２９０】勿論、高い温度での熱アニールによって結
晶シリコン膜中の欠陥が消滅することは知られている
が、ニッケルとの結合が切れて、未結合手が多く発生す
るためのシリコンの再結合がスムーズに行われると推測
できる。
【０２９１】また、本発明者らは結晶化温度以上の温度
（７００〜１１００℃）で加熱処理を行うことで結晶シ
リコン膜とその下地との間が固着し、密着性が高まるこ
とで欠陥が消滅するというモデルも考えている。
【０２９２】〔ＴＦＴ特性とＣＧＳの関係に関する知
見〕上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層と
して、結晶粒界において結晶格子に連続性を有する半導
体薄膜を利用している点によるところが大きい。その理
由について以下に考察する。
【０２９３】結晶粒界における結晶格子の連続性は、そ
の結晶粒界が「平面状粒界」と呼ばれる粒界であること
に起因する。本明細書における平面状粒界の定義は、
「Characterization of High-Efficiency Cast-Si Sola
r Cell Wafers by MBIC Measurement ；Ryuichi Shimok
awa and Yutaka Hayashi，Japanese Journal of Applie
d Physics vol.27，No.5，pp.751-758，1988」に記載さ
れた「Planar boundary」である。
【０２９４】上記論文によれば、平面状粒界には｛１１
１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒
界、｛２２１｝twist 粒界などが含まれる。この平面状
粒界は電気的に不活性であるという特徴を持つ。即ち、
結晶粒界でありながらキャリアの移動を阻害するトラッ
プとして機能しないため、実質的に存在しないと見なす
ことができる。
【０２９５】特に｛１１１｝双晶粒界はΣ３の対応粒
界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれ
る。Σ値は対応粒界の整合性の程度を示す指針となるパ
ラメータであり、Σ値が小さいほど整合性の良い粒界で
あることが知られている。
【０２９６】本発明者らが上述の実施例１の作製方法に
よる半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒
界の殆ど（９０％以上、典型的には９５％以上）がΣ３
の対応粒界、即ち｛１１１｝双晶粒界であることが判明
した。
【０２９７】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【０２９８】従って、図２５（Ａ）のＴＥＭ写真に示さ
れた結晶粒界では、隣接する結晶粒の各格子縞が約70°
の角度で連続しており、この結晶粒界は｛１１１｝双晶
粒界であると容易に推察することができる。
【０２９９】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。
【０３００】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、上述の実施例１の作製方
法による半導体薄膜は面方位が概略｛１１０｝で揃って
いるからこそ、広範囲に渡ってこの様な対応粒界を形成
しうるのである。この特徴は、面方位が不規則な他のポ
リシリコン膜ではあり得ることではない。
【０３０１】ここで、上述の実施例１の作製方法による
半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野
像）を図２８（Ａ）に示す。白く見える領域と黒く見え
る領域とが存在するが、同色に見える部分は配向性が同
一であることを示している。
【０３０２】図２８（Ａ）で特筆すべきはこれだけ広範
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
【０３０３】他方、従来の高温ポリシリコン膜を１万５
千倍に拡大したＴＥＭ写真（暗視野像）を図２８（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図２８（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
【０３０４】また、本発明者らは、図２５に示した測定
点以外にも多数の領域に渡って観察と測定を繰り返し、
ＴＦＴを作製するのに十分な広い領域において、結晶粒
界における結晶格子の連続性が保たれていることを確認
している。
【０３０５】また、上述の実施例８または実施例１０の
製造方法において、ニッケルのゲッタリング処理をリン
を用いて行った場合の半導体薄膜を明視野で観察した場
合のＴＥＭ写真を図３０に示す。また、図３０中におい
てPoint １を３０万倍に拡大した写真を図３１（Ａ）
に、２００万倍に拡大した写真を図３１（Ｂ）に示す。
なお、図３１（Ａ）内において四角で囲まれた領域が図
３１（Ｂ）に相当する。また、Point １における電子線
回折パターン（スポット径 1.7μｍφ）を図３１（Ｃ）
に示す。
【０３０６】さらに、Point １と全く同条件でPoint ２
とPoint ３を観察した。Point ２の観察結果を図３２
（Ａ）、図３２（Ｂ）、図２２（Ｃ）に、Point ３の観
察結果を図３３（Ａ）、図３３（Ｂ）、図３３（Ｃ）に
示す。
【０３０７】これらの観察結果から、任意の結晶粒界に
おいて結晶格子に連続性が保たれており、平面状粒界が
形成されていることが判る。なお、本発明者らはここに
示した測定点以外にも多数の領域に渡って観察と測定を
繰り返し、ＴＦＴを作製するのに十分な広い領域におい
て、結晶粒界における結晶格子の連続性が確保されてい
ることを確認している。
【０３０８】
【発明の効果】
【０３０９】本発明によると、ガンマ補正を行う演算回
路およびガンマ補正を行うためのデータを記憶するメモ
リが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と
同時に一体形成されるので、半導体表示装置の小型化を
図りながら、かつ階調表示の良好な半導体表示装置が実
現できる。
【０３１０】また、半導体表示装置の中でも特に液晶表
示装置において、液晶表示装置一つ一つの特性に応じ
て、適切なガンマ補正データを作成することができるの
で、良好な階調表示が行える。
【図面の簡単な説明】
【図１】 本発明のガンマ補正システムの概略構成図で
ある。
【図２】 本発明のガンマ補正システムの模式図であ
る。
【図３】 本発明の半導体表示装置の不揮発性メモリの
回路図である。
【図４】 本発明の半導体表示装置の作製工程を示す図
である。
【図５】 本発明の半導体表示装置の作製工程を示す図
である。
【図６】 本発明の半導体表示装置の作製工程を示す図
である。
【図７】 本発明の半導体表示装置の作製工程を示す図
である。
【図８】 本発明の半導体表示装置の回路配置を示す図
である。
【図９】 本発明の半導体表示装置の断面図である。
【図１０】 本発明のガンマ補正システムの模式図であ
る。
【図１１】 本発明のガンマ補正システムの模式図であ
る。
【図１２】 本発明のガンマ補正システムの概略構成図
である。
【図１３】 本発明のガンマ補正システムの概略構成図
である。
【図１４】 本発明のガンマ補正システムの概略構成図
である。
【図１５】 本発明の半導体表示装置のドライバ部の構
成を示す図である。
【図１６】 本発明の半導体表示装置の階調電圧制御回
路の回路図である。
【図１７】 本発明のガンマ補正の特性を示す図であ
る。
【図１８】 本発明の半導体表示装置の作製工程を示す
図である。
【図１９】 本発明の半導体表示装置の作製工程を示す
図である。
【図２０】 本発明の半導体表示装置の作製工程を示す
図である。
【図２１】 本発明の半導体表示装置の作製工程を示す
図である。
【図２２】 本発明の半導体表示装置を利用した半導体
装置の概略図である。
【図２３】 従来の液晶表示装置の構成図である。
【図２４】 液晶表示装置の特性を示す図である。
【図２５】 半導体薄膜の結晶粒を示すＴＥＭ写真図で
ある。
【図２６】 半導体薄膜の電子回折パターンを示す写真
図である。
【図２７】 半導体薄膜の結晶粒を示すＴＥＭ写真図で
ある。
【図２８】 半導体薄膜の暗視野像を示すＴＥＭ写真図
である。
【図２９】 半導体薄膜のＸ線回折の結果を示すグラフ
である。
【図３０】 半導体薄膜の暗視野像を示すＴＥＭ写真図
である。
【図３１】 半導体薄膜の結晶粒界を示すＴＥＭ写真図
である。
【図３２】 半導体薄膜の結晶粒界を示すＴＥＭ写真図
である。
【図３３】 半導体薄膜の結晶粒界を示すＴＥＭ写真図
である。
【符号の説明】
１０１ シグナルジェネレータ １０２ ガンマ補正制御回路 １０３ 不揮発性メモリ １０４ ソース信号線側ドライバ １０５ ゲイト信号線側ドライバ １０６ 画素領域 １０７ 撮像装置 １０８ デジタルシグナルプロセッサ １０９ リファレンスデータ供給源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１３Ｂ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 デジタル画像信号を供給する手段と、 前記デジタル信号をガンマ補正するための制御回路と、
    前記ガンマ補正するためのデータを記憶するメモリと、
    を備えた半導体表示装置と、 前記半導体表示装置に表示される画像をデジタル信号に
    変換する手段と、 前記デジタル画像信号と前記デジタル信号とを比較する
    手段と、を備えた半導体表示装置補正システムであっ
    て、 前記制御回路および前記メモリは、ＴＦＴによって構成
    され、かつ同一絶縁基板上に一体形成される半導体表示
    装置補正システム。
  2. 【請求項２】 前記メモリは、不揮発性メモリである請
    求項１に記載の半導体表示装置補正システム。
  3. 【請求項３】 前記不揮発性メモリは、複数のＦＡＭＯ
    Ｓ型ＴＦＴを含む請求項２に記載の半導体表示装置補正
    システム。
  4. 【請求項４】 揮発性メモリを更に備え、前記揮発性メ
    モリは、ＴＦＴによって構成され、かつ前記制御回路お
    よび前記メモリと同一絶縁基板上に一体形成される請求
    項３に記載の半導体表示装置補正システム。
  5. 【請求項５】 デジタル画像信号を供給する手段と、 前記デジタル信号をアナログ信号に変換する手段と、 前記アナログ画像信号をガンマ補正するための制御回路
    と、前記ガンマ補正するためのデータを記憶するメモリ
    と、を備えた半導体表示装置と、 前記半導体表示装置に表示される画像をデジタル信号に
    変換する手段と、 前記デジタル画像信号と前記デジタル信号とを比較する
    手段と、を備えた半導体表示装置補正システムであっ
    て、 前記制御回路および前記メモリは、ＴＦＴによって構成
    され、かつ同一絶縁基板上に一体形成される半導体表示
    装置補正システム。
  6. 【請求項６】 前記メモリは、不揮発性メモリである請
    求項５に記載の半導体表示装置補正システム。
  7. 【請求項７】 前記不揮発性メモリは、複数のＦＡＭＯ
    Ｓ型ＴＦＴを含む請求項６に記載の半導体表示装置補正
    システム。
  8. 【請求項８】 揮発性メモリをさらに備え、前記揮発性
    メモリは、ＴＦＴによって構成され、かつ前記制御回路
    および前記メモリと同一絶縁基板上に一体形成される請
    求項７に記載の半導体表示装置補正システム。
  9. 【請求項９】 請求項１乃至８のいずれか一つに記載の
    半導体表示装置補正システムを用いた半導体表示装置。
  10. 【請求項１０】 入力されるデジタル画像信号をガンマ
    補正する工程と、 ガンマ補正されたデジタル画像信号を映像に変換する工
    程と、 前記映像をデジタル信号に変換する工程と、 前記デジタル画像信号と前記デジタル信号とを比較し、
    その差を前記ガンマ補正する工程に戻し、ガンマ補正デ
    ータを得る工程と、 前記ガンマ補正データをメモリに記憶させる工程と、を
    含む半導体表示装置の補正方法。
  11. 【請求項１１】 デジタル画像信号をアナログ画像信号
    に変換する工程と、 入力される前記アナログ画像信号をガンマ補正する工程
    と、 ガンマ補正された前記アナログ画像信号を映像に変換す
    る工程と、 前記映像をデジタル信号に変換する工程と、 前記デジタル画像信号と前記デジタル信号とを比較し、
    その差を前記ガンマ補正する工程に戻し、ガンマ補正デ
    ータを得る工程と、 前記ガンマ補正データをメモリに記憶させる工程と、を
    含む半導体表示装置の補正方法。
JP10156696A 1997-09-03 1998-05-20 半導体表示装置補正システムおよび半導体表示装置の補正方法 Withdrawn JPH11143379A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10156696A JPH11143379A (ja) 1997-09-03 1998-05-20 半導体表示装置補正システムおよび半導体表示装置の補正方法
TW087114364A TW384503B (en) 1997-09-03 1998-08-29 Semiconductor display device correcting system and correcting method of semiconductor display device
US09/144,538 US6335716B1 (en) 1997-09-03 1998-08-31 Semiconductor display device correcting system and correcting method of semiconductor display device
KR1019980036176A KR100561320B1 (ko) 1997-09-03 1998-09-03 반도체 디스플레이장치 보정시스템 및 반도체 디스플레이장치의 보정방법
CNB98120354XA CN1143171C (zh) 1997-09-03 1998-09-03 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件
US10/028,276 US20020079484A1 (en) 1997-09-03 2001-12-28 Semiconductor display device correcting system and correcting method of semiconductor display device
US10/941,847 US9053679B2 (en) 1997-09-03 2004-09-16 Semiconductor display device correcting system and correcting method of semiconductor display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-254257 1997-09-03
JP25425797 1997-09-03
JP10156696A JPH11143379A (ja) 1997-09-03 1998-05-20 半導体表示装置補正システムおよび半導体表示装置の補正方法

Publications (2)

Publication Number Publication Date
JPH11143379A true JPH11143379A (ja) 1999-05-28
JPH11143379A5 JPH11143379A5 (ja) 2005-07-07

Family

ID=26484379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10156696A Withdrawn JPH11143379A (ja) 1997-09-03 1998-05-20 半導体表示装置補正システムおよび半導体表示装置の補正方法

Country Status (5)

Country Link
US (3) US6335716B1 (ja)
JP (1) JPH11143379A (ja)
KR (1) KR100561320B1 (ja)
CN (1) CN1143171C (ja)
TW (1) TW384503B (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001052873A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法並びに電子装置
JP2001100712A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2001337650A (ja) * 2000-05-24 2001-12-07 Canon Inc メモリ手段を混載した液晶表示装置
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
JP2003005696A (ja) * 2001-06-25 2003-01-08 Nec Corp 表示データ処理回路及び液晶表示装置
US6621130B2 (en) 2001-05-31 2003-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and an electronic device
JP2004006243A (ja) * 1999-06-04 2004-01-08 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
EP1087444A3 (en) * 1999-09-24 2006-04-26 Sel Semiconductor Energy Laboratory Co., Ltd. El display device and electronic device
KR100598123B1 (ko) * 1999-06-15 2006-07-07 삼성전자주식회사 액정 디스플레이 장치의 이득 및 오프셋 설정방법
US7115941B2 (en) 2002-12-18 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory element, semiconductor memory device and method of fabricating the same
JP2007048758A (ja) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007066912A (ja) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US7423293B2 (en) 2001-02-19 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7550334B2 (en) 2001-04-24 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and method of manufacturing the same
JP2009157375A (ja) * 2007-12-25 2009-07-16 Toppoly Optoelectronics Corp ホットキャリアストレスを用いたデータ蓄積ユニット
WO2010146929A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 表示装置
JP2011138136A (ja) * 1999-10-26 2011-07-14 Semiconductor Energy Lab Co Ltd 発光装置および電子機器
JP2013051425A (ja) * 2006-03-31 2013-03-14 Semiconductor Energy Lab Co Ltd 半導体装置
US8987988B2 (en) 1999-06-04 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US9117415B2 (en) 1999-07-23 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP2018207113A (ja) * 1999-06-02 2018-12-27 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6717179B1 (en) * 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1145216A2 (en) * 1998-12-14 2001-10-17 Kopin Corporation Portable microdisplay system
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6531993B1 (en) 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
US6690434B1 (en) 1999-03-15 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2000331782A (ja) * 1999-05-19 2000-11-30 Pioneer Electronic Corp 有機ｅｌ素子及びその修理方法
JP2001195031A (ja) * 1999-10-27 2001-07-19 Internatl Business Mach Corp <Ibm> ガンマ補正用基準電位発生回路
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
JP3661584B2 (ja) * 2000-01-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP3499798B2 (ja) * 2000-03-13 2004-02-23 シャープ株式会社 液晶情報表示装置
KR20010108889A (ko) * 2000-06-01 2001-12-08 박종섭 액정표시장치내의 플래쉬메모리 전원공급회로
JP4415467B2 (ja) * 2000-09-06 2010-02-17 株式会社日立製作所 画像表示装置
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
KR100737893B1 (ko) * 2001-02-21 2007-07-10 삼성전자주식회사 광학 특성 셀프 보상형 램프, 이들이 적용된 광공급장치,이의 조명 방법 및 이들이 적용된 액정표시장치
JP2002341832A (ja) * 2001-05-15 2002-11-29 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、基準パルス発生回路、パルス発生方法、およびアナログ電圧出力方法
KR100796792B1 (ko) * 2001-06-02 2008-01-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
TW529009B (en) * 2001-08-08 2003-04-21 Chi Mei Electronics Corp Switching unit of Gamma voltage signal
KR100824415B1 (ko) * 2001-08-24 2008-04-23 엘지.필립스 엘시디 주식회사 액정표시장치의 감마전압 발생장치 및 방법
DE10147140A1 (de) * 2001-09-25 2003-04-17 Giesecke & Devrient Gmbh Chipkarte mit Display
JP2003108072A (ja) * 2001-09-28 2003-04-11 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
CN100426364C (zh) 2001-11-05 2008-10-15 三星电子株式会社 液晶显示器及其驱动装置
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
KR20030073390A (ko) * 2002-03-11 2003-09-19 삼성전자주식회사 동적 휘도비를 향상시키기 위한 액정 표시 장치 및 이장치를 위한 감마 전압 생성 방법
KR100859514B1 (ko) 2002-05-30 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 구동 장치
KR100506090B1 (ko) * 2003-02-08 2005-08-03 삼성전자주식회사 액정 디스플레이 패널
TWI287770B (en) * 2004-03-09 2007-10-01 Novatek Microelectronics Corp Color managing structure and method for panel display apparauts
EP1583070A1 (en) * 2004-03-30 2005-10-05 STMicroelectronics S.r.l. Method for designing a structure for driving display devices
US8149250B2 (en) * 2005-07-18 2012-04-03 Dialog Semiconductor Gmbh Gamma curve correction for TN and TFT display modules
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP5041777B2 (ja) * 2005-10-21 2012-10-03 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100892068B1 (ko) * 2005-11-03 2009-04-06 삼성전기주식회사 감마 조정이 가능한 스캐닝 컬러 디스플레이 장치, 컬러영상 제어 방법 및 컬러 영상 제어 기록 매체
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
CN103199116B (zh) * 2013-03-29 2016-04-27 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US9589497B2 (en) * 2015-05-21 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods of grayscale calibration of subpixels of liquid crystal panels during imaging
CN105572888B (zh) * 2016-02-04 2018-01-30 无锡博一光电科技有限公司 一种3d显示校正系统及校正方法
CN106981265B (zh) * 2017-05-25 2021-01-12 京东方科技集团股份有限公司 应用处理器、显示驱动器和电子设备
CN108877666A (zh) * 2018-07-25 2018-11-23 昆山国显光电有限公司 显示面板和补偿数据传输方法
US11200655B2 (en) * 2019-01-11 2021-12-14 Universal City Studios Llc Wearable visualization system and method
CN110400279B (zh) * 2019-08-01 2020-08-04 北京工业大学 一种扫描电镜在高温下的扫描图像修复方法及系统

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4305083A (en) * 1978-09-19 1981-12-08 Texas Instruments Incorporated Single junction charge injector floating gate memory cell
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4394688A (en) * 1981-08-25 1983-07-19 Hamamatsu Systems, Inc. Video system having an adjustable digital gamma correction for contrast enhancement
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS60100885A (ja) 1983-11-08 1985-06-04 Toshiba Corp カラ−テレビジヨンカメラの調整装置
US4571704A (en) * 1984-02-17 1986-02-18 Hughes Aircraft Company Nonvolatile latch
JPS61161413A (ja) 1985-01-11 1986-07-22 Mitsui Eng & Shipbuild Co Ltd 船体運動を利用した波浪の推定方法
US5017977A (en) 1985-03-26 1991-05-21 Texas Instruments Incorporated Dual EPROM cells on trench walls with virtual ground buried bit lines
JPS61223578A (ja) 1985-03-28 1986-10-04 Shimadzu Corp Ｘ線ｃｔ装置の検出回路
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2735193B2 (ja) 1987-08-25 1998-04-02 株式会社東芝 不揮発性半導体装置及びその製造方法
US4780424A (en) 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
JPH01173496A (ja) 1987-12-28 1989-07-10 Ricoh Co Ltd 不揮発性メモリのデータ読み出し回路装置
US4861730A (en) 1988-01-25 1989-08-29 Catalyst Semiconductor, Inc. Process for making a high density split gate nonvolatile memory cell
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
JPH0265276A (ja) 1988-08-31 1990-03-05 Seiko Epson Corp 記憶装置
US5089890A (en) * 1989-02-06 1992-02-18 Canon Kabushiki Kaisha Gamma correction device
JP2807256B2 (ja) * 1989-03-17 1998-10-08 株式会社東芝 不揮発性半導体メモリ
US5278790A (en) * 1989-05-15 1994-01-11 Casio Computer Co., Ltd. Memory device comprising thin film memory transistors
JPH02301221A (ja) * 1989-05-15 1990-12-13 Casio Comput Co Ltd 薄膜トランジスタによるダイナミック論理回路
JPH0311390A (ja) * 1989-06-08 1991-01-18 Matsushita Electric Ind Co Ltd 投写型画像表示装置
US5021848A (en) 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
JPH07120726B2 (ja) * 1990-05-30 1995-12-20 株式会社東芝 不揮発性半導体メモリ
US5053842A (en) 1990-05-30 1991-10-01 Seiko Instruments Inc. Semiconductor nonvolatile memory
KR950011026B1 (ko) * 1990-06-28 1995-09-27 가시오 게이상기 가부시끼가이샤 박막 메모리셀
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
JPH086053Y2 (ja) 1990-06-29 1996-02-21 カヤバ工業株式会社 ジャカード織機
US5078498A (en) 1990-06-29 1992-01-07 Texas Instruments Incorporated Two-transistor programmable memory cell with a vertical floating gate transistor
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5202576A (en) 1990-08-29 1993-04-13 Texas Instruments Incorporated Asymmetrical non-volatile memory cell, arrays and methods for fabricating same
JP2830447B2 (ja) * 1990-10-15 1998-12-02 日本電気株式会社 半導体不揮発性記憶装置
US5146426A (en) 1990-11-08 1992-09-08 North American Philips Corp. Electrically erasable and programmable read only memory with trench structure
GB9024978D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
KR960013313B1 (ko) 1991-07-12 1996-10-02 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기광학 표시장치
JP3303308B2 (ja) * 1991-08-29 2002-07-22 ソニー株式会社 映像信号処理装置
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
JPH05191675A (ja) * 1992-01-14 1993-07-30 Canon Inc ガンマ補正回路及びそれを用いた撮像装置
JP3332404B2 (ja) * 1992-02-27 2002-10-07 キヤノン株式会社 画像モニタ装置及びその制御装置
US5477068A (en) * 1992-03-18 1995-12-19 Rohm Co., Ltd. Nonvolatile semiconductor memory device
JP3257640B2 (ja) * 1992-06-09 2002-02-18 オリンパス光学工業株式会社 立体視内視鏡装置
JPH0669515A (ja) 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JPH06138849A (ja) * 1992-10-30 1994-05-20 Sharp Corp 液晶映像表示装置
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JP2950061B2 (ja) 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
JP3302423B2 (ja) * 1992-12-28 2002-07-15 キヤノン株式会社 撮像装置
JP3071590B2 (ja) * 1993-01-05 2000-07-31 日本電気株式会社 液晶ディスプレイ装置
US5469365A (en) 1993-01-25 1995-11-21 Customs Ideas Power monitor unit
EP0612184B1 (en) * 1993-02-19 1999-09-08 Asahi Glass Company Ltd. Display apparatus and a data signal forming method for the display apparatus
JP3107260B2 (ja) * 1993-03-02 2000-11-06 株式会社富士通ゼネラル カラー表示装置
US5512940A (en) * 1993-03-19 1996-04-30 Olympus Optical Co., Ltd. Image processing apparatus, endoscope image sensing and processing apparatus, and image processing method for performing different displays depending upon subject quantity
CN1110789A (zh) * 1993-03-30 1995-10-25 旭硝子株式会社 显示装置和用于显示装置的驱动方法
JP2994169B2 (ja) * 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
JPH06334155A (ja) * 1993-05-27 1994-12-02 Sharp Corp 半導体記憶装置およびその製造方法
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH0772832A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置
JP3134911B2 (ja) * 1993-11-15 2001-02-13 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3202450B2 (ja) * 1993-10-20 2001-08-27 日本電気株式会社 液晶表示装置
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR970010685B1 (ko) 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5736421A (en) 1993-11-29 1998-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
JPH07209672A (ja) * 1993-12-03 1995-08-11 Semiconductor Energy Lab Co Ltd 非発光型ディスプレーを有する電子装置
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR0180577B1 (ko) * 1993-12-16 1999-05-15 모리시다 요이치 멀티윈도우 장치
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3153065B2 (ja) 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
JPH07235616A (ja) 1993-12-28 1995-09-05 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
US5523970A (en) * 1993-12-29 1996-06-04 International Business Machines Incorporated Non-volatile memory utilizing a thin film, floating gate, amorphous transistor
US5642129A (en) 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3672586B2 (ja) 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
JPH07281636A (ja) * 1994-04-07 1995-10-27 Asahi Glass Co Ltd 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路
US6181368B1 (en) * 1994-04-14 2001-01-30 Asahi Kogaku Kogyo Kabushiki Kaisha Electronic endoscope
US5610858A (en) * 1994-05-12 1997-03-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of manufacturing the same
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置
US5452250A (en) * 1994-06-14 1995-09-19 International Business Machines, Inc. Non-volatile register system utilizing thin-film floating-gate amorphous transistors
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP2826982B2 (ja) 1994-07-07 1998-11-18 エルジイ・セミコン・カンパニイ・リミテッド 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
KR100344861B1 (ko) * 1994-08-23 2002-11-23 아사히 가라스 가부시키가이샤 액정 디스플레이 장치의 구동 방법
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5708482A (en) * 1994-09-08 1998-01-13 Asahi Kogaku Kogyo Kabushiki Kaisha Image-signal clamping circuit for electronic endoscope
JP3526986B2 (ja) 1994-09-14 2004-05-17 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JPH08148694A (ja) 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ
US6128648A (en) 1994-11-23 2000-10-03 International Business Machines Corporation Information handling system and method for maintaining coherency between network servers and mobile terminals
GB9424598D0 (en) * 1994-12-06 1995-01-25 Philips Electronics Uk Ltd Semiconductor memory with non-volatile memory transistor
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
KR960024524A (ko) * 1994-12-21 1996-07-20 김광호 기억소자를 이용한 액정 표시장치의 감마 보정장치
GB9502717D0 (en) * 1995-02-10 1995-03-29 Innovation Tk Ltd Digital image processing
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH08306888A (ja) * 1995-03-09 1996-11-22 Mitsubishi Electric Corp 半導体装置とその製造方法
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
JPH08278486A (ja) * 1995-04-05 1996-10-22 Canon Inc 表示制御装置及び方法及び表示装置
US6433382B1 (en) 1995-04-06 2002-08-13 Motorola, Inc. Split-gate vertically oriented EEPROM device and process
US5666159A (en) 1995-04-24 1997-09-09 Eastman Kodak Company Electronic camera system with programmable transmission capability
JPH0926603A (ja) 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
US5539459A (en) * 1995-05-18 1996-07-23 Polaroid Corporation Optimal tone scale mapping in electronic cameras
JP3148972B2 (ja) * 1995-06-01 2001-03-26 キヤノン株式会社 カラー表示装置の駆動回路
JP3062418B2 (ja) * 1995-06-02 2000-07-10 キヤノン株式会社 表示装置並びに表示システム及び表示制御方法
JP3059076B2 (ja) * 1995-06-19 2000-07-04 シャープ株式会社 不揮発性半導体記憶装置
US5926562A (en) * 1995-06-23 1999-07-20 Fuji Photo Film Co., Ltd. Image processing method using reference values to determine exposure state
DE69528970D1 (de) 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren enthält, und entsprechender IC
JP3492029B2 (ja) * 1995-06-30 2004-02-03 キヤノン株式会社 撮像装置
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5933199A (en) * 1995-09-15 1999-08-03 Lg Electronics Inc. Gamma correction circuit using analog multiplier
JP3734537B2 (ja) * 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
JP3272212B2 (ja) 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3442916B2 (ja) 1995-09-29 2003-09-02 株式会社東芝 薄膜半導体装置及び液晶表示装置
JP3209317B2 (ja) 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09212144A (ja) * 1995-11-28 1997-08-15 Fuji Photo Film Co Ltd 画像表示方法および装置
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
WO1997032295A1 (en) * 1996-02-28 1997-09-04 Seiko Epson Corporation Method and apparatus for driving the display device, display system, and data processing device
JPH09240506A (ja) 1996-03-05 1997-09-16 Honda Motor Co Ltd ステアリングスポーク角調整方法及びこの調整装置
JPH09238927A (ja) 1996-03-05 1997-09-16 Rion Co Ltd 聴覚検査用ヘッドホン装置
JP3402909B2 (ja) 1996-03-12 2003-05-06 アルプス電気株式会社 薄膜トランジスタ装置及び液晶表示装置
EP0801427A3 (en) 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
JP3593212B2 (ja) 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
KR100209643B1 (ko) * 1996-05-02 1999-07-15 구자홍 액정표시소자 구동회로
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
KR100202171B1 (ko) * 1996-09-16 1999-06-15 구본준 엘씨디 패널 구동 회로
TW366512B (en) * 1996-09-18 1999-08-11 Matsushita Electric Industrial Co Ltd Plasma display device and the brightness control method
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
EP0834734A3 (en) 1996-10-01 1998-09-16 Texas Instruments Inc. Optical sensor
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JP3704550B2 (ja) 1996-10-31 2005-10-12 アークレイ株式会社 乾式測定試験素子
US6677936B2 (en) * 1996-10-31 2004-01-13 Kopin Corporation Color display system for a camera
US6043797A (en) * 1996-11-05 2000-03-28 Clarity Visual Systems, Inc. Color and luminance control system for liquid crystal projection displays
JPH10145706A (ja) * 1996-11-08 1998-05-29 Seiko Epson Corp クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器
JPH10161363A (ja) 1996-11-29 1998-06-19 Mita Ind Co Ltd 予約型原稿搬送装置
JPH10161366A (ja) 1996-12-04 1998-06-19 Konica Corp 画像濃度の補正方法
JPH10186315A (ja) * 1996-12-27 1998-07-14 Sharp Corp 液晶表示装置およびその駆動方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6160532A (en) * 1997-03-12 2000-12-12 Seiko Epson Corporation Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method
US6380917B2 (en) * 1997-04-18 2002-04-30 Seiko Epson Corporation Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device
JPH10293564A (ja) * 1997-04-21 1998-11-04 Toshiba Corp 表示装置
JP3148151B2 (ja) * 1997-05-27 2001-03-19 日本電気株式会社 液晶駆動装置の出力偏差低減方法および装置
JP4566294B2 (ja) 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
JPH1115450A (ja) * 1997-06-27 1999-01-22 Sony Corp 表示装置
US6256010B1 (en) * 1997-06-30 2001-07-03 Industrial Technology Research Institute Dynamic correction of LCD gamma curve
DE69835638T2 (de) * 1997-07-09 2006-12-28 Canon K.K. Farbbildverarbeitungsgerät und -verfahren
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6611249B1 (en) * 1998-07-22 2003-08-26 Silicon Graphics, Inc. System and method for providing a wide aspect ratio flat panel display monitor independent white-balance adjustment and gamma correction capabilities
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646288B2 (en) 1999-04-15 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
JP2018207113A (ja) * 1999-06-02 2018-12-27 株式会社半導体エネルギー研究所 半導体装置
JP2004006243A (ja) * 1999-06-04 2004-01-08 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007066912A (ja) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US9293726B2 (en) 1999-06-04 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US9178177B2 (en) 1999-06-04 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2001052873A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法並びに電子装置
US7462501B2 (en) 1999-06-04 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US7393707B2 (en) 1999-06-04 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US8987988B2 (en) 1999-06-04 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2007048758A (ja) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
KR100598123B1 (ko) * 1999-06-15 2006-07-07 삼성전자주식회사 액정 디스플레이 장치의 이득 및 오프셋 설정방법
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001100712A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd 表示装置
US9117415B2 (en) 1999-07-23 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
EP2276064A3 (en) * 1999-09-24 2012-05-09 Semiconductor Energy Laboratory Co, Ltd. El display device and electronic device
US7786958B1 (en) 1999-09-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
EP1087444A3 (en) * 1999-09-24 2006-04-26 Sel Semiconductor Energy Laboratory Co., Ltd. El display device and electronic device
KR100713022B1 (ko) * 1999-09-24 2007-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시장치 및 전자장치
US8933624B2 (en) 1999-10-26 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2011138136A (ja) * 1999-10-26 2011-07-14 Semiconductor Energy Lab Co Ltd 発光装置および電子機器
US9391132B2 (en) 1999-10-26 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2001337650A (ja) * 2000-05-24 2001-12-07 Canon Inc メモリ手段を混載した液晶表示装置
US7423293B2 (en) 2001-02-19 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7550334B2 (en) 2001-04-24 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and method of manufacturing the same
US8148215B2 (en) 2001-04-24 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and method of manufacturing the same
US7268387B2 (en) 2001-05-31 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and an electronic device
US6621130B2 (en) 2001-05-31 2003-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and an electronic device
JP2003005696A (ja) * 2001-06-25 2003-01-08 Nec Corp 表示データ処理回路及び液晶表示装置
US7115941B2 (en) 2002-12-18 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory element, semiconductor memory device and method of fabricating the same
US7598565B2 (en) 2002-12-18 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory element, semiconductor memory device and method of fabricating the same
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP2013051425A (ja) * 2006-03-31 2013-03-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009157375A (ja) * 2007-12-25 2009-07-16 Toppoly Optoelectronics Corp ホットキャリアストレスを用いたデータ蓄積ユニット
WO2010146929A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
KR100561320B1 (ko) 2006-10-24
US20050041122A1 (en) 2005-02-24
US20020079484A1 (en) 2002-06-27
US9053679B2 (en) 2015-06-09
US6335716B1 (en) 2002-01-01
TW384503B (en) 2000-03-11
KR19990029471A (ko) 1999-04-26
CN1143171C (zh) 2004-03-24
CN1221124A (zh) 1999-06-30

Similar Documents

Publication Publication Date Title
JPH11143379A (ja) 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3980178B2 (ja) 不揮発性メモリおよび半導体装置
KR100680741B1 (ko) 반도체장치
US8502232B2 (en) Capacitor, semiconductor device and manufacturing method thereof
JP2001051292A (ja) 半導体装置および半導体表示装置
US6717179B1 (en) Semiconductor device and semiconductor display device
JP2001053287A (ja) 半導体装置およびその作製方法
JP4294118B2 (ja) 表示装置および表示装置の作製方法
JP4112686B2 (ja) 半導体装置
JP5041839B2 (ja) 半導体装置
JP5504239B2 (ja) 半導体装置の作製方法
TW406281B (en) Semiconductor device and semiconductor display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080318

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080404

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090601