JPH0810757B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0810757B2 JPH0810757B2 JP62127560A JP12756087A JPH0810757B2 JP H0810757 B2 JPH0810757 B2 JP H0810757B2 JP 62127560 A JP62127560 A JP 62127560A JP 12756087 A JP12756087 A JP 12756087A JP H0810757 B2 JPH0810757 B2 JP H0810757B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- oxide film
- silicon nitride
- side wall
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はMOS型半導体集積回路装置に関し、特に、MOS
型メモリー装置の溝型セルキャパシタの製造方法に関す
るものである。
型メモリー装置の溝型セルキャパシタの製造方法に関す
るものである。
従来の技術 従来、MOS型メモリー装置の溝型セルキャパシタの形
成方法は第２図a,bの工程順断面図に示すような手順で
あった。
成方法は第２図a,bの工程順断面図に示すような手順で
あった。
第２図の各図において、１はＰ型半導体基板、２はP-
層、３は第１の溝部、４は第２の溝部、５はフィールド
酸化膜、６はCVD酸化膜、７はN+層、８はキャパシタ酸
化膜、９は燐を含む多結晶シリコン膜、10は第１のセル
キャパシタ部、11は第２のセルキャパシタ部を示す。即
ち、第２図ａにおいて、Ｐ型半導体基板１上のP-層２内
にCVD酸化膜６をマスクとして、フッ素（Ｆ）系あるい
は塩素（Cl）系のガスを用いて、異方性ドライエッチン
グにより、第１の溝部３と第２の溝部４を形成する。次
に、第２図ｂのように、第１の溝部３と第２の溝部４と
の各側壁部および底部に浅いN+層７を形成し、キャパシ
タ酸化膜８を介して燐を含む多結晶シリコン膜９を埋設
して、ダイナミックメモリー装置における隣接した第１
のセルキャパシタ部10と第２のセルキャパシタ部11とを
形成する。
層、３は第１の溝部、４は第２の溝部、５はフィールド
酸化膜、６はCVD酸化膜、７はN+層、８はキャパシタ酸
化膜、９は燐を含む多結晶シリコン膜、10は第１のセル
キャパシタ部、11は第２のセルキャパシタ部を示す。即
ち、第２図ａにおいて、Ｐ型半導体基板１上のP-層２内
にCVD酸化膜６をマスクとして、フッ素（Ｆ）系あるい
は塩素（Cl）系のガスを用いて、異方性ドライエッチン
グにより、第１の溝部３と第２の溝部４を形成する。次
に、第２図ｂのように、第１の溝部３と第２の溝部４と
の各側壁部および底部に浅いN+層７を形成し、キャパシ
タ酸化膜８を介して燐を含む多結晶シリコン膜９を埋設
して、ダイナミックメモリー装置における隣接した第１
のセルキャパシタ部10と第２のセルキャパシタ部11とを
形成する。
発明が解決しようとする問題点 このような従来の構成では、第１の溝部３と第２の溝
部４での縦横比（溝の深さ／開口幅）が高い場合、特に
開口部がサブミクロンで、縦横比が５以上ではドライエ
ッチング形状の制御が難かしいという問題があった。ま
た、ドライエッチング時に、第１の溝３と第２の溝４と
のそれぞれで、側壁および底部が荒れたり、切れ込みが
入り、キャパシタ酸化膜８の耐圧劣化や隣接する溝型キ
ャパシタ（第１のセルキャパシタ10と第２のセルキャパ
シタ11）間のリーク電流を抑制できなくなるという問題
もあった。
部４での縦横比（溝の深さ／開口幅）が高い場合、特に
開口部がサブミクロンで、縦横比が５以上ではドライエ
ッチング形状の制御が難かしいという問題があった。ま
た、ドライエッチング時に、第１の溝３と第２の溝４と
のそれぞれで、側壁および底部が荒れたり、切れ込みが
入り、キャパシタ酸化膜８の耐圧劣化や隣接する溝型キ
ャパシタ（第１のセルキャパシタ10と第２のセルキャパ
シタ11）間のリーク電流を抑制できなくなるという問題
もあった。
本発明はこのような問題点を解決するもので、溝型セ
ルキャパシタにおける溝の形状制御性を向上させると共
に、キャパシタ酸化膜の耐圧劣化や隣接する溝型キャパ
シタ間のリーク電流を抑制できる半導体装置の製造方法
を提供することを目的とするものである。
ルキャパシタにおける溝の形状制御性を向上させると共
に、キャパシタ酸化膜の耐圧劣化や隣接する溝型キャパ
シタ間のリーク電流を抑制できる半導体装置の製造方法
を提供することを目的とするものである。
問題点を解決するための手段 この問題点を解決するために、本発明は、一導電型の
半導体基板に垂直な第１の溝を穿った後、熱酸化法によ
り前記第１の溝の側壁部および底部に酸化膜を形成する
工程と、前記第１の溝の側壁部の前記酸化膜上にシリコ
ン窒化膜を形成し、前記シリコン窒化膜をマスクとして
前記第１の溝の底部の酸化膜を、異方性ドライエッチン
グにより、エッチング除去する工程と、前記シリコン窒
化膜をエッチング除去した後、前記第１の溝内に前記半
導体基板と同導電型のエピタキシャル層を成長させて、
同第１の溝をこのエピタキシャル層で埋める工程と、前
記第１の溝の側壁部に残存する酸化膜を一部除去して第
2,第３の溝を形成する工程とを具備した半導体装置の製
造方法を提供するものである。
半導体基板に垂直な第１の溝を穿った後、熱酸化法によ
り前記第１の溝の側壁部および底部に酸化膜を形成する
工程と、前記第１の溝の側壁部の前記酸化膜上にシリコ
ン窒化膜を形成し、前記シリコン窒化膜をマスクとして
前記第１の溝の底部の酸化膜を、異方性ドライエッチン
グにより、エッチング除去する工程と、前記シリコン窒
化膜をエッチング除去した後、前記第１の溝内に前記半
導体基板と同導電型のエピタキシャル層を成長させて、
同第１の溝をこのエピタキシャル層で埋める工程と、前
記第１の溝の側壁部に残存する酸化膜を一部除去して第
2,第３の溝を形成する工程とを具備した半導体装置の製
造方法を提供するものである。
作用 本発明によると、前記第１の溝の側壁部に残存する酸
化膜を一部エッチング除去した跡が縦横比の高い第２お
よび第３の溝となるため、溝の形状制御性も容易であ
る。また溝の側壁や底部の荒れや切れ込みも抑制でき、
キャパシタ酸化膜の耐圧劣化や隣接する溝型キャパシタ
間のリーク電流も抑制できる。
化膜を一部エッチング除去した跡が縦横比の高い第２お
よび第３の溝となるため、溝の形状制御性も容易であ
る。また溝の側壁や底部の荒れや切れ込みも抑制でき、
キャパシタ酸化膜の耐圧劣化や隣接する溝型キャパシタ
間のリーク電流も抑制できる。
実施例 以下、本発明を、実施例の第１図ａ〜ｄの工程順断面
図に基づいて説明する。
図に基づいて説明する。
まず、第１図ａのように、Ｐ型半導体基板１上に形成
されたP-層２の表層部に開口をもつCVD酸化膜６をマス
クにして、Ｆ系あるいはCl系のガスを用いて、異方性ド
ライエッチングにより、縦横比の低い基板に垂直な第１
の溝部12を穿つ。次に第１図ｂのように、酸化雰囲気
中、900〜1000℃程度の温度で熱酸化して、前記第１の
溝部12の側壁部と底部とに5000〜8000Å程度の酸化膜13
を形成する。この後、酸化膜13上とCVD酸化膜６上の全
面にわたってシリコン窒化膜14を、減圧CVD法により、5
00〜1000Å程度に蒸着し、ついで、このシリコン窒化膜
14を、異方性ドライエッチングにより、酸化膜13とCVD
酸化膜６との各側壁部上にのみ残す。
されたP-層２の表層部に開口をもつCVD酸化膜６をマス
クにして、Ｆ系あるいはCl系のガスを用いて、異方性ド
ライエッチングにより、縦横比の低い基板に垂直な第１
の溝部12を穿つ。次に第１図ｂのように、酸化雰囲気
中、900〜1000℃程度の温度で熱酸化して、前記第１の
溝部12の側壁部と底部とに5000〜8000Å程度の酸化膜13
を形成する。この後、酸化膜13上とCVD酸化膜６上の全
面にわたってシリコン窒化膜14を、減圧CVD法により、5
00〜1000Å程度に蒸着し、ついで、このシリコン窒化膜
14を、異方性ドライエッチングにより、酸化膜13とCVD
酸化膜６との各側壁部上にのみ残す。
ついで、第１図ｃのように、シリコン窒化膜14をマス
クとして、異方性ドライエッチングし、前記第１の溝部
12の底部の酸化膜13を除去して側壁部にのみ残し、さら
に、シリコン窒化膜14もエッチング除去した後、前記第
１の溝部12の底部より、減圧エピタキシャル成長法によ
り、キャリアガスとして水素を、また原料ガスとしてジ
クロールシラン（SiH2Cl2）とジボラン（B2H6）とを用
いて、1000〜1100℃程度の成長温度で、硼素濃度１×10
16〜１×1017cm-3のＰ型エピタキシャル層（P+層）15を
成長させて、この第１の溝部12を完全に埋める。
クとして、異方性ドライエッチングし、前記第１の溝部
12の底部の酸化膜13を除去して側壁部にのみ残し、さら
に、シリコン窒化膜14もエッチング除去した後、前記第
１の溝部12の底部より、減圧エピタキシャル成長法によ
り、キャリアガスとして水素を、また原料ガスとしてジ
クロールシラン（SiH2Cl2）とジボラン（B2H6）とを用
いて、1000〜1100℃程度の成長温度で、硼素濃度１×10
16〜１×1017cm-3のＰ型エピタキシャル層（P+層）15を
成長させて、この第１の溝部12を完全に埋める。
次に、第１図ｄのように、前記第１の酸化膜13と前記
CVD酸化膜６とを、弗酸系溶液により、２箇所エッチン
グ除去して縦横比の高い第２の溝部３と第３の溝部４と
を形成した後、第２の溝部３と第３の溝部４との間のP+
層15の一部にフィールド酸化膜５を形成し、ついで、第
２の溝部３と第３の溝部４との各側壁部および底部に浅
いN+層７を形成し、キャパシタ酸化膜８を介して燐を含
む多結晶シリコン膜９を埋設してダイナミックメモリー
装置における隣接した第１のセルキャパシタ部10と第２
のセルキャパシタ部11を形成する。
CVD酸化膜６とを、弗酸系溶液により、２箇所エッチン
グ除去して縦横比の高い第２の溝部３と第３の溝部４と
を形成した後、第２の溝部３と第３の溝部４との間のP+
層15の一部にフィールド酸化膜５を形成し、ついで、第
２の溝部３と第３の溝部４との各側壁部および底部に浅
いN+層７を形成し、キャパシタ酸化膜８を介して燐を含
む多結晶シリコン膜９を埋設してダイナミックメモリー
装置における隣接した第１のセルキャパシタ部10と第２
のセルキャパシタ部11を形成する。
発明の効果 以上のように、本発明によれば、異方性ドライエッチ
ングを用いなくても、高い縦横比の溝を形成でき、溝の
形状制御性の向上と共に、溝の側壁や底部の荒れや切れ
込みを抑制できる。このため、キャパシタ酸化膜の耐圧
劣化や隣接する溝型キャパシタ間のリーク電流を抑制で
きる効果が得られ、所望の特性の半導体装置を提供する
ことができ、歩留り向上を図ることができる。
ングを用いなくても、高い縦横比の溝を形成でき、溝の
形状制御性の向上と共に、溝の側壁や底部の荒れや切れ
込みを抑制できる。このため、キャパシタ酸化膜の耐圧
劣化や隣接する溝型キャパシタ間のリーク電流を抑制で
きる効果が得られ、所望の特性の半導体装置を提供する
ことができ、歩留り向上を図ることができる。
第１図ａ〜ｄは本発明の一実施例を示す工程順断面図、
第２図a,bは従来例の工程順断面図である。 １……Ｐ型半導体基板、２……P-層、３……第２の溝
部、４……第３の溝部、５……フィールド酸化膜、６…
…CVD酸化膜、７……N+層、８……キャパシタ酸化膜、
９……燐を含む多結晶シリコン膜、10……第１のセルキ
ャパシタ部、11……第２のセルキャパシタ部、12……第
１の溝部、13……酸化膜、14……シリコン窒化膜、15…
…Ｐエピタキシャル層（P+層）。
第２図a,bは従来例の工程順断面図である。 １……Ｐ型半導体基板、２……P-層、３……第２の溝
部、４……第３の溝部、５……フィールド酸化膜、６…
…CVD酸化膜、７……N+層、８……キャパシタ酸化膜、
９……燐を含む多結晶シリコン膜、10……第１のセルキ
ャパシタ部、11……第２のセルキャパシタ部、12……第
１の溝部、13……酸化膜、14……シリコン窒化膜、15…
…Ｐエピタキシャル層（P+層）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04
Claims (1)
- 【請求項１】一導電型の半導体基板に垂直な第１の溝を
穿った後、熱酸化法により前記第１の溝の側壁部と底部
とに酸化膜を形成する工程と、前記第１の溝の側壁部の
前記酸化膜上にシリコン窒化膜を形成し、前記シリコン
窒化膜をマスクとして、前記第１の溝の底部の酸化膜を
エッチング除去する工程と、前記シリコン窒化膜を除去
した後、前記第１の溝内に前記半導体基板と同導電型の
エピタキシャル層を成長させて同第１の溝をこのエピタ
キシャル層で埋める工程と、前記第１の溝の側壁部に残
存する酸化膜を一部除去して第2,第３の溝を形成する工
程とを具備したことを特徴とする半導体装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127560A JPH0810757B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置の製造方法 |
| US07/194,262 US4843025A (en) | 1987-05-25 | 1988-05-10 | Method of fabricating trench cell capacitors on a semocondcutor substrate |
| DE8888304513T DE3870312D1 (de) | 1987-05-25 | 1988-05-18 | Verfahren zur herstellung von grabenzellenkapazitaeten auf einem halbleitersubstrat. |
| EP88304513A EP0293134B1 (en) | 1987-05-25 | 1988-05-18 | Method of fabricating trench cell capacitors on a semiconductor substrate |
| KR1019880006091A KR910007017B1 (ko) | 1987-05-25 | 1988-05-24 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127560A JPH0810757B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63291449A JPS63291449A (ja) | 1988-11-29 |
| JPH0810757B2 true JPH0810757B2 (ja) | 1996-01-31 |
Family
ID=14963044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62127560A Expired - Lifetime JPH0810757B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4843025A (ja) |
| EP (1) | EP0293134B1 (ja) |
| JP (1) | JPH0810757B2 (ja) |
| KR (1) | KR910007017B1 (ja) |
| DE (1) | DE3870312D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028980A (en) * | 1988-12-21 | 1991-07-02 | Texas Instruments Incorporated | Trench capacitor with expanded area |
| US5057887A (en) * | 1989-05-14 | 1991-10-15 | Texas Instruments Incorporated | High density dynamic ram cell |
| US5204281A (en) * | 1990-09-04 | 1993-04-20 | Motorola, Inc. | Method of making dynamic random access memory cell having a trench capacitor |
| US5244824A (en) * | 1990-09-05 | 1993-09-14 | Motorola, Inc. | Trench capacitor and transistor structure and method for making the same |
| CA2055400C (en) * | 1990-11-15 | 1998-08-04 | Kenji Yamagata | Method of forming crystal |
| JPH0513566A (ja) * | 1991-07-01 | 1993-01-22 | Toshiba Corp | 半導体装置の製造方法 |
| US5087586A (en) * | 1991-07-03 | 1992-02-11 | Micron Technology, Inc. | Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer |
| US5292679A (en) * | 1992-04-23 | 1994-03-08 | Nippon Steel Corporation | Process for producing a semiconductor memory device having memory cells including transistors and capacitors |
| JP2767676B2 (ja) * | 1993-03-19 | 1998-06-18 | 松下電器産業株式会社 | 化合物半導体の微細構造形成方法 |
| FI111198B (fi) * | 1993-12-27 | 2003-06-13 | Sumitomo Electric Industries | Menetelmä portaan muodostamiseksi substraatin kasvatuspinnalle oksidisuprajohdetta käyttävää suprajohtavaa laitetta varten sekä menetelmä porrastyyppisen Josephson-liitoslaitteen valmistamiseksi |
| US6476435B1 (en) | 1997-09-30 | 2002-11-05 | Micron Technology, Inc. | Self-aligned recessed container cell capacitor |
| US20030107111A1 (en) | 2001-12-10 | 2003-06-12 | International Business Machines Corporation | A 3-d microelectronic structure including a vertical thermal nitride mask |
| US6821864B2 (en) * | 2002-03-07 | 2004-11-23 | International Business Machines Corporation | Method to achieve increased trench depth, independent of CD as defined by lithography |
| US6723618B2 (en) * | 2002-07-26 | 2004-04-20 | Micron Technology, Inc. | Methods of forming field isolation structures |
| US6723611B2 (en) * | 2002-09-10 | 2004-04-20 | International Business Machines Corporation | Vertical hard mask |
| US9685524B2 (en) | 2005-03-11 | 2017-06-20 | Vishay-Siliconix | Narrow semiconductor trench structure |
| EP1724822A3 (en) * | 2005-05-17 | 2007-01-24 | Sumco Corporation | Semiconductor substrate and manufacturing method thereof |
| TWI489557B (zh) | 2005-12-22 | 2015-06-21 | 維雪 希里康尼克斯公司 | 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體 |
| US8409954B2 (en) * | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| DE102009010847B4 (de) * | 2009-02-27 | 2012-12-27 | Advanced Micro Devices, Inc. | Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen |
| US9412883B2 (en) | 2011-11-22 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for MOS capacitors in replacement gate process |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553415A (en) * | 1978-10-16 | 1980-04-18 | Mitsubishi Electric Corp | Selective epitaxial growing |
| JPS5687339A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Manufacture of semiconductor device |
| US4353086A (en) * | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
| JPS58197839A (ja) * | 1982-05-14 | 1983-11-17 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60193358A (ja) * | 1984-03-15 | 1985-10-01 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60227463A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体記憶装置の製造方法 |
| US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
| US4713678A (en) * | 1984-12-07 | 1987-12-15 | Texas Instruments Incorporated | dRAM cell and method |
| JPS61258468A (ja) * | 1985-05-13 | 1986-11-15 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| US4751558A (en) * | 1985-10-31 | 1988-06-14 | International Business Machines Corporation | High density memory with field shield |
| US4728623A (en) * | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
-
1987
- 1987-05-25 JP JP62127560A patent/JPH0810757B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-10 US US07/194,262 patent/US4843025A/en not_active Expired - Lifetime
- 1988-05-18 DE DE8888304513T patent/DE3870312D1/de not_active Expired - Lifetime
- 1988-05-18 EP EP88304513A patent/EP0293134B1/en not_active Expired - Lifetime
- 1988-05-24 KR KR1019880006091A patent/KR910007017B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4843025A (en) | 1989-06-27 |
| KR880014691A (ko) | 1988-12-24 |
| DE3870312D1 (de) | 1992-05-27 |
| EP0293134A1 (en) | 1988-11-30 |
| EP0293134B1 (en) | 1992-04-22 |
| KR910007017B1 (ko) | 1991-09-14 |
| JPS63291449A (ja) | 1988-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0810757B2 (ja) | 半導体装置の製造方法 | |
| JP3918565B2 (ja) | 半導体装置の製造方法 | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPS63314844A (ja) | 半導体装置の製造方法 | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| JPH1197519A (ja) | 半導体装置の製造方法 | |
| JPS6325708B2 (ja) | ||
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0348657B2 (ja) | ||
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPS61127169A (ja) | 半導体装置及びその製造方法 | |
| JPS6330787B2 (ja) | ||
| JP3104451B2 (ja) | 半導体装置の製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH04340721A (ja) | 半導体装置の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS6016441A (ja) | 半導体基板面の絶縁分離方法 | |
| JPS63250839A (ja) | 半導体装置の製造方法 | |
| JPH02174139A (ja) | 半導体装置の製造方法 | |
| JPH0824168B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |