JPH08110770A - フレームメモリ制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 フレームメモリに画像データを書き込む時間
を短縮することのできるフレームメモリ制御方法及び装
置を提供する。 【構成】 読み出し座標Ｘ，Ｙが読み出しアドレスとし
て表示用のフレームメモリ２０に出力され、表示用読み
出し信号発生回路４２からの表示時用読み出し信号によ
り、当該フレームメモリ２０から画像データが読み出さ
れる。また、読み出し座標Ｘ，Ｙが、Ｘ座標比較回路３
９及びＹ座標比較回路４０により、レジスタ３４〜３７
に設定された所定の領域の座標と比較され、読み出し座
標Ｘ，Ｙが上記領域内であると判断されると、表示用書
き込み信号発生回路４１からの表示時用書き込み信号が
ＯＮとなる。これにより、上記のように画像データが読
み出された直後、イレースライトデータレジスタ３８に
設定されたイレースライトデータが当該読み出しアドレ
スに書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モニタに表示するため
の画像データをフレームメモリに書き込み、その画像デ
ータを、モニタに表示するために１ドット単位で読み出
すフレームメモリ制御方法及び装置に関する。

【０００２】

【従来の技術】従来より、ゲーム機に使用される画像処
理装置では、画像データを１フレームずつ蓄積するフレ
ームメモリと、このフレームメモリ上の画像データを水
平・垂直同期信号に同期して読み出して３原色ＲＧＢの
レベルを示すＲＧＢ信号として出力するビデオディスプ
レイプロセッサ（ＶＤＰ）とを備えたものが知られてい
る。

【０００３】このような装置では、ＣＰＵの制御のも
と、ＶＤＰがプログラムの実行に伴って、ディスプレイ
の表示画面に表示させるべき画像の画像データをＲＯＭ
から読み出し、フレームメモリに書き込む。このフレー
ムメモリに書き込まれた画像データは、ＶＤＰからの水
平・垂直同期信号に同期して読み出された後、ＶＤＰに
接続されたＤ／Ａコンバータによってアナログ信号に変
換され、ディスプレイにＲＧＢ映像信号として入力され
画面表示される。

【０００４】ところで、上記フレームメモリは、通常２
個のフレームメモリから構成され、一方が表示用、他方
が描画用として使用される。一方のフレームメモリに画
像データが書き込まれている間、他方のフレームメモリ
に展開されている画像データが読み出され、ディスプレ
イのＴＶ画面に表示されるようになっている。そして、
１フレーム分の画像が表示されている期間が終了する
と、描画用と表示用とが切り替わり、それまで描画用で
あったフレームメモリに展開されていた画像データが読
み出され、表示用であったフレームメモリに２つ分先の
フレームの画像データが書き込まれる。このフレームメ
モリは双方とも、表示用から描画用に切り替えられて書
き込みが開始される前に、それまで書き込まれていた内
容が消去される（以下、この消去をイレースライトとい
う）。

【０００５】

【発明が解決しようとする課題】図５に、従来のフレー
ムメモリのイレースライトの方法について示す。この図
に示すように、フレームメモリ平面ＦＲとして、実際の
ＴＶ画面の表示領域ＤＰより広い領域がとられている。
イレースライトを行う領域は、図５（ａ）に示すように
ＴＶ画面の表示領域ＤＰ全体である場合、または、フレ
ームメモリ平面ＦＲ全体である場合がある。そして、こ
の領域上に、透明もしくは黒色を表すデータを書き込む
ことによって、それまで書き込まれていた画像データを
消去する。

【０００６】しかしながら、このような方法では、フレ
ームメモリに展開されていた画像データを全て消去させ
ることとなるため、画像データの一部のみを変えて表示
する場合に、再び同じ画像データを書き込まなければな
らない。フレームメモリの切り替え期間、すなわち、上
述した１フレーム分の画像表示期間内に、フレームメモ
リに書き込む事のできるドット数には限りがある。その
ため、１フレームに描画させるキャラクタの数を多くし
たり、ドット数の多いキャラクタを描画したりすること
が困難であるという問題があった。

【０００７】本発明は、このような従来技術の問題点に
鑑みて提案されたものであり、請求項１記載の発明の目
的は、同じ画像を続けて表示する場合に、フレームメモ
リに画像データを書き込む時間を短縮することのできる
フレームメモリ制御方法を提供することにある。

【０００８】請求項２記載の発明の目的は、上記第１の
目的を実現することができるフレームメモリ制御装置を
提供することにある。

【０００９】請求項３記載の発明の目的は、指定された
画像データを短時間で消去することができるフレームメ
モリ制御装置を提供することにある。

【００１０】請求項４記載の発明の目的は、２面のフレ
ームメモリに対し、効率的に制御を行うことができるフ
レームメモリ制御装置を提供することにある。

【００１１】請求項５記載の発明の目的は、画像データ
を消去する領域の指定が容易なフレームメモリ制御装置
を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明によるフレームメモリ制御方法
は、フレームメモリに対し、モニタに表示するための画
像データを書き込み、前記フレームメモリから前記画像
データをドット毎に読み出すフレームメモリ制御方法で
あって、前記画像データの読み出しを行う際に、前記フ
レームメモリ上の任意の領域の座標と、前記領域内のア
ドレスに下地データとして書き込まれるべきイレースデ
ータとを設定しておき、前記フレームメモリの水平方向
及び垂直方向の読み出し位置である読み出しアドレスを
ドット単位で順次発生し、前記読み出しアドレスと前記
領域の座標とを比較し、前記読み出しアドレスが前記領
域内でない場合は、前記フレームメモリの前記読み出し
アドレスから前記画像データを読み出し、前記読み出し
アドレスが前記領域内である場合は、前記フレームメモ
リの前記読み出しアドレスから前記画像データを読み出
した後に、当該アドレスに前記イレースデータを書き込
むことを特徴としている。

【００１３】請求項２記載の発明によるフレームメモリ
制御装置は、モニタに表示するための画像データをフレ
ームメモリに書き込む描画回路と、前記フレームメモリ
から前記画像データをドット単位で読み出す表示回路と
を具備し、前記表示回路は、前記フレームメモリの水平
方向及び垂直方向の読み出し位置を、読み出しアドレス
としてドット単位で順次発生するアドレス発生手段と、
前記フレームメモリ上の任意の領域の座標が設定される
座標設定レジスタと、前記読み出しアドレスと前記領域
の座標とを比較し、前記読み出しアドレスが前記領域内
であるか否かを判断する座標比較手段と、前記領域内の
アドレスに下地データとして書き込まれるべきイレース
データが設定されるイレースデータ設定レジスタと、前
記座標比較手段の判断結果により、前記読み出しアドレ
スが前記領域内でない場合は、前記フレームメモリの前
記読み出しアドレスから前記画像データを読み出し、前
記読み出しアドレスが前記領域内である場合は、前記画
像データを読み出した後に、当該読み出しアドレスに前
記イレースデータを書き込む入出力制御手段とを有する
ことを特徴としている。

【００１４】請求項３記載の発明によるフレームメモリ
制御装置は、請求項２記載の発明において、前記表示回
路は、前記フレームメモリに対する読み出し信号を発生
する読み出し信号発生手段と、前記座標比較手段によ
り、前記アドレス発生手段から発生する読み出しアドレ
スが、前記座標設定レジスタに設定される領域内である
と判断された場合に、前記読み出し信号が発生した直後
に書き込み信号を発生する書き込み信号発生手段とを有
し、前記入出力制御手段は、前記フレームメモリの前記
読み出しアドレスから読み出される画像データと前記イ
レースデータ設定レジスタに設定されたイレースデータ
とを保持する入出力バッファと、前記読み出し信号が発
生した場合は、前記フレームメモリから前記画像データ
を読み出し、前記書き込み信号が発生した場合は、前記
イレースデータを前記フレームメモリの当該読み出しア
ドレスに出力するよう、前記入出力バッファを制御する
入出力制御回路とを有することを特徴としている。

【００１５】請求項４記載の発明によるフレームメモリ
制御装置は、請求項２または３記載の発明において、前
記フレームメモリは、２面からなり、前記描画回路が前
記フレームメモリのいずれか一方に前記画像データを書
き込んでいる間、前記表示回路が前記フレームメモリの
他方から前記画像データを読み出すようにし、前記書き
込み及び読み出しが終了すると、前記描画回路と前記表
示回路との切り替えを行い、前記描画回路は前記フレー
ムメモリの他方に前記画像データを書き込み、前記表示
回路は前記フレームメモリの一方から前記画像データを
読み出すようにする描画／表示セレクタを有することを
特徴としている。

【００１６】請求項５記載の発明によるフレームメモリ
制御装置は、請求項２、３、または４記載の発明におい
て、前記領域は、水平方向の始点及び終点と垂直方向の
始点及び終点とによって４点が指定される矩形であるこ
とを特徴としている。

【００１７】

【作用】請求項１記載の発明によれば、フレームメモリ
から画像データを読み出す際、予め設定しておいた領域
の外側では、フレームメモリから画像データが読み出さ
れるのみであり、その領域の内側では、画像データが読
み出された後にその位置にイレースデータが書き込まれ
る。そして、この領域外の画像データは消去されずに残
る。従って、このフレームメモリに画像データを書き込
む際に、この領域外に同じ画像データを続けて書き込む
必要がなく、画像データの書き込み時間を短縮すること
ができる。

【００１８】請求項２記載の発明によれば、アドレス発
生手段から順次発生するフレームメモリの読み出しアド
レスは、座標比較手段により、座標設定レジスタに設定
された任意の領域の座標と比較される。そして、読み出
しアドレスが上記領域内ではないと判断されると、入出
力制御手段により、フレームメモリの当該読み出しアド
レスから画像データが読み出される。また、読み出しア
ドレスが上記領域内であると判断されると、上記画像デ
ータが読み出された後に、当該読み出しアドレスにイレ
ースデータが書き込まれる。

【００１９】このように、座標設定レジスタに設定され
た領域の内側の画像データは消去されるが、外側の画像
データは消去されない。従って、続けて同じ画像を表示
する場合に、フレームメモリに画像データを書き込む時
間を短縮することができる。また、上記領域は、座標設
定レジスタに設定される値により任意に変更され得るも
のであり、イレースデータもまた、イレースデータ設定
レジスタに設定される値により任意に変更され得る。

【００２０】請求項３記載の発明によれば、読み出し信
号が発生すると、入出力制御回路による入出力バッファ
の制御により、フレームメモリの読み出しアドレスから
画像データが読み出される。また、書き込み信号が発生
すると、イレースライト設定レジスタに設定されたイレ
ースデータが、フレームメモリの当該読み出しアドレス
に出力される。この場合、上記読み出し信号が発生した
直後に書き込み信号が発生し、画像データが読み出され
た位置にイレースデータが書き込まれる。このため、短
時間で指定された画像データの消去が行われる。

【００２１】請求項４記載の発明によれば、描画回路が
フレームメモリのいずれか一方に画像データを書き込ん
でいる間、表示回路がフレームメモリの他方から画像デ
ータを読み出し、１画面分終了すると、描画／表示セレ
クタにより切り替えられる。そして、描画回路は他方の
フレームメモリに画像データを書き込み、表示回路は一
方の画像データを読み出す。

【００２２】請求項５記載の発明によれば、上記領域は
矩形であるため、領域の指定及び座標の比較が容易とな
る。

【００２３】

【実施例】以下、本発明によるフレームメモリ制御装置
の一実施例について、図面を参照して説明する。 Ａ．実施例の構成 ＜全体構成＞図１は、本実施例によるフレームメモリ制
御装置を有する画像処理装置の全体構成を示すブロック
図である。バス１４には、システム全体をコントロール
するＣＰＵ１５、プログラムを格納するＲＯＭ１６、前
景画の画像処理を行うスプライトエンジン（ＶＤＰ１）
１７、及び複数の背景画の画像処理を行うスクロールエ
ンジン（ＶＤＰ２）１８が接続されている。また、スプ
ライトエンジン１７には、ＣＰＵからのコマンドデータ
及び前景画の画像データを格納するコマンドＲＡＭ１
９、及び前景画の画像データを表示画面と対応させて展
開するフレームメモリ２０が接続されている。すなわ
ち、スプライトエンジン１７は、本実施例によるフレー
ムメモリ制御装置である。更に、スクロールエンジン１
８には、背景画のドット毎の画像データを格納するビデ
オＲＡＭ（以下、ＶＲＡＭとする）２１が接続されてい
る。

【００２４】また、スプライトエンジン１７は、コマン
ドＲＡＭ１９からキャラクタ等の前景画の画像データを
選択して読み出し、回転、拡大、縮小、及び色演算など
の処理を行った後、フレームメモリ２０の所定のアドレ
スにドット単位で書き込む。また、このスプライトエン
ジン１７は、フレームメモリ２０に書き込んだ１フレー
ム分の画像データをドット単位で順次読み出し、バス１
４を介さずに直接スクロールエンジン１８に供給する。

【００２５】スクロールエンジン１８は、ＶＲＡＭ２１
から各背景画の画像データを読み出し、１画素単位に画
像データを出力する。また、スプライトエンジン１７か
ら供給される前景画の画像データと、上記背景画の画像
データのプライオリティを比較して、それらのプライオ
リティに基づいて画像データを合成してＲＧＢデータを
生成し、ドットクロックに同期したタイミングで出力す
る。そして、このＲＧＢデータはＤ／Ａコンバータ２２
に供給される。これにより、Ｄ／Ａコンバータ２２は、
上記ＲＧＢデータをアナログ信号に変換して映像信号と
して出力する。この映像信号は図示しないモニタに供給
され、ＴＶ画面に表示される。

【００２６】＜スプライトエンジン１７の構成＞図２
は、上記スプライトエンジン１７の構成を示すブロック
図である。同図において、フレームメモリ２０は２面の
フレームメモリ２０ａ，２０ｂからなり、一方が表示用
となっているとき他方が描画用となっている。以下、い
ずれか一方のフレームメモリに特定しない場合は、フレ
ームメモリ２０として記載する。

【００２７】（１）描画回路３０ まず、描画用のフレームメモリ２０に対する制御を行う
描画回路３０について示す。描画回路３０は、コマンド
ＲＡＭ１９からのコマンドデータに基づいて、描画が指
定されたキャラクタの画像データをコマンドＲＡＭ１９
から読み出し、そのうち１ドットの画像データを描画デ
ータとして出力する。また、フレームメモリ２０に書き
込む画像データのアドレスを指定する描画アドレスを、
描画／表示セレクタ４５に出力する。フレームメモリ２
０は、ＴＶ画面の走査順序と一致するようアドレスが付
されているため、Ｘ方向のアドレス、Ｙ方向のアドレス
は表示画面上の各画素の座標とみなす事ができる。

【００２８】更に、描画回路３０は、描画用のフレーム
メモリ２０に対する読み出し及び書き込みのタイミング
を制御し、読み出しを指定する描画時用読み出し信号と
書き込みを指定する描画時用書き込み信号とを描画／表
示セレクタ４５に出力する。

【００２９】上記描画時用読み出し信号は、描画用のフ
レームメモリ２０に既に書き込まれている画像データを
一旦読み出す場合に出力される。これは、概して以下の
２通りの場合に行われる。

【００３０】スクロールエンジン１８において特定の
処理が行われる場合 描画時用読み出し信号によって読み出された画像データ
の最上位ビットが、「０」から「１」に変更され、再び
フレームメモリ２０の元の位置に書き込まれる。このよ
うにして最上位ビットが変更された画像データについて
は、スクロールエンジン１８において、例えばウインド
ウ処理及びシャドウ処理が施される。ウインドウ処理と
は、ウインドウとして指定された領域の内側もしくは外
側に別の面を表示する処理であり、シャドウ処理とは、
画面上に表示されるキャラクタに影をつける処理であ
る。

【００３１】半透明演算処理を行う場合 描画時用読み出し信号によって読み出された画像データ
と、スプライトエンジン１７内で生成された画像データ
との平均を求めることにより、半透明演算を行う。この
演算結果を、新たに画像データとしてフレームメモリ２
０上に書き込む。これにより、半透明の画像が表示され
る。

【００３２】（２）表示回路３１ 次に、表示用のフレームメモリ２０ｂの制御を行う表示
回路３１について示す。読み出しＸカウンタ３２は、表
示用のフレームメモリ２０におけるＸ座標を、ＴＶ画面
の表示の１ドットクロック毎に１づつカウントアップす
ることにより生成し、読み出し座標Ｘとして、描画／表
示セレクタ４５に出力する。また、読み出しＹカウンタ
３３は、表示用のフレームメモリ２０におけるＹ座標
を、ＴＶ画面の表示の１ライン（ラスタ）毎に１づつカ
ウントアップすることにより生成し、読み出し座標Ｙと
して、描画／表示セレクタ４５に出力する。

【００３３】Ｘ０レジスタ３４、Ｘ１レジスタ３５、Ｙ
０レジスタ３６、Ｙ１レジスタ３７、及びイレースライ
トデータレジスタ３８は、全て、ＣＰＵ１５によってそ
の値が設定されるコントロールレジスタである。ここ
で、図３に表示用のフレームメモリ２０の例を示し、同
図における領域ＡＲをイレースライトする領域であると
する。本実施例では、イレースライトする領域は、座標
（Ｘ０，Ｙ０）、（Ｘ１，Ｙ０）、（Ｘ０，Ｙ１）、及
び（Ｘ１，Ｙ１）を４点とする矩形であるものとしてい
る。

【００３４】すなわち、Ｘ０レジスタ３４は、上記領域
ＡＲにおける左上のＸ座標Ｘ０を格納し、Ｙ０レジスタ
３６は、そのＹ座標Ｙ０を格納する。また、Ｘ１レジス
タ３５は、領域ＡＲにおける右下のＸ座標Ｘ１を格納
し、Ｙ１レジスタ３７は、そのＹ座標Ｙ１を格納する。
更に、イレースライトレジスタ３８は、領域ＡＲに書き
込むデータ、例えば透明を示すデータもしくは黒色を示
すデータ等を格納する。

【００３５】Ｘ座標比較回路３９は、読み出しＸカウン
タ３２から出力される読み出し座標Ｘを、Ｘ０レジスタ
３４に格納されたＸ座標Ｘ０、及びＸ１レジスタ３５に
格納されたＸ座標Ｘ１と比較して、領域信号ＸＨＩＴを
出力する。この領域信号ＸＨＩＴは、読み出し座標Ｘが
指定範囲内であるか否かを示す信号であり、Ｘ０≦Ｘ≦
Ｘ１である場合に「１」となる。そして、読み出し座標
Ｘが上記以外の場合は、領域信号ＸＨＩＴは「０」とな
る。

【００３６】また、Ｙ座標比較回路４０は、読み出しＹ
カウンタ３３から出力される読み出し座標Ｙを、Ｙ０レ
ジスタ３６に格納されたＹ座標Ｙ０、及びＹ１レジスタ
３７に格納されたＹ座標Ｙ１と比較して、領域信号ＹＨ
ＩＴを出力する。この領域信号ＹＨＩＴは、読み出し座
標Ｙが指定範囲内であるか否かを示す信号であり、Ｙ０
≦Ｙ≦Ｙ１である場合に「１」となる。そして、読み出
し座標Ｙが上記以外の場合は、信号ＹＨＩＴは「０」と
なる。

【００３７】表示時用書き込み信号発生回路４１は、上
記領域信号ＸＨＩＴ及びＹＨＩＴに基づいて、描画用の
フレームメモリ２０にイレースライトを行うための表示
時用書き込み信号を、描画／表示セレクタ４５に出力す
る。この表示時用書き込み信号は、上記両信号が「１」
である時ＯＮとなり、いずれか一方が「０」であるとき
ＯＦＦとなる。一方、表示時用読み出し信号発生回路４
２は、表示用のフレームメモリ２０に対する表示時用読
み出し信号を、描画／表示セレクタ４５に出力する。

【００３８】入出力制御回路４３は、表示時用書き込み
信号発生回路４１から出力される表示時用書き込み信号
と表示時用読み出し信号発生回路４２から出力される表
示時用読み出し信号とに基づき、データ入出力制御信号
を入出力バッファ４４に出力する。すなわち、表示時用
読み出し信号がＯＮであるか、表示時用書き込み信号が
ＯＮであるか、もしくはいずれもＯＦＦかにより、入出
力バッファ４４を制御する信号を出力する。これら表示
時用読み出し信号及び表示時用書き込み信号は、いずれ
もがＯＮとなることはなく、表示時用書き込み信号がＯ
Ｎとなるのは表示時用読み出し信号がＯＦＦとなった直
後である。

【００３９】上述したように、表示用書き込み信号発生
回路４１は、領域信号ＸＨＩＴ及びＹＨＩＴが共に
「１」である時に、表示時書き込み信号をＯＮとする。
これに対して、表示用読み出し信号発生回路４２は、ド
ットクロックの１／２の周期で表示時用読み出し信号を
ＯＮ／ＯＦＦさせる。また、表示時用読み出し信号をＯ
Ｎとした場合には、同時に表示用書き込み信号発生回路
４１に対して、表示時用書き込み信号の出力を制止する
マスク信号を出力する。これにより、表示時用書き込み
信号と表示時用読み出し信号とが衝突（重複）するのが
防止される。すなわち、ブレームメモリ２０に対して表
示時用書き込み信号と表示時用読み出し信号とが同時に
出力されることが防止される。

【００４０】（３）入出力バッファ４４ 入出力バッファ４４は、上記データ入出力制御信号によ
り、データバス４６ａ，４６ｂとのデータの入出力方向
が以下のように制御される。すなわち、表示時用読み出
し信号がＯＮである場合は、表示用のフレームメモリ２
０からの画像データがデータバス４６を介して入力さ
れ、表示用の画像データとして直接スクロールエンジン
１８に出力される。また、表示時用書き込み信号がＯＮ
である場合は、イレースライトデータレジスタ３８に設
定されたイレースライトデータが、データバス４６を介
して表示用のブレームメモリ２０に出力される。そし
て、表示時用読み出し信号及び表示時用書き込み信号の
双方ともＯＦＦである場合は、入出力バッファ４４に対
するデータの入出力は行われない。なお、データバス４
６ａはフレームメモリ２０ａに対応し、データバス４６
ｂはフレームメモリ４６ｂに対応している。

【００４１】（４）描画／表示セレクタ４５ 描画／表示セレクタ４５は、入力される各アドレス信
号、表示時用書き込み信号、及び表示時用読み出し信号
に基づき、フレームメモリ２０におけるアドレスと、表
示時用書き込み信号及び表示時用読み出し信号をフレー
ムメモリ２０に供給する。すなわち、描画用のフレーム
メモリ２０に対しては、描画回路３０から供給される描
画アドレスと描画時用書き込み信号と（場合によっては
描画時用読み出し信号と）を出力する。また、表示用の
フレームメモリ２０に対しては、読み出しＸカウンタ３
２からの読み出し座標Ｘと、読み出しＹカウンタ３３か
らの読み出し座標Ｙとをアドレスとして出力すると共
に、表示時用読み出し信号発生回路４２からの表示時用
読み出し信号を出力する。更に、表示用のフレームメモ
リ２０から画像データを読み出すと共にイレースライト
を行う場合は、上記表示時用読み出し信号と共に、表示
時用書き込み信号発生回路４１からの表示時用書き込み
信号を出力する。

【００４２】Ｂ．実施例の動作 次に、上述した構成による本実施例の画像処理装置の動
作について説明する。ここで、フレームメモリ２０ａが
描画用となっており、フレームメモリ２０ｂが表示用と
なっている場合について説明する。

【００４３】（１）フレームメモリ２０ａへの描画 まず、フレームメモリ２０ａへ描画する場合について説
明する。図３に、フレームメモリ２０ａ平面の例を示
す。この場合、描画回路３０によって、コマンドＲＡＭ
１９のコマンドデータに指定されたキャラクタＣＨＲ１
の画像データがコマンドＲＡＭ１９から読み出され、そ
のうち１ドット分の画像データが描画データとして入出
力バッファ４４に出力される。同時に、描画回路３０か
らは、フレームメモリ２０ａの書き込み先である描画ア
ドレスが出力され、描画／表示セレクタ４５を介して書
き込みアドレスとしてフレームメモリ２０ａに供給され
る。

【００４４】更に、描画回路３０から、フレームメモリ
２０ａに対する描画時用書き込み信号が出力され、描画
／表示セレクタ４５により書き込み信号としてフレーム
メモリ２０ａに供給される。この書き込み信号のタイミ
ングで、上記描画データが入出力バッファ４４からデー
タバス４６を介して、フレームメモリ２０ａに書き込ま
れる。

【００４５】また、上述したように、フレームメモリ２
０ａに既に書き込まれている画像データを一旦読み出
し、特定の処理を施して再びフレームメモリ２０ａに書
き込む処理を行う場合は、描画回路３０から描画時用読
み出し信号が出力され、描画アドレスによって指定され
るアドレスの画像データが読み出される。そして、最上
位ビットの変更、もしくは半透明演算等が行われた後、
描画時用書き込み信号により、再び同じアドレスに画像
データが書き込まれる。同様に、キャラクタＣＨＲ２及
びＣＨＲ３の画像データもフレームメモリ２０ａに書き
込まれる。

【００４６】（２）フレームメモリ２０ｂの表示 次に、上記フレームメモリ２０ａへの描画と同時に行わ
れる、フレームメモリ２０ｂの内容の表示について、図
３を用いて説明する。同図において、キャラクタＣＨＲ
４をイレースし、キャラクタＣＨＲ１及びＣＨＲ２はイ
レースしないものとする。すなわち、左上の座標（Ｘ
０，Ｙ０）、右下の座標（Ｘ１，Ｙ１）の領域ＡＲを、
上述したイレースライトする領域として設定する。

【００４７】この時、ＣＰＵ１５は、Ｘ０レジスタ３
４、Ｘ１レジスタ３５、Ｙ０レジスタ３６、及びＹ１レ
ジスタ３７の各々に、座標値Ｘ０、Ｘ１、Ｙ０、及びＹ
１を設定する。そして、領域ＡＲに書き込むイレースラ
イトデータをイレースライトデータレジスタ３８に設定
する。ここでは、イレースライトデータを透明データと
する。

【００４８】まず、領域ＡＲ以外の部分の表示として、
キャラクタＣＨＲ１を表示する場合について示す。読み
出しＸカウンタ３２から読み出し座標Ｘが出力され、読
み出しＹカウンタ３３から読み出し座標Ｙが出力される
と、これら読み出し座標Ｘ，Ｙは、描画／表示セレクタ
４５を介し、読み出しアドレスとしてフレームメモリ２
０ｂに供給される。また、この時、表示用読み出し信号
発生回路４２から出力される表示時用読み出し信号がＯ
Ｎとなる。

【００４９】一方、読み出しＸカウンタ３２からの読み
出し座標ＸはＸ座標比較回路３９に供給され、読み出し
Ｙカウンタ３３からの読み出し座標ＹはＹ座標比較回路
４０に供給される。この時、読み出し座標Ｘ，Ｙは、少
なくともＸ＜Ｘ０もしくはＹ＜Ｙ０となるため、領域信
号ＸＨＩＴ及びＹＨＩＴの少なくともいずれか一方が
「０」となる。従って、表示用書き込み信号発生回路４
１からの表示時用書き込み信号は、ＯＦＦとなる。

【００５０】また、表示用読み出し信号発生回路４２か
らの表示時用読み出し信号がＯＮとなることにより、入
出力制御回路４３から入出力バッファ４４に対してデー
タ入出力制御信号が供給される。これにより、入出力バ
ッファ４４に対し、上記読み出しアドレスで指定された
フレームメモリ２０ｂ上の画像データが、上記表示時用
読み出し信号に応じて、データバス４６を介して入力さ
れる。そして、この画像データは、表示用の画像データ
としてスクロールエンジン１８に供給され、図示しない
ＴＶモニタに表示される。

【００５１】次に、領域ＡＲ内のキャラクタＣＨＲ４を
表示する場合について示す。この場合、上記の場合と同
様に、読み出しＸカウンタ３２からの読み出し座標Ｘと
読み出しＹカウンタ３３からの読み出し座標Ｙとが、描
画／表示セレクタ４５を介して読み出しアドレスとして
フレームメモリ２０ｂに供給される。また、表示用読み
出し信号発生回路４２からの表示時用読み出し信号がＯ
Ｎとなる。そして、この表示時用読み出し信号により、
上記の場合と同様に、入出力バッファ４４にフレームメ
モリ２０ｂからの画像データが入力され、入出力バッフ
ァ４４からスクロールエンジン１８に出力されることに
より、ＴＶ画面に表示される。

【００５２】一方、読み出しＸカウンタ３２からの読み
出し座標ＸはＸ座標比較回路３９に供給され、読み出し
Ｙカウンタ３３からの読み出し座標ＹはＹ座標比較回路
４０に供給される。この時、読み出し座標ＸはＸ０≦Ｘ
≦Ｘ１となり、読み出し座標ＹはＹ０≦Ｙ≦Ｙ１となる
ため、領域信号ＸＨＩＴ及びＹＨＩＴは双方とも「１」
となる。従って、表示用書き込み信号発生回路４１から
の表示時用書き込み信号がＯＮとなる。

【００５３】この時、上述したように、表示用読み出し
信号発生回路４２からの表示時用読み出し信号はＯＮか
らＯＦＦとなっている。従って、データ入出力制御信号
により、入出力バッファ４４から、イレースライトデー
タレジスタ３８に設定されたイレースライトデータが出
力される。そして、このイレースライトデータは、デー
タバス４６を介してフレームメモリ２０ｂに供給され
る。この場合、上述した読み出しアドレスが書き込みア
ドレスとなり、このアドレスの示す位置にイレースライ
トデータが書き込まれる。ここでは、イレースライトデ
ータとして透明データが書き込まれる。

【００５４】このように、指定された領域ＡＲ内では、
表示時用読み出し信号が出力されると、読み出しアドレ
スの指定により画像データが読み出され、表示時用書き
込み信号が出力されると、その読み出しアドレスが書き
込みアドレスとなり、そのアドレスの指定する位置に、
イレースライトデータレジスタ３８に設定されたデータ
が書き込まれる。

【００５５】Ｃ．実施例の効果 以上のように、本実施例によれば、領域ＡＲの内側の画
像データは消去され外側の画像データは残されるため、
任意の領域ＡＲを設定することにより、続けて同じ画像
を表示する際に同じ画像データを書き込む必要がない。
このため、画像データの書き込み時間を短縮することが
できる。

【００５６】また、本実施例では、領域ＡＲ内におい
て、表示時用読み出し信号を出力した直後に表示時用書
き込み信号を出力するようになっており、その読み出し
アドレスから画像データを読み出した直後にイレースデ
ータを書き込むようになっているため、短時間で画像デ
ータを消去させることができる。更に、領域ＡＲを矩形
とし、その４点を指定することによって領域ＡＲを設定
するようにしたので、領域の設定及び座標の比較を容易
に行う事ができる。

【００５７】

【発明の効果】以上述べたように、本発明によれば、モ
ニタに同じ画像を続けて表示する場合に、フレームメモ
リ上の指定した画像データのみ消去し、続けて表示する
画像データを残すことができるため、フレームメモリに
画像データを書き込む時間を短縮することが可能とな
る。そのため、１フレーム分の画像表示期間内に書き込
み可能なドット数が増えなくても、それ以上のドット数
分の画像データをフレームメモリに書き込むことが可能
となり、ドット数の多いキャラクタを表示させることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例によるフレームメモリ制御装
置を用いた画像処理装置の全体構成を示すブロック図で
ある。

【図２】本実施例によるフレームメモリ制御装置の構成
を示すブロック図である。

【図３】同実施例におけるフレームメモリ２０への画像
データの書き込みを説明する図である。

【図４】同実施例におけるフレームメモリ２０からの画
像データの読み出しを説明する図である。

【図５】従来のフレームメモリに対するイレースライト
を説明する図である。

【符号の説明】

１５…ＣＰＵ １７…スプライトエンジン（フレームメモリ制御装置） ２０（２０ａ，２０ｂ）…フレームメモリ ３０…描画回路 ３１…表示回路 ３２…読み出しＸカウンタ（アドレス発生手段） ３３…読み出しＹカウンタ（アドレス発生手段） ３４…Ｘ０レジスタ（座標設定レジスタ） ３５…Ｘ１レジスタ（座標設定レジスタ） ３６…Ｙ０レジスタ（座標設定レジスタ） ３７…Ｙ１レジスタ（座標設定レジスタ） ３８…イレースライトデータレジスタ（イレースデータ
設定レジスタ） ３９…Ｘ座標比較回路（座標比較手段） ４０…Ｙ座標比較回路（座標比較手段） ４１…表示用書き込み信号発生回路 ４２…表示用読み出し信号発生回路 ４３…入出力制御回路 ４４…入出力バッファ ４５…描画／表示セレクタ ４６（４６ａ，４６ｂ）…データバス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フレームメモリに対し、モニタに表示す
   るための画像データを書き込み、前記フレームメモリか
   ら前記画像データをドット毎に読み出すフレームメモリ
   制御方法であって、 前記画像データの読み出しを行う際に、前記フレームメ
   モリ上の任意の領域の座標と、前記領域内のアドレスに
   下地データとして書き込まれるべきイレースデータとを
   設定しておき、 前記フレームメモリの水平方向及び垂直方向の読み出し
   位置である読み出しアドレスをドット単位で順次発生
   し、 前記読み出しアドレスと前記領域の座標とを比較し、 前記読み出しアドレスが前記領域内でない場合は、前記
   フレームメモリの前記読み出しアドレスから前記画像デ
   ータを読み出し、 前記読み出しアドレスが前記領域内である場合は、前記
   フレームメモリの前記読み出しアドレスから前記画像デ
   ータを読み出した後に、当該アドレスに前記イレースデ
   ータを書き込むことを特徴とするフレームメモリ制御方
   法。
2. 【請求項２】 モニタに表示するための画像データをフ
   レームメモリに書き込む描画回路と、 前記フレームメモリから前記画像データをドット単位で
   読み出す表示回路とを具備し、 前記表示回路は、 前記フレームメモリの水平方向及び垂直方向の読み出し
   位置を、読み出しアドレスとしてドット単位で順次発生
   するアドレス発生手段と、 前記フレームメモリ上の任意の領域の座標が設定される
   座標設定レジスタと、 前記読み出しアドレスと前記領域の座標とを比較し、前
   記読み出しアドレスが前記領域内であるか否かを判断す
   る座標比較手段と、 前記領域内のアドレスに下地データとして書き込まれる
   べきイレースデータが設定されるイレースデータ設定レ
   ジスタと、 前記座標比較手段の判断結果により、前記読み出しアド
   レスが前記領域内でない場合は、前記フレームメモリの
   前記読み出しアドレスから前記画像データを読み出し、
   前記読み出しアドレスが前記領域内である場合は、前記
   画像データを読み出した後に、当該読み出しアドレスに
   前記イレースデータを書き込む入出力制御手段とを有す
   ることを特徴とするフレームメモリ制御装置。
3. 【請求項３】 前記表示回路は、 前記フレームメモリに対する読み出し信号を発生する読
   み出し信号発生手段と、 前記座標比較手段により、前記アドレス発生手段から発
   生する読み出しアドレスが、前記座標設定レジスタに設
   定される領域内であると判断された場合に、前記読み出
   し信号が発生した直後に書き込み信号を発生する書き込
   み信号発生手段とを有し、 前記入出力制御手段は、 前記フレームメモリの前記読み出しアドレスから読み出
   される画像データと前記イレースデータ設定レジスタに
   設定されたイレースデータとを保持する入出力バッファ
   と、 前記読み出し信号が発生した場合は、前記フレームメモ
   リから前記画像データを読み出し、前記書き込み信号が
   発生した場合は、前記イレースデータを前記フレームメ
   モリの当該読み出しアドレスに出力するよう、前記入出
   力バッファを制御する入出力制御回路とを有することを
   特徴とする請求項２記載のフレームメモリ制御装置。
4. 【請求項４】 前記フレームメモリは、２面からなり、 前記描画回路が前記フレームメモリのいずれか一方に前
   記画像データを書き込んでいる間、前記表示回路が前記
   フレームメモリの他方から前記画像データを読み出すよ
   うにし、前記書き込み及び読み出しが終了すると、前記
   描画回路と前記表示回路との切り替えを行い、前記描画
   回路は前記フレームメモリの他方に前記画像データを書
   き込み、前記表示回路は前記フレームメモリの一方から
   前記画像データを読み出すようにする描画／表示セレク
   タを有することを特徴とする請求項２または３記載のフ
   レームメモリ制御装置。
5. 【請求項５】 前記領域は、 水平方向の始点及び終点と垂直方向の始点及び終点とに
   よって４点が指定される矩形であることを特徴とする請
   求項２、３、または４記載のフレームメモリ制御装置。