JPH08110885A - ファクシミリ制御ｌｓｉ - Google Patents

Abstract

(57)【要約】 【構成】ファクシミリ装置として高速にデータ転送しな
ければならない制御機能を１チップ上に集積し、ＤＭＡ
転送動作に関して、要求は全て内部ロジックから発行さ
れる。入力画像の処理や、受信して復号化した画像デー
タの処理には、高速性が要求されるので、専用の論理回
路を組込み、一般の制御バスから分離したメモリを内蔵
した。さらに、多値画像処理部と２値画像処理部で共通
にメモリを使用できる回路接続とし、メモリの効率利用
を図った。一方、処理によっては、使用するメモリが多
い処理があるので、内部論理からの要求で外部メモリと
データのリード，ライトやＤＭＡ転送する。 【効果】ＤＭＡ要求端子や応答端子を外部に出力する必
要はなく、入出力端子の削減ができ、高速処理に好都合
な方式で、且つ使用メモリの低減が図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリ装置の制御
ＬＳＩに関する。

【０００２】

【従来の技術】一般にファクシミリ用の制御装置は、汎
用のマイクロプロセッサ(以下ＭＰＵ)と、装置仕様に合
わせた制御用の論理回路、及びメモリ装置から構成され
ている。例えば、特開平4−367159号や特開平5−252370
号公報に開示されている方式が挙げられる。即ち、基本
的なＦＡＸ機能，原稿を読み込んで符号化しての送信，
符号データを受信して復号化してからの記録機能の制御
を実現するには、主要部品として、システム全体を制御
するＭＰＵと通信処理を行うモデムや、読み取り記録す
るためのモータやセンサ等をコントロールする処理装置
やＩ／Ｏ機器、さらにマンマシンＩ／Ｆ部分をコントロ
ールするＩ／Ｏ機器、及び制御プログラムやデータを保
存するためのメモリ等で構成可能である。

【０００３】業務用途向けのファクシミリで高速性や機
能の充実を狙った機種と、一般家庭用に低価格化を最大
の目的とした機種では、制御部の構成も変化してくる
が、基本的なＦＡＸの機能は変化しないので、前述した
基本構成要素はほぼ同一である。高機能化するに当たっ
ても、コストパフォーマンスの向上は重要項目であり、
コストの低減は必須となる。従来から、ＭＰＵの高性能
化でハード部品点数を減らし、部品の低価格化や製造コ
ストの低減は図られてきた。また、ゲートアレイやハイ
ブリッドＩＣ、さらにはＡＳＩＣ等を使用して個別部品
点数を減らす技術開発などもされてきた。半導体技術の
進歩とともに、この傾向は一層進むことは確実である。
なかでも、特定用途向けにＬＳＩ開発を容易化したＡＳ
ＩＣの使用は盛んになっており、コストパフォーマンス
の向上に有効な技術となっている。従来からも、前述の
技術を利用した制御部の改善は進められており、多用途
１チップＦＡＸプロッセサの開発（東明浩他、’９１信
学全大秋季第５分冊ｐ．１２０）等で開示されている。

【０００４】

【発明が解決しようとする課題】高集積化しコストパフ
ォーマンスの向上を狙うと、内蔵するメモリ容量の問
題、外部の装置を制御するためのＩＣピン数の問題が発
生する。ＡＳＩＣを利用して必要なメモリを全て内蔵し
ようとした場合、内蔵するよりも外部に個別部品として
メモリを配置した方がコスト的に有利となる場合があ
る。また、外部に配置した方が装置のバージョンアップ
が容易であったり、デバッグ等の作業には有利である等
の特徴もある。このため、ＡＳＩＣ化を推し進める場
合、メモリの効率的な利用技術を考案しなければない。

【０００５】ＬＳＩは、一般にピン数が少ない方が低コ
ストとなる。多くなると、パッケージが割高となるので
コストパフォーマンス的に不利となる。しかし、高集積
化し、多くの制御機能をシングルチップ上に実現する
と、必然的にピン数は増加してしまう。このため、外部
装置を制御するためのピン数が少ないＬＳＩ構成方式を
考案しなければならない。

【０００６】本発明の目的は、メモリの効率的な利用法
を提供し、コストパフォーマンス性高く１チップ上に集
積したファクシミリ制御装置を提供することにある。

【０００７】本発明の第二の目的は、入出力ピン数を低
減する１チップファクシミリ制御装置を提供することに
ある。

【０００８】本発明の第三の目的は、バス上のデータの
転送がボトルネックとなることのない１チップに集積し
たファクシミリ制御装置を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、ファクシミリ装置として高速にデータ転送しなけれ
ばならない制御機能を１チップ上に集積し、ＤＭＡ転送
動作に関して、要求は全て内部ロジックから発行される
構成とした。

【００１０】また、スキャナで読み込んだ入力画像の処
理や、受信して復号化した画像データの処理には、高速
性が要求され、かつ、処理中は頻繁にメモリを使用す
る。このため、ＭＰＵ処理するには高性能プロセッサが
必要となるので、専用の論理回路を組込み、メモリに関
しては数キロバイト程度であるので外付けして専用の入
出力ピンを具備するよりは内蔵した方がコストパフォー
マンス的に有利であり、一般の制御バスから分離したメ
モリを内蔵した。

【００１１】一方、処理によっては、速度仕様に対して
は比較的厳しくないが、使用するメモリが多い処理があ
る。例えば、バッファメモリを使用しながらの通信処理
や、メモリに、一旦、符号を蓄積してから、文書の入出
力や通信をサービスする処理等である。通信はＧ３仕様
で、最速１４.４kbps であり、文書の入出力も数秒程度
であるので、プロセッサの処理サイクルに比較すれば、
かなり低速にデータの入出力をすれば良いが、メモリは
最低でも数百キロオーダ以上必要でありメガバイト程度
あれば不自由のないサービスを実現できる。このことか
ら外部にメモリを装備し、内部処理論理とデータ交換し
た方が有利な場合もあるので、内部論理からの要求で外
部メモリとデータのリード，ライトやＤＭＡ転送できる
機能も内蔵した。

【００１２】さらに上記課題を解決するため、画像処理
に必要となるメモリを効率良く使用して、内蔵するＲＡ
Ｍ容量を削減する方式を考案した。回路的には、高機能
化するにはそれだけメモリが必要となる画像処理部のメ
モリの使用効率を高めるため、多値画像処理部と二値画
像処理部で共通にメモリを使用できる回路接続とし、接
続を効率良く実現するためメモリアクセス専用に回路を
組み込んだ。

【００１３】

【作用】ＤＭＡ転送を要求する機能処理部を検討し、全
て本発明の１チップ制御コントローラ内に実装したの
で、ＤＭＡ要求端子や応答端子を外部に出力する必要は
なく、入出力端子の削減ができる。また、外部にメモリ
を実装して本制御ＬＳＩ内部のロジックとデータの交換
をする場合は、比較的低速にメモリをアクセスする処理
に限定しているので、内部バスのスループットの障害と
なることは少なく、高コストパフォーマンスを実現でき
る。

【００１４】また、高速にメモリをアクセスしながら信
号処理をしなければならない機能ブロックでは、システ
ムバスから分離したメモリを内部に設定するとともに、
競合しない複数の処理で時分割使用ができる構成とした
ため、高速処理に好都合な方式で、且つ、使用メモリの
低減が図れる。

【００１５】コントローラとしてのＭＰＵを内蔵し、且
つ、性能面でも十分な能力を確保できる方式として、さ
らに入出力ピン数の低減が図れる構成となっているの
で、本発明の制御ＬＳＩを使用してＦＡＸをコントロー
ルする制御部とすれば、小型かつ部品点数の少ない高コ
ストパフォーマンスなＦＡＸを実現することができる。

【００１６】

【実施例】以下、一実施例を図面を用いて説明する。図
１は、本発明の制御ＬＳＩ全体の機能ブロック図であ
る。本開発のファクシミリ制御ＬＳＩ１は、図１に示す
ように、ＭＰＵも含めＦＡＸ制御に必要となるいくつか
の機能を１チップ上に集積し、これだけでＦＡＸ基本動
作の全てを制御する。

【００１７】はじめに、読み取りから送信するまでの基
本動作に沿って各機能の概略を説明する。ＭＰＵ３から
送信原稿を読み込むために、モータＩ／Ｆ１１を通して
モータ１５を駆動する信号を出力する。原稿位置が、読
み込み開始位置にきたところで、センサ１７からの信号
の取り込みを開始し、Ｉ／Ｆである読取系２０でセンサ
出力をＡ／Ｄ変換したり、光量補償やばらつき補正をし
て、画像処理系３０に入力する。画像処理系３０では、
多値デジタルデータに変換された画像データを、例え
ば、ディザ化や誤差拡散処理，エッジ強調等の処理をし
て二値画像データに変換する。この変換処理は、随時Ｒ
ＡＭ３２をアクセスしながら実行することになる。変換
された二値データは、ＦＡＸ用に勧告されている圧縮符
号であるＭＨ，ＭＲ或いはＭＭＲ符号に変化するため、
専用入出力３４を通してＭＰＵ処理へ渡される。これま
での処理はＭＨｚオーダで進行するが、符号化処理はkH
zオーダであり、この処理速度差を調整するため、一
旦、バッファメモリ、Ｓ−ＲＡＭ１２或いはＤ−ＲＡＭ
１４へデータをストアする。転送は、比較的システムバ
ス２の占有率が高い転送であるので、通常ＤＭＡコント
ローラ（以下DMAC）４を用いて転送する。符号化処理
は、変化画素を符号化する可変長符号であるので、変化
画素位置を検出したり、符号をハンドリングしやすくす
るために、バイトやワード単位にパッキグしなければな
らない。一般的なＭＰＵではこのような処理に対して好
都合とはなっていないので、符号化復号化支援論理６を
内蔵し、処理性能不足を補っている。符号化復合化支援
論理６と使用するメモリとの間のデータの転送は、ＭＰ
Ｕの転送コマンドを使用しても良いが、内蔵したDMAC4
にたいして、ＣＯＤＥＣ支援論理６から要求を出してＤ
ＭＡ転送しても良い。

【００１８】一方、送信するための周辺機器の制御もあ
り、これは汎用Ｉ／Ｏポート部１０を通してＭＰＵ３が
制御している。例えば、ＮＣＵ９の切り替えや、その他
３５として示してある原稿の検知や操作パネルからの設
定情報に従ってモデム部７に制御情報を出力し、アナロ
グフロントエンドプロセッサ（以下ＡＦＥ）８でアナロ
グ信号に変換して、相手機との間でプロトコル信号を交
換して、データ通信速度や線密度等の各種パラメータを
正しく設定する。プロトコル信号で交換した条件で前述
した読み取りから符号化を実行して、モデムをデータ転
送モードに設定し、モデムからのデータ入力要求に従っ
てデータをモデム部７へ転送する。データの転送は、Ｍ
ＰＵの転送コマンドを使用しても良いが、内蔵したＤＭ
ＡＣ４にたいして、モデム部７から要求を出してＤＭＡ
転送しても良い。

【００１９】次に、受信から記録に至る基本動作に沿っ
て各機能の概略を説明する。自動或いは手動でＮＣＵ９
が切り替わり受信動作を開始すると、ＡＦＥ８でアナロ
グ信号をデジタル信号に変換し、モデム部７で復調しな
がらプロトコル信号の授受を開始する。プロトコル信号
の授受がすみ、各種パラメータのフィッティングが終了
すると、画像データの符号化された信号の受信を開始す
る。画像データは前述した符号化方式で符号化された圧
縮データとして伝送されているので、モデム部７で復調
後伸長しなければならない。圧縮された符号データと、
伸長後の画像データとはビット数的に２桁程度異なる場
合もあるので、受信バッファに一旦復調データをストア
して、画像データの記録速度に合わせて受信バッファか
らデータを引き抜く。受信バッファは、Ｄ−ＲＡＭ１４
かＳ−ＲＡＭ１２を使用する。また、伸長処理に関して
も圧縮処理と同様に、ＭＰＵに適さない処理があるの
で、例えばＣＯＤＥＣ支援論理６に符号をバイト或いは
ワード単位に揃える論理や、設定したアドレスまで同一
データでビットを埋め込む処理等をＣＯＤＥＣ支援処理
６に組込んで処理性能不足を補っている。この間の、モ
デム部７とバッファ間のデータの転送や、ＣＯＤＥＣ支
援論理６と復号処理で出力されるデータを保管するため
のデータの転送には、ＭＰＵのソフト転送コマンドを使
用しても良いが、各処理部からの転送要求をＤＭＡＣ４
に入力し、ＤＭＡ転送してもよい。

【００２０】復号した画像データは、入出力Ｉ／Ｏ３４
を、一旦、経由して、信号ライン３３を通して二値画像
処理系１８に転送される。二値画像処理系１８では、荒
い画像を補間して決め細かな画像に変換したり、二値画
像領域での縮小や拡大処理を行う。一般の受信，記録処
理であれば機能は通常使用しないので、二値画像処理系
１８で処理されること無く記録系１９へ転送され、記録
ヘッドへ出力するタイミング調整を受けてプリンタヘッ
ド１６へデータが出力される。二値画像処理系１８は、
例えば、副走査方向３.８５本／mm で伝送された画像を
補間して、７.７本／mm に変換して出力する場合や、Ｂ
４受信能力があるＦＡＸで受信した画像を出力するとき
になってＡ４記録紙しかない場合に、ユーザの指示によ
って縮小出力する場合などに機能する。即ち、二値画像
処理系１８は、ユーザに対する受信画の画質向上サービ
スや、記録出力時の使い勝手の向上を図った機能の処理
部である。画像処理の実行にはメモリが必要となるが、
機能ブロック内には専用メモリを持たず、多値画像処理
系３１に併設されたメモリを入出力Ｉ／Ｏ３４を通して
共通使用できる構造となっている。

【００２１】ＭＰＵ３の処理手順を規定するプログラム
は外付けのＲＯＭ１３に書き込まれている。ＭＰＵ処理
に必要な割込みコントロールや、アドレス空間をより広
くとり処理の効率化を図るための機能等をＭＰＵ処理系
５で処理している。さらに、ＭＰＵ処理系５では、ＤＭ
ＡＣ４に対する要求の調停や、データ入出力のタイミン
グ調整なども行っている。ＦＡＸ動作時の基本制御、及
び各機能ブロックの概略は以上である。

【００２２】以下は、本発明の特徴的な機能について、
より詳しく図面を用いて説明する。図２は、記録動作時
の二値画像処理系周辺の処理の詳細を示している。本発
明では画像処理系３０に設定されているＲＡＭを、二値
画像処理系１８でも使用する。まず、図３，図４を用い
て、メモリを必要とする処理内容について説明する。図
３は、副走査方向の縮小処理の概略を示している。簡単
のため、副走査方向の縮小のみを示している。入力原画
像データ６０を、縮小画像データ６１に変換する原理を
示している。単純に、縮小のためにラインデータを間引
いてしまうと、細線が消失してしまう危険性があるの
で、細線保存をするため、図示するように、ｎと（ｎ＋
１）ライン目のデータを利用して一本のｍ目ラインを作
成する。処理を、設定された倍率に従って周期的に実行
することで、縮小画が作成できる。主走査方向は、ある
ビット間隔で同様の処理を実行すれば良いが、メモリは
必ずしも必要とはしない。図４は、補間処理の概略を示
している。例えば、入力原画像データ７０が３.８５本
／mmであったとして、画像を７.７本／mmの補間画像７
１に変換する場合を示している。補間画像７１の中で、
最後に２のサフィックスで示すラインデータが、補間さ
れ画像のぎざぎざをとるために新たに生成されたライン
データである。このラインデータを生成するためには、
前後のラインの黒画素や白画素の連続性を検査する必要
があるので、最低でも２本分のラインデータを保持でき
るメモリが必要となる。補間処理は、７.７本／mm の画
像から補間して１５.４本／mmの画像を得る場合も同様
である。また、３.８５本／mmの画像から、補間して、
同様に１５.４本／mm の画像を得ることもできる。

【００２３】このように二値画像処理系でもメモリを使
用する処理を内蔵すると、メモリのコストが問題とな
る。そこで、入出力Ｉ／Ｏ３４にＲＡＭ３２をアクセス
する機能を内蔵させ、原稿の読み取り時の処理で必須と
なるＲＡＭ３２を多値画像処理系３１と共用できるよう
にした。記録時の処理の流れは、図２に示すように、ま
ず、原画像データの準備できると、入出力Ｉ／Ｏ３４に
対して入力要求をシステムバス側から出し、この要求を
入出力要求制御５９で受付け、Ｒ／Ｗ制御５８を起動し
て、ＲＡＭ３２に対する制御信号線５４からリード，ラ
イト等の制御信号が出力され、データ信号線５５を通し
て、データがシステムバス２からRAM32 に書き込まれ
る。二値画像処理系１８は、処理モードがＭＰＵによっ
て制御論理５０を通して設定される。即ち、縮小処理５
１，補間処理５２，無処理５３のいずれかの処理にデー
タ線５７を接続し、該当する処理を起動する。さらに、
制御論理５０は、制御信号線５６を通して画像データの
入力要求を入出力Ｉ／Ｏ３４に対して出力する。入出力
論理５９は、データバスを通して適切に画像データがス
トアされたら、画像データをＲＡＭ３２から読みだし、
データ線５７を通して二値画像処理系１８に読み出した
データを出力する。二値画像処理系１８では設定された
画像処理を実行し、結果を記録系１９へ出力する。こう
して、読み取り処理時には多値画像処理系３１用のメモ
リとして機能するＲＡＭ３２が共用され、記録処理時の
二値画像処理が実行される。

【００２４】記録ヘッドへの画像データ出力処理は、図
３に示したように必ずシステムバスから、一旦、ＲＡＭ
３２を経由して、二値画像処理系１８を通過する。縮小
処理や補間処理が必要ない場合は、経路を経由せず直接
プリンタヘッドに画像を出力できるが、ソフト制御処理
が２重となり、制御の複雑さが増加してしまう。一方、
ＲＡＭ２３を常に経由すれば、ＲＡＭ３２は画像処理用
とし機能する以外にも、出力バッファとしても機能する
ので、特別にバッファを設ける必要がなくなり回路規模
の低減が図れる。さらに、二値画像処理系１８と画像処
理系３０に対しては、いずれの二値画像処理場合でも、
パラメータを変更するだけのＭＰＵからの同一制御手順
で機能させることができるので制御の簡素化も図れる。

【００２５】図５は原稿読み取りから送信までのシステ
ムバス上のデータの流れを示している。システムバスを
通して転送されるデータでデータ量が多いのは、画像の
二値化された画像データ或いは画像データの符号化され
たデータであり、モータの制御やモデムの制御、或いは
画像処理系の制御用のデータに比較して桁違いに多い。
画像に関するデータをシステムバスを通して転送する場
合は、データ量が多いため、ＭＰＵ３のソフト転送コマ
ンドを用いて行うよりも、ＤＭＡ機能を用いて転送した
方が効率的である。矢印の付いた線８３，８４，８５
は、システムバス上でＤＭＡＣ４を使用して転送するデ
ータの流れを示している。

【００２６】まず、画像処理された二値データが、矢印
８３で示すようにＤ−ＲＡＭ１４或いはＳ−ＲＡＭ１２
などから構成されるメモリ８０に転送される。次に、符
号化支援論理を使用するために、矢印８４で示すようス
トアされたデータを読みだし、ＣＯＤＥＣ支援論理６で
処理後再び、メモリ８０にデータをストアする。MPU3で
は、変換されたデータを用いて、最終的な符号を生成
し、メモリ８０にストアしておく。ＭＰＵ処理では、一
般的にＤＭＡ転送を使用することはない。最後に、符号
データをメモリ８０から矢印８５で示すように、モデム
部７に転送する。一連の処理を、全てのデータを転送す
るまで継続する。ＤＭＡの起動と要求は、ＭＰＵ３から
ＭＰＵ処理系５に含まれるＤＭＡ要求制御部(ＤＲＱ制
御部)８１と、ＤＭＡＣ４に対して制御信号を出力して
コントロールしている。なお、ＭＰＵ処理系５の内部に
は、ＤＲＱ制御部以外にも、図１を用いて説明したよう
に、割込み制御部等のロジック８２が含まれている。Ｄ
ＲＱ制御部８１は、各ロッジクからのＤＭＡ要求を活性
化したりマスクしたりをコントロールし、ＤＭＡＣ４に
対してＤＭＡ要求を出力する。

【００２７】図６は、図５とは逆の、受信から記録に至
る動作時のデータの流れを示している。まず、受信され
た符号データが、矢印９０で示すようにＤ−ＲＡＭ１４
或いはＳ−ＲＡＭ１２などから構成されるメモリ８０に
転送される。次に、符号化支援論理を使用するために、
矢印９１で示すようストアされたデータを読みだし、Ｃ
ＯＤＥＣ支援論理６で処理後、再び、メモリ８０にデー
タをストアする。MPU3では、変換されたデータを用い
て、最終的に復号された二値画像データを生成し、メモ
リ８０にストアしておく。ＭＰＵ処理では、一般的にＤ
ＭＡ転送を使用することはない。最後に、二値画像デー
タをメモリ８０から矢印９２で示すように、画像処理部
３０に転送する。一連の処理を、全てのデータを転送す
るまで継続する。ＤＭＡＣ４，ＭＰＵ処理系５に対する
ＭＰＵ３の制御及び、ＤＲＱ制御部８１の機能は、送信
時の説明と同様である。

【００２８】図５，図６を用いて説明したように、ＦＡ
Ｘをコントロールする上で大量のデータを転送する処理
は、画像データ或いはこれを符号化した符号データであ
る。画像或いは符号データを入出力して処理するＦＡＸ
機能は、画像処理，符号データを送受信するためのモデ
ム、ＣＯＤＥＣ支援処理にクローズされる。これらの処
理は、全てＬＳＩ内部の処理としたので、一般的なＦＡ
Ｘ装置であれば外部にＤＭＡ転送要求を発する機能部の
設置は不要であるので、ＤＭＡ制御のための入出力ピン
は具備していない。また、各々の処理では、比較的多く
のメモリを必要とし、使用するメモリは内蔵するより
も、ＬＳＩ外部のメモリを利用した方が効率的であるの
で、外部のメモリを利用できるようにしたが、外部メモ
リは、MPU3用のプログラムＲＯＭを接続するシステムバ
スと同一のバス上に設定することができるので、リード
やライト用に特別に外部制御ピンが増加することはな
い。

【００２９】

【発明の効果】ＤＭＡ転送を要求する機能処理部を検討
し、全て本発明の１チップ制御コントローラ内に実装し
たので、ＤＭＡ要求端子や応答端子を外部に出力する必
要はなく、入出力端子の削減ができる。また、外部にメ
モリを実装して本制御ＬＳＩ内部のロジックとデータの
交換をする場合は、比較的低速にメモリをアクセスする
処理に限定しているので、内部バスのスループットの障
害となることは少なく、高コストパフォーマンスを実現
できる。

【００３０】また、高速にメモリをアクセスしながら信
号処理をしなければならない機能ブロックでは、システ
ムバスから分離したメモリを内部に設定するとともに、
競合しない複数の処理で時分割使用ができる構成とした
ことから、高速処理に好都合な方式で、且つ使用メモリ
の低減が図れる。

【００３１】コントローラとしてのＭＰＵを内蔵し、且
つ、性能面でも十分な能力を確保できる方式として、さ
らに入出力ピン数の低減が図れる構成となっているの
で、本発明の制御ＬＳＩを使用してＦＡＸをコントロー
ルする制御部とすれば、小型かつ部品点数の少ない高コ
ストパフォーマンスなＦＡＸとすることができる。

【図面の簡単な説明】

【図１】本発明の制御ＬＳＩのブロック図。

【図２】二値画像処理系及び周辺処理部のブロック図。

【図３】副走査方向の縮小処理の説明図。

【図４】補間処理の説明図。

【図５】原稿読み取りから送信までのデータの系統図。

【図６】受信から記録に至る動作時のデータの系統図。

【符号の説明】

１…ファクシミリ制御ＬＳＩ、２…システムバス、３…
ＭＰＵ、４…ＤＭＡＣ、５…ＭＰＵ処理系、６…符号化
復号化支援論理、７…モデム部、８…アナログフロント
エンドプロセッサ、９…ＮＣＵ、１０…汎用Ｉ／Ｏポー
ト部、１１…モータＩ／Ｆ、１２…Ｓ−ＲＡＭ、１３…
ＲＯＭ、１４…Ｄ−ＲＡＭ、１５…モータ、１６…プリ
ンタヘッド、１７…センサ、１８…二値画像処理系、１
９…記録系、２０…読取系、３０…画像処理系、３１…
多値画像処理系、３２…ＲＡＭ、３３…信号ライン、３
４…専用入出力、３５…その他の処理論理。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 浩三 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】ファクシミリを制御する制御装置であっ
   て、一本の内部バスを内蔵し、前記内部バスに画像処理
   論理，マイクロプロセッサ，ダイレクトメモリアクセス
   コントローラ，外部メモリアクセスコントローラ，モデ
   ム装置，汎用Ｉ／Ｏポート，外部モータコントローラ，
   符号化復号化支援回路を接続し、ダイレクトメモリアク
   セスを要求するＦＡＸ制御装置を１チップ内に内蔵した
   ことを特徴とするファクシミリ制御ＬＳＩ。
2. 【請求項２】請求項１において、多値デジタル画像で画
   質向上を行う処理論理と、二値デジタル画像で画像処理
   を行う処理論理と、双方の画像処理論理で共通かつ専用
   に使用するＲＡＭを内蔵し、前記ＲＡＭのアクセスは専
   用ラインを通して行うファクシミリ制御ＬＳＩ。
3. 【請求項３】請求項２において、記録データを出力する
   場合に、画像処理専用に具備されたＲＡＭを経由し、さ
   らに二値画像処理論理を経由する前記内部バスを通して
   プリンタヘッドにデータを出力するファクシミリ制御Ｌ
   ＳＩ。
4. 【請求項４】請求項１において、前記内部バスに外部素
   子も接続するため、前記内部バスと入出力コントロール
   信号及びアドレスバスを出力するピンを設け、外部へ出
   力したバスに接続されたメモリと内蔵した論理間でＤＭ
   Ａ転送する場合、内蔵論理だけがＤＭＡ転送要求を出力
   しＤＭＡ転送動作するファクシミリ制御ＬＳＩ。