JPH08111472A - ピングリッドアレイ型パッケージ - Google Patents
ピングリッドアレイ型パッケージInfo
- Publication number
- JPH08111472A JPH08111472A JP6270309A JP27030994A JPH08111472A JP H08111472 A JPH08111472 A JP H08111472A JP 6270309 A JP6270309 A JP 6270309A JP 27030994 A JP27030994 A JP 27030994A JP H08111472 A JPH08111472 A JP H08111472A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pin
- array type
- grid array
- external pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＰＧＡパッケージの導通抵抗やインダクタン
スの低減などの電気特性の改善およびプリント回路基板
へ効果的に熱を伝え、放熱性を向上させることを信頼性
を維持して提供する。 【構成】 半導体チップ（１２）がセラミックＰＧＡパ
ッケージ（１１）にマウントされワイヤ（１３）で接続
しキャップ（１４）により封止されている。そしてこの
ような複数の外部ピンをＰＧＡパッケージ（１１）の片
方に有するピングリッドアレイ型パッケージにおいて、
格子状に並んだ外部ピン（１５）のうち内側に太い外部
ピン（１５ａ）を配置することを特徴とするものであ
る。
スの低減などの電気特性の改善およびプリント回路基板
へ効果的に熱を伝え、放熱性を向上させることを信頼性
を維持して提供する。 【構成】 半導体チップ（１２）がセラミックＰＧＡパ
ッケージ（１１）にマウントされワイヤ（１３）で接続
しキャップ（１４）により封止されている。そしてこの
ような複数の外部ピンをＰＧＡパッケージ（１１）の片
方に有するピングリッドアレイ型パッケージにおいて、
格子状に並んだ外部ピン（１５）のうち内側に太い外部
ピン（１５ａ）を配置することを特徴とするものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、ピングリッドアレイ型
パッケージに関し、特に、半導体素子用パッケージの中
で外部ピンが格子状に並んだピングリッドアレイ型パッ
ケージ（以下「ＰＧＡパッケージ」という）に関するも
のである。
パッケージに関し、特に、半導体素子用パッケージの中
で外部ピンが格子状に並んだピングリッドアレイ型パッ
ケージ（以下「ＰＧＡパッケージ」という）に関するも
のである。
【０００２】
【従来の技術】ピングリッドアレイ型パッケージ（ＰＧ
Ａパッケージ）は、パッケージの片面に外部ピンを格子
状に配置することにより多くの外部ピンが形成されてい
る。従来のＰＧＡパッケージでは、実開昭５９−２３７
４７号公報に示されるように同一ピン径を有する複数の
外部ピンがパッケージに配置されていた。一例として、
従来の表面実装型ＰＧＡパッケージの概略的特徴を図２
に示す。ＰＧＡパッケージ（１）は内部に半導体チップ
（２）を収納し、ワイヤー（３）により電気的に接続さ
れている。またキャップ（４）により封止されることに
より、半導体チップ（２）は機械的および環境的に保護
されている。さらに表面実装型ＰＧＡパッケージ（１）
はパッケージの片面に配置された外部ピン（５）をプリ
ント回路基板（６）にハンダ（７）で接続することによ
り搭載される。
Ａパッケージ）は、パッケージの片面に外部ピンを格子
状に配置することにより多くの外部ピンが形成されてい
る。従来のＰＧＡパッケージでは、実開昭５９−２３７
４７号公報に示されるように同一ピン径を有する複数の
外部ピンがパッケージに配置されていた。一例として、
従来の表面実装型ＰＧＡパッケージの概略的特徴を図２
に示す。ＰＧＡパッケージ（１）は内部に半導体チップ
（２）を収納し、ワイヤー（３）により電気的に接続さ
れている。またキャップ（４）により封止されることに
より、半導体チップ（２）は機械的および環境的に保護
されている。さらに表面実装型ＰＧＡパッケージ（１）
はパッケージの片面に配置された外部ピン（５）をプリ
ント回路基板（６）にハンダ（７）で接続することによ
り搭載される。
【０００３】図２における外部ピンは、直径０．２ｍｍ
で長さ２．０ｍｍの細長い円柱状の金メッキされたコバ
ール合金製であり、セラミックＰＧＡパッケージ（１）
の底面にろう付技術により接合されており、プリント回
路基板にはハンダ（７）により接続されている。図２の
ＰＧＡパッケージの代表的外部ピンである外部ピン（５
ａ）の導通抵抗は１２０ｍΩ、インダクタンスは４ｎＨ
であり、また無風状態でのパッケージの熱抵抗は３０℃
／Ｗと満足できるものではなかった。一方、従来、表面
実装型ＰＧＡパッケージの外部ピンはパッケージとプリ
ント回路基板の熱膨張差による応力緩和やプリント回路
基板表面での配線形成の自由度のために全ての外部ピン
を太くすることは困難であった。
で長さ２．０ｍｍの細長い円柱状の金メッキされたコバ
ール合金製であり、セラミックＰＧＡパッケージ（１）
の底面にろう付技術により接合されており、プリント回
路基板にはハンダ（７）により接続されている。図２の
ＰＧＡパッケージの代表的外部ピンである外部ピン（５
ａ）の導通抵抗は１２０ｍΩ、インダクタンスは４ｎＨ
であり、また無風状態でのパッケージの熱抵抗は３０℃
／Ｗと満足できるものではなかった。一方、従来、表面
実装型ＰＧＡパッケージの外部ピンはパッケージとプリ
ント回路基板の熱膨張差による応力緩和やプリント回路
基板表面での配線形成の自由度のために全ての外部ピン
を太くすることは困難であった。
【０００４】
【発明が解決しようとする課題】近年、半導体チップの
高速化やハイパワー化に伴い、ＰＧＡパッケージに対し
て導通抵抗やインダクタンスの低減、さらには放熱性の
向上が求められている。しかしながら、従来の表面実装
型ＰＧＡパッケージでは同一径の細く長い外部ピンを全
面に有していたため、導通抵抗やインダクタンスの低減
を阻害する要因の一つになっていた。従来は、外部ピン
の直径は一般に０．２ｍｍが使用されている。一方、全
ての外部ピンを太くすることはピンの剛性が増大して、
セラミックＰＧＡとプリント回路基板の熱膨張差による
ハンダ接続部の応力破壊が発生するために外側の外部ピ
ンを太くすることは困難であった。また、プリント配線
基板表面での配線形成のためにも全ての外部ピンを太く
することは困難であった。
高速化やハイパワー化に伴い、ＰＧＡパッケージに対し
て導通抵抗やインダクタンスの低減、さらには放熱性の
向上が求められている。しかしながら、従来の表面実装
型ＰＧＡパッケージでは同一径の細く長い外部ピンを全
面に有していたため、導通抵抗やインダクタンスの低減
を阻害する要因の一つになっていた。従来は、外部ピン
の直径は一般に０．２ｍｍが使用されている。一方、全
ての外部ピンを太くすることはピンの剛性が増大して、
セラミックＰＧＡとプリント回路基板の熱膨張差による
ハンダ接続部の応力破壊が発生するために外側の外部ピ
ンを太くすることは困難であった。また、プリント配線
基板表面での配線形成のためにも全ての外部ピンを太く
することは困難であった。
【０００５】
【課題を解決するための手段】本発明は、パッケージの
片側面に外部ピンが格子状に並んだピングリッドアレイ
型パッケージにおいて、パッケージ中心部に近い内側に
太いピンを配置することを特徴とするピングリッドアレ
イ型パッケージである。また本発明は、パッケージ中心
部に近い内側に配置する太いピンが、低い導通抵抗やイ
ンダクタンスが必要な電源系の外部ピンに適用すること
を特徴とするピングリッドアレイ型パッケージである。
片側面に外部ピンが格子状に並んだピングリッドアレイ
型パッケージにおいて、パッケージ中心部に近い内側に
太いピンを配置することを特徴とするピングリッドアレ
イ型パッケージである。また本発明は、パッケージ中心
部に近い内側に配置する太いピンが、低い導通抵抗やイ
ンダクタンスが必要な電源系の外部ピンに適用すること
を特徴とするピングリッドアレイ型パッケージである。
【０００６】
【作用】本発明において、複数の外部ピンを有するＰＧ
Ａパッケージにおいて格子状に並んだ外部ピンのうちパ
ッケージ中心部に近い内側に太い外部ピンを配置するこ
とを特徴としているもので、内側の太い外部ピンにより
導通抵抗やインダクタンスの低減などの電気特性の改善
が可能となるものである。また、本発明において、内側
の太い外部ピンは、特に低い導通抵抗やインダクタンス
が必要な電源系の外部ピンに適用することが有効なもの
である。
Ａパッケージにおいて格子状に並んだ外部ピンのうちパ
ッケージ中心部に近い内側に太い外部ピンを配置するこ
とを特徴としているもので、内側の太い外部ピンにより
導通抵抗やインダクタンスの低減などの電気特性の改善
が可能となるものである。また、本発明において、内側
の太い外部ピンは、特に低い導通抵抗やインダクタンス
が必要な電源系の外部ピンに適用することが有効なもの
である。
【０００７】また本発明において、内側に配置された太
い外部ピンは半導体チップから発生した熱を高熱伝導性
の銅配線を含むプリント回路基板へ従来のＰＧＡパッケ
ージより効果的に伝えることが可能となり、放熱性も向
上するものである。ピングリッドアレイ型パッケージと
しては、挿入型または表面実装型のタイプが可能だが、
特に表面実装型ＰＧＡパッケージにおいて有効である。
太い外部ピンとは従来の細い外部ピンより太いことが特
徴である。プリント回路基板は、高熱伝導性の銅配線を
表面または内部に形成した単層または多層構造のものが
利用できるものである。
い外部ピンは半導体チップから発生した熱を高熱伝導性
の銅配線を含むプリント回路基板へ従来のＰＧＡパッケ
ージより効果的に伝えることが可能となり、放熱性も向
上するものである。ピングリッドアレイ型パッケージと
しては、挿入型または表面実装型のタイプが可能だが、
特に表面実装型ＰＧＡパッケージにおいて有効である。
太い外部ピンとは従来の細い外部ピンより太いことが特
徴である。プリント回路基板は、高熱伝導性の銅配線を
表面または内部に形成した単層または多層構造のものが
利用できるものである。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）（ｂ）は、本発明のピングリッドアレイ
型パッケージの実施例を示す図で、表面実装型ＰＧＡの
断面図である。半導体チップ（１２）はセラミックＰＧ
Ａパッケージ（１１）にマウントされた後、ワイヤ（１
３）により接続し、キャップ（１４）による封止が、従
来例の図２と同様に行われる。ＰＧＡパッケージ（１
１）の外部ピン（１５）は、プリント回路基板（１６）
とハンダ（１７）で接続されている。本発明の特徴であ
る太い外部ピン（１５ａ）の直径は０．４ｍｍで、従来
の直径０．２ｍｍから２倍に太くされており、断面積と
しても４倍に増加している。
る。図１（ａ）（ｂ）は、本発明のピングリッドアレイ
型パッケージの実施例を示す図で、表面実装型ＰＧＡの
断面図である。半導体チップ（１２）はセラミックＰＧ
Ａパッケージ（１１）にマウントされた後、ワイヤ（１
３）により接続し、キャップ（１４）による封止が、従
来例の図２と同様に行われる。ＰＧＡパッケージ（１
１）の外部ピン（１５）は、プリント回路基板（１６）
とハンダ（１７）で接続されている。本発明の特徴であ
る太い外部ピン（１５ａ）の直径は０．４ｍｍで、従来
の直径０．２ｍｍから２倍に太くされており、断面積と
しても４倍に増加している。
【０００９】この結果、図２の代表的外部ピン（５ａ）
と同位置である図１での太い外部ピン（１５ａ）の導通
抵抗は９０ｍΩ、インダクタンスは３ｎＨと、従来より
著しく低減された。さらに、無風状態でのパッケージの
熱抵抗も２５℃／Ｗと従来の第２図の場合の３０℃／Ｗ
より低減された。一方、外側の外部ピン径は、図２と同
じの０．２ｍｍであり、外部ピンとプリント回路基板の
接続部の信頼性は同等に保たれている。
と同位置である図１での太い外部ピン（１５ａ）の導通
抵抗は９０ｍΩ、インダクタンスは３ｎＨと、従来より
著しく低減された。さらに、無風状態でのパッケージの
熱抵抗も２５℃／Ｗと従来の第２図の場合の３０℃／Ｗ
より低減された。一方、外側の外部ピン径は、図２と同
じの０．２ｍｍであり、外部ピンとプリント回路基板の
接続部の信頼性は同等に保たれている。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
ＰＧＡパッケージの格子状に並んだ外部ピンのうち、内
側に太いピンを配置することによりパッケージの導通抵
抗やインダクタンスの低減などの電気特性の改善の効果
がある。さらに内側に配置された太い外部ピンは半導体
から発生した熱をプリント回路基板へ効率よく伝える効
果もある。これら電気特性および放熱特性の向上が内側
の外部ピンを太くすることのみで可能であるため、表面
実装型ＰＧＡパッケージの性能改善を安価に提供するこ
とができるという効果を奏するものである。
ＰＧＡパッケージの格子状に並んだ外部ピンのうち、内
側に太いピンを配置することによりパッケージの導通抵
抗やインダクタンスの低減などの電気特性の改善の効果
がある。さらに内側に配置された太い外部ピンは半導体
から発生した熱をプリント回路基板へ効率よく伝える効
果もある。これら電気特性および放熱特性の向上が内側
の外部ピンを太くすることのみで可能であるため、表面
実装型ＰＧＡパッケージの性能改善を安価に提供するこ
とができるという効果を奏するものである。
【図１】 本発明のピングリッドアレイ型パッケージの
実施例を示す図。
実施例を示す図。
【図２】 従来例のピングリッドアレイ型パッケージを
示す図。
示す図。
１．ＰＧＡパッケージ ２．半導体チップ ３．ワイヤー ４．キャップ ５．外部ピン ５ａ．外部ピン ６．プリント回路基板 ７．ハンダ １１．セラミックＰＧＡパッケージ １２．半導体チップ １３．ワイヤ １４．キャップ １５．外部ピン １６．プリント回路基板 １７．ハンダ
Claims (2)
- 【請求項１】 パッケージの片側面に外部ピンが格子状
に並んだピングリッドアレイ型パッケージにおいて、パ
ッケージ中心部に近い内側に太いピンを配置することを
特徴とするピングリッドアレイ型パッケージ。 - 【請求項２】 パッケージ中心部に近い内側に配置する
太いピンが、低い導通抵抗やインダクタンスが必要な電
源系の外部ピンに適用することを特徴とする請求項１に
記載のピングリッドアレイ型パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6270309A JPH08111472A (ja) | 1994-10-07 | 1994-10-07 | ピングリッドアレイ型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6270309A JPH08111472A (ja) | 1994-10-07 | 1994-10-07 | ピングリッドアレイ型パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111472A true JPH08111472A (ja) | 1996-04-30 |
Family
ID=17484486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6270309A Pending JPH08111472A (ja) | 1994-10-07 | 1994-10-07 | ピングリッドアレイ型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034657A3 (de) * | 1997-12-23 | 1999-10-21 | Siemens Ag | Hybridschaltung mit einem system zur wärmeableitung |
| US12336085B2 (en) | 2020-11-06 | 2025-06-17 | Murata Manufacturing Co., Ltd. | Structure and structure with electronic component |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0742145B2 (ja) * | 1984-11-12 | 1995-05-10 | セエルウ・グル−プ・テクニツプ | 熱処理方法およびその装置 |
-
1994
- 1994-10-07 JP JP6270309A patent/JPH08111472A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0742145B2 (ja) * | 1984-11-12 | 1995-05-10 | セエルウ・グル−プ・テクニツプ | 熱処理方法およびその装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034657A3 (de) * | 1997-12-23 | 1999-10-21 | Siemens Ag | Hybridschaltung mit einem system zur wärmeableitung |
| US12336085B2 (en) | 2020-11-06 | 2025-06-17 | Murata Manufacturing Co., Ltd. | Structure and structure with electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151777A (en) | Interface device for thermally coupling an integrated circuit to a heat sink | |
| US5157480A (en) | Semiconductor device having dual electrical contact sites | |
| CA1238119A (en) | Packaged semiconductor chip | |
| JP2735509B2 (ja) | 改善された熱放散を備えたｉｃパッケージ | |
| JPH09312357A (ja) | 半導体装置 | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| US4736273A (en) | Power semiconductor device for surface mounting | |
| CN109727948B (zh) | 一种封装结构以及芯片安装单元 | |
| JPH08111472A (ja) | ピングリッドアレイ型パッケージ | |
| JPH0637217A (ja) | 半導体装置 | |
| US5508476A (en) | Mounting arrangement for semiconductor devices | |
| JP2000188359A (ja) | 半導体パッケージ | |
| JP3910694B2 (ja) | 外部端子付半導体素子の製造方法 | |
| JPS6329413B2 (ja) | ||
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP4085831B2 (ja) | 半導体装置の実装構造 | |
| KR100314709B1 (ko) | 전력용 반도체 모듈 | |
| JPH11243162A (ja) | 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法 | |
| JPH02238652A (ja) | 樹脂封止型半導体装置 | |
| JPH0714021B2 (ja) | 樹脂封止型半導体装置 | |
| JPS60202958A (ja) | 混成集積回路装置 |