JPH0812227B2 - Lssd集積回路チップのacパフォーマンス・レベル試験装置 - Google Patents

Lssd集積回路チップのacパフォーマンス・レベル試験装置

Info

Publication number
JPH0812227B2
JPH0812227B2 JP1328622A JP32862289A JPH0812227B2 JP H0812227 B2 JPH0812227 B2 JP H0812227B2 JP 1328622 A JP1328622 A JP 1328622A JP 32862289 A JP32862289 A JP 32862289A JP H0812227 B2 JPH0812227 B2 JP H0812227B2
Authority
JP
Japan
Prior art keywords
lssd
value
clock
signal
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1328622A
Other languages
English (en)
Other versions
JPH02226077A (ja
Inventor
キヤロール・ジヨン・デイツク
ブラース・ジエームズ・デイツトマイヤー
トーマス・レオ・ジエリイミイー
ローレンス・ジヨーンズ
グレゴリイ・スコツト・ステイール
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02226077A publication Critical patent/JPH02226077A/ja
Publication of JPH0812227B2 publication Critical patent/JPH0812227B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577AC testing, e.g. current testing, burn-in
    • G01R31/31858Delay testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はチツプ・プフオーマンス設定に関するもので
あり、更に詳しくいえば、ACチツプ全体のパフオーマン
スを評価するために所定値と比較してLSSDスキヤン・パ
ス回路遅延データを使用することに関するものである。
B.従来の技術 電子回路の複雑さおよび速度が絶えず増大した結果、
それらが最小のパフオーマンス基準に合致することを保
証するために、それら回路の測定および試験に関する多
くの問題が提起されている。時に、寸法および複雑さが
絶えず増大している集積回路の開発および使用は、フイ
ールド・オペレーシヨン環境におけるACパフオーマンス
試験の分野において多くの問題を提起した。ACパフオー
マンス試験に関連した困難な点は、試験の複雑性、試験
装置の高価で不便な性質および既知の技法によりAC不良
回路を検出できない可能性のためにフイールド・オペレ
ーシヨン環境において更に問題を生じている。本願で
は、エラー分離のための非時間依存試験であるDC関連欠
陥試験とは反対に、ACパフオーマンス試験は動的な時間
依存試験に属するものである。
一般に、ACプフオーマンス試験は、外部の試験装置を
使つて回路の測定および試験中に行われる。回路がフイ
ールド・オペレーシヨン環境に設けられる時に試験が行
われない1つの理由はACパフオーマンス試験のために使
われた外部の試験装置が高価で且つ不便であるためであ
る。
LSSD論理遅延を特徴づけるためにLSSDスキヤン・パスを
使うことが知られている。その方法では、クロツクがオ
ンにされるという測定法が用いられ、スキヤン・パス全
体を通して信号がフラツシユされる。本願では、フラツ
シングは、LSSDラツチへのクロツク入力をアクテイブ・
レベルに保持し、それによつてスキヤン・パスにおける
第1ラツチへの入力上に置かれた値がラツチの切換え速
度でスキヤン・パス操作するのを可能とするものとして
定義される。この技法は、所与のクロツク速度に基づく
1つの試験に対して1つの合格/不合格の結果が得られ
るようにするものである。しかし、この技法は、多くの
場合、実用的でない。なぜならば、スキヤン入力又は出
力はパツケージングを考慮した測定のための外部の試験
装置による調査に影響され易くないためである。
各チツプに対して独特の機能的なロジツクを働かせる
複雑なテスト・パターンを使うことによつてパフオーマ
ンス試験を行うことも知られている。複雑なテスト・パ
ターンを使うとき、パスの長さはLSSDスキヤン・パスに
比べてかなり短かい。この結果、非常に正確な試験装置
を必要とする測定法となるが、測定データを得るのに高
いコストを生じさせる。更に、試験におけるこのような
従来の試みは所与のクロツク速度に対して合格・不合格
に関する試験ができるだけであつた。
もう1つの従来の方法は、更に安価なテスタによる試
験を可能にするためにクロツク・シフトを使うことであ
る。しかし、その試験が合格・不合格に関するものであ
るという性質のためにその境界に近い回路を検出できな
いことおよび外部のテスタを使うという不便さおよび費
用という前述の方法と同じ問題がこの方法にも当てはま
る。
C.発明が解決しようとする問題点 従来技術と関連した問題点を要約すると、ACパフオー
マンス測定は製造又は試験の環境で行われ、フイールド
・オペレーシヨンの環境では行われない。フイールドに
おけるACチツプ・パフオーマンス測定の使用を制限して
いる1つの要素は、その測定が一般に正確且つ高価な外
部試験装置を必要とすることである。フイールドにおけ
るこのような装置の運搬は非常に望ましくないことであ
る。回路が製造又は試験の環境を離れた後、AC欠陥回路
はフイールド・オペレーシヨンの環境において検出する
ことは困難である。
更に、ACチツプ・パフオーマンス試験は、各チツプ・
デザインの機能的ロジツクを付勢して1つの測定を得る
べく精巧な試験データ・パターンを発生するためには、
被試験チツプ・デザインの詳しい知識を必要とすること
が多い。試験データ・パターンは、それらを各特定の回
路デザインに対して個々に作らなければならないため、
発生するのが高価となる。更にACパフオーマンス試験
は、所与のクロツク速度に対して合格・不合格の基準で
行われる。
従つて、本発明の目的は、ACチツプ・パフオーマンス
の試験および較正を改良することである。
本発明のもう1つの目的は、LSSDスキヤン・パスの単
一スキヤンによつてACチツプ・パフオーマンスを分類す
ることである。
本発明の更にもう1つの目的は、システムに対して外
部の試験回路を必要とすることなく、ACチツプ・パフオ
ーマンスを試験することである。
本発明の更にもう1つの目的は、各チツプ・デザイン
に対する詳細な試験パターン・データを発生することな
く、チツプを試験することである。
本発明の更にもう1つの目的は、製造および試験の環
境において検出されなかつたAC欠陥チツプをオペレーシ
ヨン環境におけるチツプの設置後に検出することであ
る。
D.問題点を解決するための手段 これらの目的は、通常はチツプ上の最長パスであるLS
SDスキヤン・パスを通して1つの信号を伝播させること
によつてACパフオーマンス測定を得るようシステムがそ
のチツプ上のLSSD回路を使うことによつて達せられる。
論理装置は、所定の期間の間、LSSDスキヤン・パスを通
る信号の伝播を制御する。信号が伝播したLSSDスキヤン
・パスの距離は、チツプのACパフオーマンス特性の関数
である。論理装置によつて伝播が停止した後、そのLSSD
スキヤン・パスは信号がスキヤン・パスを通つて如何に
遠くまで伝播したかを決定するために分析される。信号
がスキヤン・パスを伝播した距離を表わす値がACタイミ
ング測定データとして使用される。そこで、比較回路
が、そのACタイミング測定データとそのシステムに記憶
されている所定のAC分類データとを比較し、そのチツプ
の全体の分類を複数の可能なチツプパフオーマンス・ク
ラスの1つとして決定する。
E.実施例 本発明の詳細な説明を行う前に、本発明の全体像を以
下示す。
ここに開示される発明は、ACチツプ・パフオーマンス
測定を発生するために、DCスタツフ欠陥試験に対する従
来の試験法で一般に使用されるLSSDスキヤン・パスを利
用する。更に、ACパフオーマンスが測定されるべきLSSD
ラツチそのものがその測定のために使用される装置の一
部を形成する。測定はLSSDチツプをスキヤン・モードに
置くことによつて始まる。スキヤン・モードは、そのチ
ツプ上のラツチを直列構成を持つたスキヤン・パスの形
に配列する。スキヤン・モードでは、それらラツチは3
つの信号によつて制御される。それら信号のうちの2つ
はクロツクであり、それらクロツクの両方とも信号を伝
播するようアクテイブ・レベルでなければならない。第
3の信号は伝播されるべきである。まず、スキヤン・パ
スは、両方のクロツクをアクテイブ状態に保持すること
および第3の線上に一定値を置くことによつてフラツシ
ユされる。それらクロツクはアクテイブに保持されるの
で、信号はその回路のスイツチング速度でスキヤン・パ
スを通してフラツシユされる。クロツク信号は、スキヤ
ン・パス全体をフラツシユするのに十分に長い期間の間
アクテイブに保持されるのが理想的である。スキヤン・
パスがフラツシユされた後、クロツク線の1つがインア
クテイブ状態にされる。スキヤン・パスを通して信号を
伝播させるためにはLSSDスキヤン・パスは両方のクロツ
ク線がアツプ状態である必要があるので、本発明の目的
を達成するためにはどちらの信号が不作動にされるかは
問題ではなく、一方のクロツクの不作動がフラツシユ動
作を終了させる。
フラツシユ動作が完了した後、測定動作が始まる。第
3の線上の一定値が反転される。そこで、或る所定の時
間値がクロツク制御装置に置かれる。その制御装置は、
第3の信号値の伝播に対して割当てられる時間の量を制
御する。その所定の時間値は、ソフトウエア・プログラ
ミング或いはハードウエアの設置を含む多くの方法で発
生可能である。好適な実施例は、論理制御装置の一部分
として取扱われるクロツク制御装置を使用する。クロツ
ク制御装置はこの分野では周知の2進の減数カウンタ13
0である。その不作動にされたクロツク信号が作動さ
れ、第3の信号線上の値がスキヤン・パスを通してフラ
ツシユし始める。所定の時間値によつて定義された時間
制限に達すると、クロツク制御装置はスキヤン・パスを
通してのその一定値の伝播を停止する。この時点で、AC
チツプ・パフオーマンスの関数であつてその値がスキヤ
ン・パスを通して伝播した距離が決定可能である。その
伝播した値がスキヤン・パスを通して移動した距離が決
定した後、それはその特定のチツプ・デザインに対する
ACチツプ・パフオーマンスのカテゴリを表わす所定値を
含むテーブルと比較される。その比較の結果に従つてAC
チツプ・パフオーマンスが分類される。
さて、第1図に示された詳細な実施例に関して、論理
制御装置146、比較装置144、記憶装置142はすべてサー
ビス・プロセツサ140の一部分として示される。これ
は、上記の各コンポーネントをハードウエア実施例の形
でシステム内の他の場所に置かれても動作する。更に、
比較装置144および論理装置146の一部分はソウトウエア
でも実施可能である。説明の便宜上、2進減数カウンタ
130であるクロツク制御装置といくつかの制御ラツチ
2、4、6とを含む論理制御装置146の一部分が第1図
における論理制御装置146の残りとは別個に示される。A
Cパフオーマンス測定動作を駆動し、所定の時間値を含
む信号が論理制御装置146によつて発生される。
動作を説明するために、LSSDスキヤン・パス測定を使
うACパフオーマンス試験はまずシステム・クロツクをオ
フにすることによつて行われる。そのクロツクがオフに
されてしまうと、サービス・プロセツサ140がスキヤン
・モードを開始させ、それはLSSD回路におけるLSSDラツ
チをLSSDスキヤン・パスと呼ばれる直列連鎖の形に構成
することを含むものである。スキヤン・モードはLSSD回
路の分野では周知である。
論理制御装置は、ACパフオーマンス測定の実行を制御
することによつてACタイミング測定データを作る。論理
制御装置146は、すべてのラツチを一様な値にセツトす
る目的のためにLSSDスキヤン・パスを通してスキヤン・
イン線62上の値をフラツシユすることによつてAC測定を
始める。フラツシユ動作はクロツク・パルスに依存する
ものではなく、代りに、LSSDスキヤン・パス10、12、14
を通して信号を、回路遅延によつてのみ決定される速度
で伝播する。
フラツシユ動作は線60上のAクロツク信号および線70
上のBクロツク信号によつて制御される。それらクロツ
ク信号は論理制御装置146によつて制御される。線60上
のAクロツク信号および線70上のBクロツク信号はラツ
チ2、4、6およびカウンタ130を含む論理制御装置146
によつて制御される。フラツシユされるべき値は論理制
御装置146によつて発生され、スキヤン・イン線62上に
置かれる。スキヤン・イン線62上に与えるために選択さ
れた特定の値は無関係である。その値がフラツシユ動作
中に変化しないことおよび測定ステツプにおいてLSSDス
キヤン・パス10、12、14を通してフラツシユされた値
が、その伝播終了点が検出可能となるよう、フラツシユ
・ステツプにおいて使われた値とは異なる値であること
が重要である。
フラツシユ動作が始まつた後、そのフラツシユ動作の
期間を決定する遅延を作るために2進減数カウンタ130
が設けられる。LSSDスキヤン・パス10、12、14全体をフ
ラツシユするに十分な時間を可能にする所定の時間値が
論理制御146によつて選択され、線78、80、82、84上に
置かれる。
フラツシユ動作が完了した後、カウンタ130が1まで
減数した時にBクロツクがオフにされ、それによつてLS
SDスキヤン・パス10、12、14における伝播を停止させ
る。そこで、スキヤン・イン線62上の値が論理制御装置
146によつて変更される。その値は、それがLSSDスキヤ
ン・パス10、12、14を通して部分的に伝播される時、そ
れの終了点が検出され得るように、LSSDスキヤン・パス
10、12、14を通して伝播された前の値から変更される。
所定幅のBクロツク・パルスが発生され、線62上のスキ
ヤン・イン信号の変更した値をLSSDスキヤン・パス10、
12、14を通して伝播する。そのパルス幅は、線62上のス
キヤン・イン値がLSSDスキヤン・パス10、12、14全体を
通して伝播しないように選択される。
パルス幅は、チツプ上のLSSDラツチの数に従つて論理
制御装置146によつて選択される。チツプ上のスキヤン
・パスが短いほど、パルス幅は狭くなる。一方、スキヤ
ン・パスが長いほど、パルス幅は広くなる。短かいスキ
ヤン・パスに対して選択された狭いパルス幅が長いスキ
ヤン・パス上で作用するけれども、広いパルス幅を選択
することは更に正確な測定が行われるのを可能にする。
カウンタ130の使用は、論理制御装置146がLSSDスキヤン
・パス10、12、14に対してパルス幅をプログラムするの
を可能にする。一方、これは可能なスキヤン・パスの長
さの幅広いレンジを持つたマルチプルLSSD回路に対して
単一のカウンタ130が使用されるのを可能にする。適当
なパルス幅の選択は、ハードウエアの設置又はソフトウ
エア・プログラミング制御を含む多くの方法で実施可能
である。
Bクロツク・パルスが論理制御装置146によつて作動
される時、フラツシユ動作が完了した後にセツトされた
線62上のスキヤン・イン信号における新しい値がLSSDス
キヤン・パス10、12、14を通してフラツシユし始める。
線70上のBクロツク・パルスが終了する時、それはフラ
ツシユ動作を停止する。その時、データにおけるスキヤ
ンはLSSDスキヤン・パス10、12、14を通して部分的に伝
播している。そこで、既知のLSSD技法は、スキヤン・パ
スにおけるデータをを直列的にシフトすることによつて
スキヤン・イン信号が如何に遠くまで伝播したかを決定
するために使用可能である。線62上のスキヤン・イン信
号がLSSDスキヤン・パス10、12、14を通して伝播した距
離を定義する値はACタイミング測定データとして使用さ
れる。
比較装置144は、複数の可能なACチツプ・パフオーマ
ンス・カテゴリを表わす記憶装置142に保持された所定
のACパフオーマンス分類データとACタイミング測定デー
タとを比較するのに使用される。ACパフオーマンス分類
データは、チツプが設計された時に作られる必要がある
だけであり、その後に再び作られる必要はない。代表的
なものでは、10以上のカテゴリが使用される。しかし、
説明の都合で、速いチツプ、普通のチツプおよび遅いチ
ツプを表わす3つのカテゴリが使用されるものとと仮定
する。
第1図において、LSSDスキヤン・パス10、12、14がス
キヤン・モードに置かれると、論理制御装置146は3つ
の制御線60、62、70の制御の下にLSSDスキヤン・パス1
0、12、14をフラツシユする。LSSD回路をスキヤン・モ
ードに置くことはこの分野では周知である。LSSDスキヤ
ン・パスを介してフラツシユされるべき論理状態がスキ
ヤン・イン線62に与えられる。そこで、制御線60、70が
以下のようにアクテイブ状態に置かれる。即ち、論理制
御装置146は較正開始(Start Calibrate)信号54および
較正動作(Calibrate Op)信号128を作動し、一方それ
らは線60上でAクロツク信号を作動するゲート4を作動
する。線56上の較正リセツト(Reset Calibrate)信号
はこの時アクテイブでないため、較正開始信号がラツチ
2をオンにしてゲート4にもう1つの入力を与える、A
クロツク制御信号60はANDゲート4を作動することによ
つて制御される。
Bクロツクは、論理制御装置146が線74上の計数開始
(Start Count)信号を作動しそして線78、80、82、84
上に所定時間値を与えてカウンタ130をスタートさせる
時、作動される。最初、不作動状態にあるラツチ8が線
74上の計数開始信号によつてオンにされ、サービス・プ
ロセツサ140によつて1サイクルの間作動される。計数
開始信号はまた線78、80、82、84上に計数ビツト0−3
をゲートする。それらビツトはLSSDスキヤン・パス10、
12、14をフラツシユするための時間期間を表わす値を含
むように論理制御装置146によつて初期設定される。カ
ウンタ・ゲート48および線74上の計数開始信号は最初踏
作動状態にあつたラツチ8を作動し、そしてラツチ8は
線128上の較正動作信号と結合してゲート6を作動し、
線70上のBクロツクをオンにする。3つの制御線60、6
2、70は、LSSDスキヤン・パス10、12、14を通してのス
キヤン・イン(Scan In)信号62の伝播を可能にするに
十分に長い期間の間その選択された状態に保持される。
論理制御装置146によつて選択された所定の時間値は
カウンタ130のゲート16、18、20、22に置かれ、線112、
114、116、118、120、122、124、126上のクロツク・パ
ルスの制御の下に減数される。線112、114、116、118、
120、122、124、126上にクロツク・パルスを発生する方
法は周知であり、他の装置間のシステム発振器によつて
与えられるものであつてもよい。カウンタ自体はこの分
野で知られている通常の4ビツト減数式2進カウンタで
ある。カウンタの値が1に等しくなつた時、回路48は作
動され、ラツチ8をリセツトする。一方、ラツチ8は線
70上のBクロツク信号をリセツトし、LSSDスキヤン・パ
ス10、12、14を通した伝播を終了させる。然る後、カウ
ンタ130がゼロまで減数した時、回路52はカウンタ130を
不能にしてゼロの値に凍結し、従つて、制御76上の信号
をリセツトし、次の計数動作が行われるのを可能にす
る。
この時点で、LSSDスキヤン・パス10、12、14がフラツ
シユされてしまい、ACパフオーマンス・スキヤン・パス
測定が始まろうとしている。線60上のAクロツク信号は
この時はまだアクテイブであり、線70上のBクロツク信
号はインアクテイブである。次に、線62上のスキヤン・
イン信号が論理制御装置146によつて反対の値にセツト
される。線128上の較正動作信号はこの時点ではまだア
クテイブである。スキヤンの期間を表わす所定の時間値
が論理制御装置146によつて選択され、線78、80、82、8
4上に置かれる。線74上の計数開始信号が1サイクルの
間作動される時、AC測定が論理制御装置146によつて始
められる。同時に、線74上の計数開始信号がラツチ8を
作動して、ゲート6を付勢する。ゲート6は線70上のB
クロツク信号を作動し、LSSDスキヤン・パス10、12、14
を通してフラツシユ動作を始めさせる。LSSDスキヤン・
パス10、12、14は、それらが初期設定された時に行われ
た方法と同様にカウンタ130がラツチ8をリセツトする
まで、フラツシユ動作を継続する。線70上のBクロツク
がカウンタ130によつて不作動にされる時、線62上のス
キヤン・イン信号がLSSDスキヤン・パス10、1、14を通
る伝播を停止させる。次に、論理制御装置146が線56上
の較正リセツト信号を作動し、線60上のAクロツクをオ
フにする。
好適な実施例の説明の適宜上、ACチツプ・パフオーマ
ンスを分類するためにACタイミング測定データと比較す
るのに使用されたACパフオーマンス分類データはサービ
ス・プロセツサ内の記憶装置142にある。しかし、それ
は都合よくアクセス可能な任意の場所に記憶可能であ
り、その場所はサービス・プロセツサ140又はシステム
記憶装置内であつてもよく、遠隔な場所であつてもよ
い。さらに、比較装置144はサービス・プロセツサ内に
置かれねばならないことはない。それもまた都合のよい
場所に設けることが可能である。例えば、離れた場所で
ACチツプ・パフオーマンスを評価するためにサービス要
員が遠隔のプロセツサを使用してもよく、それによつ
て、熟練した技術要員によるシステムへのアクセスはそ
の場所での彼等の存在を必要とすることなく行われる。
本発明はその好適な実施例に関して説明されたけれど
も、種々の変更が可能であることは当業者には明らかで
あろう。例えば、サービスプロセツサ140の一部分とし
て示された記憶装置142、比較装置144、論理制御装置14
6は、デイスク・バブル・メモリのような種々の方法で
サービス・プロセツサ140とは別個に設けられてもよ
く、遠隔地でさえ可能である。更に、比較のような他の
特徴が構内又は遠隔場所で行われてもよい。回路の詳細
も変更可能である。例えば、AクロツクがBがクロツク
に代つてパルス幅を制御するのに使用されてもよい。
又、スキヤン・イン制御線62はフラツシユ動作中の任意
の時点で作動可能である。又、プログラム可能なクロツ
ク制御ロジツクがソフトウエアで実施されてよい。
F.効果 本発明は、1つのパスでACチツプ・パフオーマンスデ
ータを分類する能力、外部の試験施設を必要とすること
なく実行する能力、および製造、試験の環境と同様にフ
イールド・オペレーシヨンの環境においてACチツプ・パ
フオーマンスを測定する能力、を含む多くの利点を持つ
ている。
【図面の簡単な説明】
第1図は本発明で使用されるACパフオーマンスの試験の
ための較正論理装置の概略図である。
フロントページの続き (72)発明者 ローレンス・ジヨーンズ アメリカ合衆国ニユーヨーク州エンドウエ ル、ホール・ストリート2730番地 (72)発明者 グレゴリイ・スコツト・ステイール アメリカ合衆国ニユーヨーク州エンドウエ ル、フオード・ロード2018番地 (56)参考文献 特開 昭63−235874(JP,A) 特開 昭63−101783(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】LSSD集積回路チップのACパフォーマンス・
    レベルを試験する装置であって該装置自体が前記LSSD集
    積回路チップの中に集積化されているものにおいて、 LSSDスキャン・パス及び伝播クロック線を有するLSSD集
    積回路チップと、 前記LSSDスキャン・パス中の各ラッチを一様な値に設定
    するためのスキャン・パス設定手段と、 所定の時間間隔をカウントするためのカウンタ手段と、 前記カウンタ手段に接続され、前記LSSDスキャン・パス
    を通して前記所定の時間間隔の間前記一様な値とは異な
    る別の値を伝播させるために前記カウンタ手段のカウン
    トに応じて前記クロック線を作動及び不作動させるクロ
    ック制御手段と、 前記LSSDスキャン・パス中で前記別の値が到達した場所
    を測定するために前記別の値を取り出すための走査手段
    と、 より成ることを特徴とするLSSD集積回路チップのACパフ
    ォーマンス・レベル試験装置。
  2. 【請求項2】前記クロック制御手段は前記カウンタにプ
    ログラム可能なカウント値を設定する手段を含むことを
    特徴とする請求項1記載の装置。
JP1328622A 1988-12-29 1989-12-20 Lssd集積回路チップのacパフォーマンス・レベル試験装置 Expired - Lifetime JPH0812227B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/291,919 US5039939A (en) 1988-12-29 1988-12-29 Calculating AC chip performance using the LSSD scan path
US291919 1988-12-29

Publications (2)

Publication Number Publication Date
JPH02226077A JPH02226077A (ja) 1990-09-07
JPH0812227B2 true JPH0812227B2 (ja) 1996-02-07

Family

ID=23122434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1328622A Expired - Lifetime JPH0812227B2 (ja) 1988-12-29 1989-12-20 Lssd集積回路チップのacパフォーマンス・レベル試験装置

Country Status (4)

Country Link
US (1) US5039939A (ja)
EP (1) EP0375919B1 (ja)
JP (1) JPH0812227B2 (ja)
DE (1) DE68924053T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307619A (ja) * 1991-05-16 1993-11-19 Nec Corp マイクロプロセッサのac特性測定方法
US5796751A (en) * 1996-07-22 1998-08-18 International Business Machines Corporation Technique for sorting high frequency integrated circuits
US6219813B1 (en) 1998-06-29 2001-04-17 International Business Machines Corporation Programmable timing circuit for testing the cycle time of functional circuits on an integrated circuit chip
EP0992809A1 (de) * 1998-09-28 2000-04-12 Siemens Aktiengesellschaft Schaltungsanordnung mit deaktivierbarem Scanpfad
US6452435B1 (en) 1999-11-08 2002-09-17 International Business Machines Corporation Method and apparatus for scanning and clocking chips with a high-speed free running clock in a manufacturing test environment
JP2002202348A (ja) * 2000-12-28 2002-07-19 Nec Microsystems Ltd 論理集積回路のテスト回路およびその方法
US7539893B1 (en) 2005-09-16 2009-05-26 Pmc-Sierra, Inc. Systems and methods for speed binning of integrated circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784907A (en) * 1972-10-16 1974-01-08 Ibm Method of propagation delay testing a functional logic system
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
JPS5499540A (en) * 1978-01-23 1979-08-06 Omron Tateisi Electronics Co Malfunction detecting device for electronic circuit
US4293919A (en) * 1979-08-13 1981-10-06 International Business Machines Corporation Level sensitive scan design (LSSD) system
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
US4477902A (en) * 1982-06-18 1984-10-16 Ibm Corporation Testing method for assuring AC performance of high performance random logic designs using low speed tester
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4564943A (en) * 1983-07-05 1986-01-14 International Business Machines System path stressing
DE3325247A1 (de) * 1983-07-13 1985-01-24 ANT Nachrichtentechnik GmbH, 7150 Backnang Schaltungsanordnung zum testen einer digitalen schaltung
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit
JPS63101783A (ja) * 1986-10-20 1988-05-06 Matsushita Electronics Corp 半導体集積回路装置
JPS63235874A (ja) * 1987-03-24 1988-09-30 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US5039939A (en) 1991-08-13
EP0375919A2 (en) 1990-07-04
EP0375919B1 (en) 1995-08-30
JPH02226077A (ja) 1990-09-07
EP0375919A3 (en) 1991-08-21
DE68924053D1 (de) 1995-10-05
DE68924053T2 (de) 1996-05-02

Similar Documents

Publication Publication Date Title
US5923676A (en) Bist architecture for measurement of integrated circuit delays
US6510534B1 (en) Method and apparatus for testing high performance circuits
JPH0411960B2 (ja)
JPH05264662A (ja) 複数のラッチペアのうちの任意の2個の間の伝播遅延を決定するためのシステム及び方法
JPH04320982A (ja) 半導体電子回路
KR19990045518A (ko) 파형 취득 동작 모드를 지니는 자동 회로 테스터
JPH0812227B2 (ja) Lssd集積回路チップのacパフォーマンス・レベル試験装置
JP2001518625A (ja) 集積回路テスタのためのフォーマットに感応したタイミング較正
US7461310B2 (en) IC functional and delay fault testing
US7228515B2 (en) Methods and apparatuses for validating AC I/O loopback tests using delay modeling in RTL simulation
US5790560A (en) Apparatus and method for timing self-timed circuitry
JP2000090693A (ja) メモリ試験装置
JP2001257568A (ja) 所定のパルス長の信号パルスを形成する装置
JP4156105B2 (ja) Ic試験装置
JP4657216B2 (ja) 波形整形回路及びこの波形整形回路を備えた半導体試験装置
JP4422223B2 (ja) Ic試験装置
JP3698269B2 (ja) Lsiのディレイ測定方法
US7389449B2 (en) Edge selecting triggering circuit
JPH0536752B2 (ja)
JPH1125694A (ja) デバイス自動機能実行時間測定可能な半導体試験装置
JP2846383B2 (ja) 集積回路試験装置
Rogina et al. Metastability evaluation method by propagation delay distribution measurement
JPH10239395A (ja) 半導体試験装置
JPH0389180A (ja) 期待パターンの後半反転回路
JPH0673227B2 (ja) 磁気デイスク特性測定装置