JPH08139100A

JPH08139100A - 半導体装置の製造方法

Info

Publication number: JPH08139100A
Application number: JP6271355A
Authority: JP
Inventors: Chihiro Arai; 千広荒井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-11-04
Filing date: 1994-11-04
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】ダブルポリシリコン構造を有するバイポーラ
トランジスタにおいて、面積及び寄生各量を増加させる
事なくベース抵抗の低減をはかる。【構成】コレクタ領域７上の少なくともグラフトベー
ス領域を形成する部分を含んでグラフトベース領域形成
の不純物源となる第１の多結晶半導体層１１を形成する
工程と、この第１の多結晶半導体層１１上に層間絶縁層
１３を形成する工程と、この層間絶縁層１３とこれの下
の上記第１の多結晶半導体層１１を横切って真性ベース
領域の形成部上に開口１４を形成する工程と、この開口
内の周縁部に限定的に低比抵抗ベース接続領域を形成す
る斜めイオン注入工程と、開口１４を通じて真性ベース
領域１６を形成する垂直イオン注入工程と、開口１４の
内側面にサイドウオール１８を形成する工程と、このサ
イドウオール１８が形成された開口１４内にエミッタ領
域形成の不純物源となる第２の多結晶半導体層を形成す
る工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置特にバイポ
ーラトランジスタの製造方法に係わる。

【０００２】

【従来の技術】回路素子としてバイポーラトランジスタ
を有する半導体集積回路装置において、集積密度の向
上、トランジスタの高速化のための寄生容量および寄生
抵抗の低減化が必要となる。

【０００３】この要求に応えるものとして、いわゆるダ
ブルポリシリコン構造のバイポーラトランジスタによる
半導体集積回路装置が提供された。しかしながら、この
場合においても、ベース領域とベース電極との間におけ
る分布抵抗が問題となる。

【０００４】これについて説明するに、まず図７〜図１
３を参照して、このダブルポリシリコン構造のバイポー
ラトランジスタによる半導体集積回路装置の従来の製造
方法について説明する。この例ではｎ−ｐ−ｎ型のトラ
ンジスタを形成する場合で、この場合、図７に示すよう
に、ｐ型の半導体基板１例えばＳｉ基板の一主面に高濃
度ｎ型のコレクタ埋込み領域２をイオン注入、選択的拡
散等によって形成する。

【０００５】図８に示すように、コレクタ埋込み領域２
と同導電型を有するが、これより低不純物濃度の半導体
層３をエピタキシャル成長して半導体集積回路基板４を
構成する。そして、この基板４の表面すなわち半導体層
３の表面を熱酸化して薄膜酸化膜によるいわゆるパッド
絶縁膜５を形成する。

【０００６】図９に示すように、例えば半導体層３を横
切る厚さに、回路素子間を分離する素子間分離絶縁層６
いわゆる LOCOS（Local Oxidation of Silicon）を、局
部的酸化によって形成し、コレクタ埋込み領域２上に、
半導体層３の一部からなるコレクタ領域７を区画形成す
る。また、この素子間分離絶縁層６下に、例えば高エネ
ルギーイオン注入によってｐ型の高濃度のチャネルスト
ップ領域８を形成する。

【０００７】図１０に示すように、基板４上に全面的に
例えばフォトレジストによる選択的イオン注入を行うた
めのマスク９を形成し、フォトリソグラフィによってコ
レクタ領域７上の一部にイオン注入の窓９Ｗを形成す
る。この窓９Ｗを通じてｎ型不純物をイオン注入して高
濃度のコレクタ電極取出し領域１０を形成する。

【０００８】図１１に示すように、マスク９を除去し、
パッド絶縁膜５の、コレクタ領域７上のベース形成部に
ベース窓５Ｗをフォトリソグラフィによるパターンエッ
チングによって形成する。この窓５Ｗ内を含んで全面的
に第１の多結晶半導体層１１例えば多結晶シリコン（ポ
リシリコン）をＣＶＤ（化学的気相成長）法等によって
形成し、同様にフォトリソグラフィによるパターンエッ
チングによって、少なくとも窓５Ｗ内とベース電極形成
部に渡る一部の多結晶半導体層１１を残し、更に例えば
最終的に形成する半導体集積回路を構成するポリシリコ
ン抵抗を形成する部分を残して、他部を除去する。この
第１の多結晶半導体層１１を覆って全面的に例えばＳｉ
Ｏ₂よりなる層間絶縁層１３を全面的に例えばＣＶＤに
よって形成する。

【０００９】多結晶半導体層１１は、ｐ型の不純物がド
ープされた半導体を成膜するとか、多結晶半導体層１１
の成膜後にイオン注入によって不純物のドーピングを行
って不純物を含む半導体層とする。

【００１０】図１２に示すように、ベース窓５Ｗ内の真
性ベース領域の形成部に、層間絶縁層１３とその下の第
１の多結晶半導体層１１とを横切って開口１４を形成す
る。この場合、開口１４の全外周に渡って最低限の所要
の幅を保持した第１の多結晶半導体層１１が、コレクタ
領域７上にベース窓５Ｗを通じて被着された部分が存在
する位置および形状に選定される。そして、この開口１
４内に後に行うイオン注入における半導体表面保護のた
めのバッファ層１５を表面熱酸化によって形成し、開口
１４を通じてバッファ層１５を貫通してコレクタ領域７
上にｐ型の不純物をイオン注入し、熱処理を施して、イ
オン注入不純物の活性化を行って真性ベース領域１６を
形成すると共に、第１の多結晶半導体層１１中の不純物
をコレクタ領域７上に拡散して真性ベース領域１６の周
囲にベース電極取出し領域となる低比抵抗のグラフトベ
ース領域１７を形成する。

【００１１】次に、図１３に示すように、開口１４の内
側面に所要の幅を有するサイドウオール１８を形成する
とともに、バッファ層１５のサイドウオール１８によっ
て囲まれる位置にエミッタ形成窓１９を形成してこれを
通じて真性ベース領域１６上に接して第２の多結晶半導
体層１２例えば多結晶シリコンを例えばＣＶＤおよびフ
ォトリソグラフィによるパターンエッチングによって形
成し、この多結晶半導体層１２からの不純物拡散を真性
ベース領域１６上に行ってｎ型のエミッタ領域２０を形
成する。そして、第１の多結晶半導体層１１上の層間絶
縁層１３にベース電極窓２１Ｂを、コレクタ電極取出し
領域１０上のパッド絶縁膜５と層間絶縁層１３にコレク
タ電極窓２１Ｃを穿設し、これらベース電極窓２１Ｂと
コレクタ電極窓２１Ｃを通じて第１の多結晶半導体層１
１と、コレクタ電極取出し領域１０上にそれぞれオーミ
ックコンタクトするベース電極２２Ｂと、コレクタ電極
２２Ｃとを形成し、更に第２の多結晶半導体層１２上に
オーミックコンタクトするエミッタ電極２２Ｅをそれぞ
れ例えばＡｌの全面蒸着およびフォトリソグラフィによ
るパターンエッチングによって同時に形成する。

【００１２】このようにして、ｎ型のコレクタ領域７上
に真性ベース領域１６とグラフトベース領域１７とによ
るｐ型のベース領域が形成され、更にこれの上にｎ型の
エミッタ領域２０が形成されたｎ−ｐ−ｎ型のバイポー
ラトランジスタが形成された半導体集積回路装置が形成
される。

【００１３】このようないわゆるダブルポリシリコン構
造のバイポーラトランジスタは、ベース領域およびエミ
ッタ領域間、これらベース領域およびエミッタ領域に対
する第１および第２の多結晶半導体層１１および１２に
よる各電極導出部の位置関係が自己整合されることか
ら、ベース−コレクタ間接合面積の縮小化をはかること
ができることによる寄生容量の低減化をはかり、またエ
ミッタ電極導出部およびベース電極導出部間の間隔をサ
イドウオール１５の幅の選定によって、これら間の寄生
容量を小さくできこと、更にトランジスタの面積の縮小
化をはかることができることから、高速性、高集積密度
の向上をはかることができるという利点がある。

【００１４】しかしながら、この場合、グラフトベース
領域１７の形成は、第１の多結晶半導体層１１からの不
純物の拡散によって形成されることから、その不純物濃
度に制約が生じその比抵抗を充分小さくできなく、ベー
スの分布抵抗が大きくなり寄生抵抗が比較的大きくなる
ことから、更なる高速性向上の隘路となっている。

【００１５】これに対し、図１４に示すように、そのエ
ミッタの形成においてのみ多結晶半導体層例えば多結晶
シリコン層３１からの不純物拡散が用いられるシングル
ポリシリコン構造のバイポーラトランジスタは、その真
性ベース領域１６およびグラフトベース領域１７は、そ
れぞれ所定のパターンの拡散マスクを介して不純物を例
えば気相拡散することによって形成するものであること
から、ベース抵抗を充分小さくすることが可能である
が、反面ベース領域の面積すなわちベース−コレクタ間
接合面積が大となり、寄生容量の低減化を充分はかれな
いとか、充分な面積の縮小化をはかることができないこ
とから、半導体集積回路装置においてその集積密度を充
分大にできないなどの問題がある。尚、図１４におい
て、図１３と対応する部分には同一符号を付して重複説
明を省略する。

【００１６】

【発明が解決しようとする課題】本発明は、いわゆるシ
ングルポリシリコン構造のトランジスタにおける面積お
よび寄生容量の問題を解決し、しかもいわゆるダブルポ
リシリコン構造におけるベース抵抗の問題の解決をはか
り、高集積密度化と高速性の向上をはかることができる
ようにした半導体装置の製造方法を提供する。

【００１７】

【課題を解決するための手段】第１の本発明は、図１に
示すように、コレクタ領域７上の少なくともグラフトベ
ース領域を形成する部分を含んでグラフトベース領域形
成の不純物源となる第１の多結晶半導体層１１を形成す
る工程と、この第１の多結晶半導体層１１上に層間絶縁
層１３を形成する工程と、この層間絶縁層１３とこれの
下の上記第１の多結晶半導体層１１を横切って真性ベー
ス領域の形成部上に開口１４を形成する工程と、この開
口１４内の周縁部に限定的に低比抵抗ベース接続領域を
形成する斜めイオン注入工程と、図２に示すように、開
口１４を通じて真性ベース領域１６を形成する垂直イオ
ン注入工程と、開口１４の内側面にサイドウオール１８
を形成する工程と、このサイドウオール１８が形成され
た開口１４内にエミッタ領域形成の不純物源となる第２
の多結晶半導体層を形成する工程とを有する。

【００１８】第２の本発明は、上述の方法において、そ
のグラフトベース領域とエミッタ領域とを離間して形成
する。

【００１９】第３の本発明は、上述の斜めイオン注入を
複数方向から行う。

【００２０】第４の本発明は、開口１４を直方形パター
ンとする。

【００２１】第５の本発明は、上述の複数方向からの斜
めイオン注入は、４方向から行う。

【００２２】第６の本発明は、上述の複数方向からの斜
めイオン注入は、開口１４の中心軸に対し対称方向とす
る。

【００２３】

【作用】上述した本発明方法においては、第１および第
２の多結晶半導体層構造によるいわゆるダブルポリシリ
コン構造によるバイポーラトランジスタ構成を採るにも
かかわらず、その真性ベース領域１６の形成前におい
て、斜めイオン注入工程によって低比抵抗ベース接続領
域の形成を行うものであることから、このようにして形
成したバイポーラトランジスタは、ベース領域における
分布抵抗すなわち寄生抵抗の低減化をはかることができ
る。

【００２４】そして、本発明方法によれば、第１および
第２の多結晶半導体層によるベース領域およびエミッタ
領域の形成を自己整合によって形成することから面積の
縮小化をはかることができ、半導体集積回路装置におい
ては集積密度の向上をはかることができると共に、従来
のダブルポリシリコン型バイポーラトランジスタにおけ
ると同様に寄生容量の低減化をはかることができるの
で、上述した寄生抵抗の低減化と相俟ってより高速性の
向上がはかられる。

【００２５】

【実施例】図１〜図３の各工程における断面図を参照し
て、本発明方法の一実施例を詳細に説明する。この例に
おいても、ｎ−ｐ−ｎ型のバイポーラトランジスタを形
成する場合の例である。本発明においても、前述した図
７〜図１１と同様の方法によって図１に示すように、半
導体集積回路基板４が構成され、これにコレクタ埋込み
領域２、コレクタ領域７、コレクタ電極取出し領域１
０、チャネルストップ領域８を形成する。

【００２６】すなわち、図７で説明したように、ｐ型の
半導体基板１例えばＳｉ基板の一主面に高濃度ｎ型のコ
レクタ埋込み領域２をイオン注入、選択的拡散等によっ
て形成する。

【００２７】図８で説明したように、コレクタ埋込み領
域２と同導電型を有するが、これより低不純物濃度の半
導体層３をエピタキシャル成長して半導体集積回路基板
４を構成する。そして、この基板４の表面すなわち半導
体層３の表面を熱酸化して薄膜酸化膜によるいわゆるパ
ッド絶縁膜５を形成する。

【００２８】図９で説明したように、例えば半導体層３
を横切る厚さに、回路素子間を分離する素子間分離絶縁
層６いわゆる LOCOS（Local Oxidation of Silicon）
を、局部的酸化によって形成し、コレクタ埋込み領域２
上に、半導体層３の一部からなるコレクタ領域７を区画
形成する。また、この素子間分離絶縁層６下に、例えば
高エネルギーイオン注入によってｐ型の高濃度のチャネ
ルストップ領域８を形成する。

【００２９】図１０で説明したように、基板４上に全面
的に例えばフォトレジストによる選択的イオン注入を行
うためのマスク９を形成し、フォトリソグラフィによっ
てコレクタ領域７上の一部にイオン注入の窓９Ｗを形成
する。この窓９Ｗを通じてｎ型不純物をイオン注入して
高濃度のコレクタ電極取出し領域１０を形成する。

【００３０】図１１で説明したように、マスク９を除去
し、パッド絶縁膜５の、コレクタ領域７上のベース形成
部にベース窓５Ｗをフォトリソグラフィによるパターン
エッチングによって形成する。この窓５Ｗ内を含んで全
面的に第１の多結晶半導体層１１例えば多結晶シリコン
をＣＶＤ法等によって形成し、同様にフォトリソグラフ
ィによるパターンエッチングによって、少なくとも窓５
Ｗ内とベース電極形成部に渡る一部の多結晶半導体層１
１を残し、更に例えば最終的に形成する半導体集積回路
を構成するポリシリコン抵抗を形成する部分を残して、
他部を除去する。この第１の多結晶半導体層１１を覆っ
て全面的に例えばＳｉＯ₂よりなる層間絶縁層１３を全
面的に例えばＣＶＤによって形成する。

【００３１】多結晶半導体層１１は、ｐ型の不純物がド
ープされた半導体を成膜するとか、多結晶半導体層１１
の成膜後にイオン注入によってｐ型不純物のドーピング
を行って不純物を含む半導体層とする。

【００３２】そして、図１に示すように、ベース窓５Ｗ
内の真性ベース領域の形成部に、層間絶縁層１３とその
下の第１の多結晶半導体層１１とを横切って開口１４を
形成する。この場合、開口１４の全外周に渡って最低限
の所要の幅を保持した第１の多結晶半導体層１１が、コ
レクタ領域７上にベース窓５Ｗを通じて被着された部分
が存在する位置および形状に選定される。この開口１４
の形成によって、此処に第１の多結晶半導体層１１の厚
さと層間絶縁層１３の厚さの和に相当する深さｄの凹部
３４が形成される。

【００３３】この凹部３４の底面に後に行うイオン注入
における半導体表面保護のためのバッファ層１５を表面
熱酸化によって形成する。

【００３４】そして、特に本発明においては、図１およ
び図４に一部の断面図に示すように、凹部３４の形状お
よび深さを利用して、矢印ａ₁およびａ₂ に示すよう
に、ｐ型の不純物の斜めイオン注入を行って開口１４の
周縁に沿って限定的にイオン注入領域３７を形成する。

【００３５】開口１４、すなわち凹部３４の平面的パタ
ーンは、直方形パターンの例えば正方形パターンに形成
する。本発明においては、この状態で、この直方形パタ
ーンの凹部３４の４側面に対する角度θが、それぞれそ
の深さ方向に関して０°＜θ＜９０°の範囲で各辺の長
さ方向に関しては直交する一定の角度をもってかつ相対
向する側面に対して所定の角度をもって入射し、開口の
中心軸Ｏを挟んで対称に斜めイオン注入を行う。すなわ
ち、いま図５Ａに凹部３４の平面パターンを示すよう
に、凹部３４を長方形パターンとする場合は、その短辺
側の相対向する側面に対する入射角θ_1aおよびθ_1bを図
５Ｂに示すようにθ_1a＝θ_1bとし、その長辺側の相対向
する側面に対する入射角θ_2aおよびθ_2bを図５Ｃに示す
ように、θ _2a＝θ_2bとし、θ_1a＝θ_1b＜θ_2a＝θ_2bとす
る。

【００３６】その後、またはその前に図２に示すよう
に、凹部３４の深さ方向に沿う矢印ｂで模式的に示す垂
直イオン注入を行ってコレクタ領域７上にｐ型の不純物
をイオン注入し、熱処理を施して、イオン注入不純物の
活性化を行って真性ベース領域１６を形成すると共に、
第１の多結晶半導体層１１中の不純物をコレクタ領域７
上に拡散して真性ベース領域１６の周囲にベース電極取
出し領域となる低比抵抗のグラフトベース領域１７を形
成し、同時にイオン注入領域３７の不純物の活性化を行
って真性ベース領域１６とグラフトベース領域との間に
低比抵抗ベース接続領域３５を形成する。

【００３７】その後図３に示すように、図１３で説明し
たと同様に、開口１４の内側面に所要の幅を有するサイ
ドウオール１８を形成するとともに、バッファ層１５の
サイドウオール１８によって囲まれる位置にエミッタ形
成窓１９を形成してこれを通じて真性ベース領域１６上
に接して第２の多結晶半導体層１２例えば多結晶シリコ
ンを例えばＣＶＤおよびフォトリソグラフィによるパタ
ーンエッチングによって形成する。

【００３８】第２の多結晶半導体層１２は、ｎ型の不純
物がドープされた半導体によって成膜するか、成膜後に
ｎ型不純物のイオン注入を行って不純物を含む半導体層
とする。

【００３９】そして、この多結晶半導体層１２からの不
純物拡散を真性ベース領域１６上に行ってｎ型のエミッ
タ領域２０を形成する。

【００４０】このようにして形成されたエミッタ領域２
０は、グラフトベース領域１７と離間して形成され、両
者間に低比抵抗接続領域３５が形成される。

【００４１】そして、第１の多結晶半導体層１１上の層
間絶縁層１３にベース電極窓２１Ｂを、コレクタ電極取
出し領域１０上のパッド絶縁膜５と層間絶縁層１３にコ
レクタ電極窓２１Ｃを穿設し、これらベース電極窓２１
Ｂとコレクタ電極窓２１Ｃを通じて第１の多結晶半導体
層１１と、コレクタ電極取出し領域１０上にそれぞれオ
ーミックコンタクトするベース電極２２Ｂと、コレクタ
電極２２Ｃとを形成し、更に第２の多結晶半導体層１２
上にオーミックコンタクトするエミッタ電極２２Ｅをそ
れぞれ例えばＡｌの全面蒸着およびフォトリソグラフィ
によるパターンエッチングによって同時に形成する。

【００４２】このようにして、ｎ型のコレクタ領域７上
に真性ベース領域１６とグラフトベース領域１７とによ
るｐ型のベース領域が形成され、更にこれの上にｎ型の
エミッタ領域２０が形成されたｎ−ｐ−ｎ型のバイポー
ラトランジスタが形成された半導体集積回路装置が形成
される。

【００４３】そして、この本発明方法によって形成した
半導体装置におけるバイポーラトランジスタは、第１お
よび第２の多結晶半導体層１１および１２によるいわゆ
るダブルポリシリコン型構成としたことにより、前述し
たように面積特にベース−コレクタ間接合面積の縮小
化、ベース−エミッタ間の間隔の設定を適正に行うこと
ができることによって寄生容量の低減化をはかることが
できると共に、低比抵抗ベース接続領域３５の形成によ
ってベース抵抗の低減化をはかることができる。

【００４４】尚、この場合のイオン注入領域３７の間隔
ｅは、凹部３４の深さｄ、開口長Ｌ、イオン注入の入射
角θによって選定出来、このイオン注入領域３７がエミ
ッタ領域２０と接しない為には次の（数１）の関係を満
たせばよい。

【００４５】

【数１】ｔａｎθ≧〔｛（Ｌ−ｅ）／２｝＋ｅ〕／ｄ

【００４６】となり、（数２）となる。

【００４７】

【数２】θ≧ｔａｎ^-1（Ｌ＋ｅ）２ｄ

【００４８】上述した例においては、層間絶縁層１３が
シリコン酸化膜ＳｉＯ₂によって構成した場合である
が、その他例えばシリコンナイトライド膜またはシリコ
ンオキシナイトライド膜等によって構成できる。

【００４９】また、上述した例においては、ｎ−ｐ−ｎ
型のバイポーラトランジスタを形成する場合の例である
が、ｐ−ｎ−ｐ型トランジスタを形成する場合に適用す
ることができ、この場合には各部の導電型を上述とは逆
導電型に選定すれば良いものである。

【００５０】そのほか、上述した実施例に限定されるも
のでなないことは云うまでもない。

【００５１】

【発明の効果】上述したように、本発明によれば、第１
および第２の多結晶半導体層１１および１２によるいわ
ゆるダブルポリシリコン型構成としたことにより、前述
したように面積特にベース−コレクタ間接合面積の縮小
化、ベース−エミッタ間の間隔の設定を適正に行うこと
ができることによって寄生容量の低減化をはかることが
できると共に、低比抵抗ベース接続領域３５の形成によ
ってベース抵抗の低減化をはかることができることか
ら、より高速性の向上をはかることができる。

【００５２】また、このような低比抵抗ベース接続領域
３５を形成するにもかかわらず、これを真性ベース領域
１６の形成の開口１４を通じて斜めイオン注入によって
形成するので、この領域３５を設けるための特別のマス
ク形成工程が不要となって製造工程数の増加を抑制でき
ると共に、その形成位置の設定を自己整合的に正確に行
うことができる。

【００５３】そして、上述した面積の縮小化を保持でき
ることによって半導体集積回路装置において集積密度の
向上をはかることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の一工程での断面図である。

【図２】本発明の一実施例の一工程での断面図である。

【図３】本発明の一実施例の一工程での断面図である。

【図４】本発明の一実施例の一工程での断面図である。

【図５】Ａは本発明の実施例のエミッタ形成部の開口の
平面図である。Ｂはイオン注入入射角の説明図である。
Ｃはイオン注入入射角の説明図である。

【図６】イオン注入入射角と各部の寸法関係の説明図で
ある。

【図７】従来方法の一工程での断面図である。

【図８】従来方法の一工程での断面図である。

【図９】従来方法の一工程での断面図である。

【図１０】従来方法の一工程での断面図である。

【図１１】従来方法の一工程での断面図である。

【図１２】従来方法の一工程での断面図である。

【図１３】従来方法の一工程での断面図である。

【図１４】従来方法の他の例を示す断面図である。

【符号の説明】

１基板２コレクタ埋込み領域３半導体層４半導体集積回路基板５パッド絶縁膜６素子間絶縁層７コレクタ領域８チャネルストップ領域１０コレクタ電極取出し領域１１第１の多結晶半導体層１２第２の多結晶半導体層１３層間絶縁層１４開口１５バッファ層１６真性ベース領域１７グラフトベース領域１８サイドウオール１９エミッタ形成窓２０エミッタ領域

Claims

【特許請求の範囲】

【請求項１】コレクタ領域上の少なくともグラフトベ
ース領域を形成する部分を含んでグラフトベース領域形
成の不純物源となる第１の多結晶半導体層を形成する工
程と、該第１の多結晶半導体層上に層間絶縁層を形成する工程
と、該層間絶縁層とこれの下の上記第１の多結晶半導体層を
横切って真性ベース領域の形成部上に開口を形成する工
程と、該開口内の周縁部に限定的に低比抵抗ベース接続領域を
形成する斜めイオン注入工程と、上記開口を通じて真性ベース領域を形成する垂直イオン
注入工程と、上記開口の内側面にサイドウオールを形成する工程と、該サイドウオールが形成された上記開口内にエミッタ領
域形成の不純物源となる第２の多結晶半導体層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
【請求項２】上記グラフトベース領域と上記エミッタ
領域とを離間して形成することを特徴とする請求項１に
記載の半導体装置の製造方法。
【請求項３】上記斜めイオン注入を複数方向から行う
ことを特徴とする請求項１または２に記載の半導体装置
の製造方法。
【請求項４】上記開口が直方形パターンとされたこと
を特徴とする請求項１、２または３に記載の半導体装置
の製造方法。
【請求項５】上記複数方向からの斜めイオン注入は、
４方向から行うことを特徴とする請求項１、２、３また
は４に記載の半導体装置の製造方法。
【請求項６】上記複数方向からの斜めイオン注入は、
上記開口の中心軸に対し対称方向とすることを特徴とす
る請求項１、２、３、４または５に記載の半導体装置の
製造方法。