JPH08139208A - 不揮発性メモリの製造システム及びその製造方法 - Google Patents

不揮発性メモリの製造システム及びその製造方法

Info

Publication number
JPH08139208A
JPH08139208A JP6271487A JP27148794A JPH08139208A JP H08139208 A JPH08139208 A JP H08139208A JP 6271487 A JP6271487 A JP 6271487A JP 27148794 A JP27148794 A JP 27148794A JP H08139208 A JPH08139208 A JP H08139208A
Authority
JP
Japan
Prior art keywords
data
wafer
pattern
chip
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6271487A
Other languages
English (en)
Inventor
Shoji Ishida
昇司 石田
Kenji Nakano
健司 中野
Motofumi Kashiwatani
元史 柏谷
Masaki Inoue
雅貴 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP6271487A priority Critical patent/JPH08139208A/ja
Priority to TW084109162A priority patent/TW365067B/zh
Priority to KR1019950038362A priority patent/KR100196584B1/ko
Priority to US08/552,112 priority patent/US5604143A/en
Priority to EP95117328A priority patent/EP0712136A3/en
Publication of JPH08139208A publication Critical patent/JPH08139208A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electron Beam Exposure (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【目的】ウエハ上のＩＣチップに対して、情報の書き込
みを直接行うことにより、ＲＯＭ作成のためのマスクを
用いないで、ＲＯＭを製造する。 【構成】システムはデータの演算を行うデータ演算部３
１、データ演算部３１で演算された結果に基づいて電子
描画部３３を制御する制御部３２、及びウエハ３に電子
ビームにて描画を行う電子描画部３３とを備えている。
データ演算部３１は１ウエハ毎に対応して複数のバイナ
リコードを用意し、ウエハ及びウエハ上に形成されるＩ
Ｃチップ毎の座標を生成する。データ演算部３１は各バ
イナリコードから各ＩＣチップ内での直描データを対応
させ、バイナリコードデータを用いて直描パターンのた
めのデータを発生する。制御部３２及び電子描画部３３
はこのパターンデータに基づいてウエハ上のＩＣチップ
に電子ビームにて直描を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は不揮発性メモリの製造
システム及びその製造方法に関するものである。
【０００２】
【従来の技術】例えば、自動車等において装備されてい
るワイヤレスドアロック装置は、キー側に設けたキーコ
ードメモリにバイナリコードであるキーコードが格納さ
れ、キー側を操作することにより、キーコードメモリに
格納されたキーコードが読出され、そのキーコードが送
信装置により送信されるようになっている。ワイヤレス
ドアロック装置は送信されたキーコードを受信すると、
それに応じてドアロック装置がロック解除あるはロック
作動するようにしている。このメモリに格納されている
キーコードは自動車の１台毎に異なるようにしているた
め、互いに異なったキーコードをキーコードメモリ毎に
割り当てる必要がある。
【０００３】
【発明が解決しようとする課題】上記のようなバイナリ
コードを格納する装置には、ＰＲＯＭ或いはマスクＲＯ
Ｍがある。しかし、チップ毎に異なる膨大の数のバイナ
リコードを割り当てる場合、マスクＲＯＭでは、ステッ
パで使用するレチクルに対して１０数チップしか入らな
いため、１ウエハに１０数個のコードしか割り当てるこ
とができない。
【０００４】又、ＰＲＯＭでは実用化には問題なく、上
記のキーコードメモリとして使用されているが、マスク
ＲＯＭに比して工程が約１．５倍と長いため、製造コス
ト及び納期がかかる。又、電荷保持特性による寿命があ
り、書き込みデータの消失、化けの心配がある。
【０００５】この発明の目的は上記従来技術の問題点を
解消するためになされたものであって、ウエハ上のＩＣ
チップに対して、情報の書き込みを直接行うことによ
り、ＲＯＭ作成のためのマスクを用いないで、ＲＯＭを
製造できる不揮発性メモリの製造システム及びその製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに請求項１の発明は、１ウエハ毎に対応して複数のバ
イナリコードを用意するバイナリコード生成手段と、ウ
エハ及びウエハ上に形成されるＩＣチップ毎の座標を生
成する座標生成手段と、前記各バイナリコードから各Ｉ
Ｃチップ内での直描データを対応させる直描データ対応
手段と、前記対応させたバイナリコードデータを用いて
直描パターンのためのデータを発生するパターンデータ
作成手段と、このパターンデータに基づいてウエハ上の
ＩＣチップに電子ビームにて直描を行う電子描画手段
と、を備えた不揮発性メモリの製造システムをその要旨
としている。
【０００７】請求項２の発明は、請求項１において直描
パターンが、読出し専用メモリを構成するトランジスタ
の配線の切断のためのパターンであることを要旨として
いる。
【０００８】請求項３の発明は、請求項１において直描
パターンは、読出し専用メモリを構成するＭＯＳトラン
ジスタにおけるゲート領域に対応したレジストのイオン
注入用開口を形成し、イオン注入により、ＭＯＳトラン
ジスタをデプレッション型にするためのパターンである
ことを要旨としている。
【０００９】請求項４の発明は、１ウエハ毎に、１ウエ
ハ内のＩＣチップ上の読出し専用メモリに記憶されるバ
イナリコードが互いに異なるように複数のバイナリコー
ドを用意し、ウエハ及びウエハ上に形成されるＩＣチッ
プ毎の座標を座標生成手段により、生成し、直描データ
対応手段により、前記各バイナリコードから各ＩＣチッ
プ内での直描データを対応させ、パターンデータ作成手
段により、前記対応させたバイナリコードデータを用い
て直描パターンのためのデータを発生し、電子描画手段
により、前記互いに異なるバイナリコードに対応したパ
ターンデータに基づいて順次複数のウエハ上のＩＣチッ
プに電子ビームにて直描を行う不揮発性メモリの製造シ
ステムをその要旨としている。
【００１０】
【作用】請求項１の発明の不揮発性メモリのシステムで
は、バイナリコード生成手段が、１ウエハ毎に対応して
複数のバイナリコードを用意する。座標生成手段は、ウ
エハ及びウエハ上に形成されるＩＣチップ毎の座標を生
成する。直描データ対応手段は、前記各バイナリコード
から各ＩＣチップ内での直描データを対応させる。パタ
ーンデータ作成手段は前記対応させたバイナリコードデ
ータを用いて直描パターンのためのデータを発生する。
電子描画手段はこのパターンデータに基づいてウエハ上
のＩＣチップに電子ビームにて直描を行う。
【００１１】請求項２の発明では、ＩＣチップ上の電子
ビーム用レジストに描画される直描パターンは、読出し
専用メモリを構成するトランジスタの配線の切断のため
のパターンである。従って、直描された後の工程、すな
わち、現像、ポストベークによりレジストにアルミ配線
等の配線切断部が形成される。
【００１２】請求項３の発明では、ＩＣチップ上の電子
ビーム用レジストに対し電子ビームにて描画されると、
この後の工程、すなわち，現像、ポストベークによりレ
ジストにイオン注入用開口が形成される。この開口を介
してイオン注入を行うと、ＭＯＳトランジスタはデプレ
ッション型となる。
【００１３】請求項４の不揮発性メモリの製造方法で
は、１ウエハ毎に、１ウエハ内のＩＣチップ上の読出し
専用メモリに記憶されるバイナリコードが互いに異な
る。このため、膨大な数のバイナリコードが複数のウエ
ハ上の各ＩＣチップの読出し専用メモリに対してそれぞ
れ記憶される。
【００１４】
【実施例】以下、本発明を具体化した一実施例を図１〜
図２０に従って説明する。まず、本実施例におけるＲＯ
Ｍの回路を図２に従って説明する。
【００１５】ＲＯＭ１はＣＭＯＳを基本要素として備え
ており、図２（ａ）はそのうちの１つの読出し回路を示
している。同図においてＣＭＯＳはｐ型ＭＯＳ トラン
ジスタ（以下、Ｔｒ０という）とｎ型ＭＯＳトランジス
タ（以下、Ｔｒ１という）が直列に接続されることによ
り構成されている。Ｔｒ０のドレインにはインバータ２
が接続されている。なお、Ｃはインバータ２のゲートが
備えている寄生容量（以下、容量という）を示してい
る。
【００１６】前記回路において、読出す際には、図２
（ｂ）に示すようにＴｒ０のゲートに接続されているＰ
Ｒ線とＴｒ１のゲートに接続されているＲＤ線の２相ク
ロックを用いる。なお、図２及び後記の図２３，２４に
おいて図示されているＰＲ線にはＰＲの上にバーを記載
しているが、本明細書中では、タイプ機能の制約上ＰＲ
線のＰＲ上にはバーは付記できないため、省略して記載
する。ＰＲ線がＬの時にＴｒ０はオンとなって、容量Ｃ
のプリチャージが行われる。又、ＲＤ線がＨの時にＴｒ
１はオンとなって、容量Ｃのディスチャージが行われ
る。しかし、前記回路においてＡ点が電気的に接続され
ていなければ、ＲＤ線をＨにしても容量Ｃは充電された
ままであり、ＤＡＴＡ線にはＬ（０）が出力される。
又、Ａ点が電気的に接続されていれば、容量Ｃは放電
（ディスチャージ）されてインバータ２の出力端子に接
続されているＤＡＴＡ線にはＨ（１）が出力される。こ
のようにＤＡＴＡ線に出力されたデータを、ＲＤの立ち
下がりクロックでラッチすることにより、データが読出
される。
【００１７】このように、上記回路においてＤＡＴＡ線
から出力されるデータのＬ，Ｈは図２（ａ）のＡ点で示
す位置の配線を切断するか否かにより行われる。なお、
図３は前記ＣＭＯＳの断面図を示し、図２（ａ）の回路
のＡ点は矢印ａ部のアルミ配線に相当している。この図
において、ＣＭＯＳの構成は周知であるため、図におい
て付された符合のみを簡単に説明する。１１はシリコン
基板、１２はシリコン酸化膜、１３はＰウエル、１４は
チャネルストッパ、１５ａ，１５ｂはソース及びドレイ
ン、１６はゲート電極、１７は層間絶縁膜、１９はアル
ミ配線である。
【００１８】次に上記のような図２（ａ）の回路をｎ個
組み合わせて得られる一つのコードを一つのＩＣチップ
に割り当てる方法を図４及び図５に従って説明する。図
５（ａ）、（ｂ）はウエハ３を示し、ウエハ３上に多数
のＩＣチップ４（以下、チップという）が設けられ、そ
のチップ４上にはＲＯＭ１が設けられている。そして、
ＲＯＭ１をそれぞれ構成しているＣＭＯＳのＴｒ１及び
ＴＲ２を接続するアルミ配線１９は図５（ａ）ではアル
ミ配線１９が切断されていない状態のイメージで示され
ている。従って、このアルミ配線１９はＣＭＯＳの個数
分形成されており、このＣＭＯＳにより第１〜第ｎビッ
ト分までのデータが記憶可能になっている。
【００１９】そして，後記するシステムにより、図５
（ｂ）に示すようにアルミ配線１９がｎビットのバイナ
リコードのデータ（０）に対応した箇所のアルミ配線が
切断され、バイナリコードのデータ（１）に対応したア
ルミ配線は切断されない。なお、この図５（ｂ）の各ア
ルミ配線１９の切断或いは接続は図４に示す第１チップ
のバイナリコードに対応して決定されている。
【００２０】このように第１〜ｎビット分のＣＭＯＳを
備えた各チップ４において、バイナリコードのデータ
（０）に対応したＣＭＯＳ上のアルミ配線を切断すると
ともに、バイナリコードのデータ（１）に対応したアル
ミ配線は切断しないことにより、一つのコードを一つの
チップに割り当てることができる。
【００２１】次にこのＣＭＯＳの製造方法を図６乃至図
１６に従って説明する。図６は製造工程のフローを示し
ている。又、図７乃至図１６はそのフローに対応したＣ
ＭＯＳの製造工程を説明するための図であって、当該Ｒ
ＯＭのすべてのビットを形成しているＣＭＯＳの要部断
面が示されている。
【００２２】なお、図６（ａ）の能動領域形成より前の
工程は周知であるため、説明の便宜上図６（ａ）の能動
領域形成工程から説明する。前工程前までにおいて、Ｎ
形シリコン基板１１にはＰウエル１３が形成され、能動
領域に対応した周部にはイオンインプランテーションに
よってホウ素（Ｂ）が注入されてチャネルストッパ１４
が設けられている。 （能動領域形成）そして、素子分離領域に窒化膜（Ｓｉ
3 Ｎ4 ）１０パターンを形成した後、同窒化膜１０をマ
スクに、高温で厚い酸化膜（ＳｉＯ2 ）１２を選択的に
形成する （図７参照）。 （ゲート・ソース・ドレイン形成）次にマスクとして使
用した窒化膜１０と、その下の酸化膜１２をエッチング
により除去し、新たにきれいな酸化膜（ＳｉＯ2 ）を酸
化形成し、さらにその上にＣＶＤ法によりポリシリコン
の膜を成長形成する。次に素子分離のパターニングと同
様の方法でポリシリコンのゲート電極１６を形成する
（図８参照）。
【００２３】次にＰウエル１４領域にはヒ素（Ａｓ）
を、Ｐウエル１４領域以外にはホウ素（Ｂ）をイオン注
入にてシリコン基板１１に打ち込み、熱拡散によりＮ+
領域、Ｐ+ 領域を形成することにより、ソース１５ａ，
ドレイン１５ｂを形成する。 （層間絶縁膜形成）次にトランジスタ等の素子の上に厚
い酸化膜１７をＣＶＤ法により形成する（図９参照）。 （コンタクトホール形成）次いで、各々の素子と金属配
線を接続するため、レジストマスクによるパターニング
でコンタクトホール１８を開孔する。 （アルミ配線）次に真空中でアルミニウムを蒸発させ
て、ウエハ１表面全面にアルミニウム膜を被覆させ、こ
の後フォトレジストによる写真蝕刻法にてパターンを形
成し、フォトレジストをマスクにして、不要部分をエッ
チングで除去する（図１１参照）。なお、アルミ配線１
９に対して図示はしないがアルミ配線切断部パターンを
重ね合わせるための合わせマークも形成する。 （アルミ配線切断）この後電子ビーム用レジスト２０を
塗布し、プリベークした後、後記するシステム３０の電
子描画部３２で所定パターンを描画した後、現像、ポス
トベークしてアルミ配線切断部パターンを形成する（図
１２参照）。先に形成したアルミ配線切断部パターンを
マスクにしてアルミ配線１９をエッチング（ドライ又は
ウエットエッチング）することにより、アルミ配線切断
部２１にてアルミ配線１９を切断する（図１３参照）。
次に不要となった電子ビーム用レジスト２０を除去（ア
ッシング）する（図１４参照）。 （パッシベーション膜形成）次にパッシベーションを行
って表面に窒化膜（Ｓｉ3 Ｎ4 ）を形成し（図１５参
照）、その後、ボンディングパッドを形成する（図１６
参照）。
【００２４】上記のような製造により、チップ毎に異な
るバイナリコードを読出すことができるＲＯＭが構成さ
れる。次に前記製造方法においてアルミ配線を切断部パ
ターンをウエハ３に対して直接描画するためのシステム
を図１、図１７〜図１８に従って説明する。
【００２５】図１において、このシステムは、データの
演算を行うデータ演算部３１、データ演算部３１で演算
された結果に基づいて電子描画部３３を制御する制御部
３２、及びウエハ３に電子ビームにて描画を行う電子描
画部３３とにより構成されている。
【００２６】データ演算部３１はデータ計算機３４と、
同データ計算機３４に接続されたコンソールディスプレ
イ３５、ラインプリンタ３６、グラフィックディスプレ
イ３７、ＣＲＴ３８及び磁気テープ装置３９等から構成
されている。前記データ計算機３４は内蔵した記憶部
（図示しない）に直描ＲＯＭデータ自動発生プログラム
が格納されている。前記データ計算機３４は、バイナリ
コード生成手段、座標生成手段、直描データ対応手段、
及びパターンデータ作成手段を構成している。又、記憶
部の図形データ格納部にはアルミ配線を切断するための
直描データ（図形データ）が格納されている。図２１は
直描データのイメージを示している。すなわち、直描デ
ータは同図に示すようなパターン６１であって、電子ビ
ームにより、斜線部分６２が描画されることになる。
【００２７】制御部３２は前記データ計算機３４に接続
された制御計算機４０、同制御計算機４０に接続された
偏向回路４１、ブランキング回路４２、テーブル制御部
４３とから構成されている。
【００２８】又、電子描画部３３はブランキング電極４
４、偏向電極４５、レーザ干渉計４６、Ｘテーブル４
７、Ｙテーブル４８、Ｘモータ４９、Ｙモータ５０を備
えている。前記制御部３２及び電子描画部３３とにより
電子描画手段が構成されている。
【００２９】前記ブランキング回路４２は制御部３２を
介して得られたパターンデータを用い、偏向回路４１に
同期して電子ビーム５１をブランキングさせるべく信号
をブランキング電極４４に印加する。このことにより、
ウエハ３への電子ビーム５１がオンオフ制御される。
又、ウエハ３はＸテーブル４７及びＹテーブル４８によ
り、Ｘ方向又はＹ方向に移動するようになっている。す
なわち、両テーブル４７，４８はテーブル制御部４３に
よって制御されるＸモータ４９，Ｙモータ５０によりそ
れぞれ駆動される。
【００３０】テーブル制御部４３には、制御計算機４０
から、レーザ干渉計４６が高精度で測定したＸテーブル
４７及びＹテーブル４８の位置データが送信される。
又、偏向回路４１に対しても同様にＸテーブル４７及び
Ｙテーブル４８の位置データが送信される。この結果、
例えば電子ビーム５１をＸ方向に偏向させてウエハ３上
に走査させ、ウエハ３をＹテーブル４８によりＹ方向に
移動させる動作を同期させることにより高精度で描画す
る。
【００３１】さて、以上のように構成されたシステム３
０の作用を図２０のフローチャートに従って説明する。
データ計算機３４は直描ＲＯＭデータ自動発生プログラ
ムの実行時に、ステップ１（以下、ステップをＳとい
う）で前記バイナリコードとしてのＲＯＭコードが互い
に重複しないようにウエハ３内のチップ４毎に固有のＲ
ＯＭコードＲＣＯＤＥを設定する（このステップがバイ
ナリコード生成手段に相当する）。この場合、バイナリ
コード生成手段として乱数発生器等により、ＲＯＭコー
ドを自動設定してもよく、又、順列でＲＯＭコードを自
動設定してもよい。なお、この実施例では、発生された
ＲＯＭコードは互いに重複しないように設定されてい
る。次にＳ２でウエハの枚数の設定が図示しない入力装
置にて設定されると、Ｓ３においてチップ数のカウンタ
ＣＮＴを１にセットする。次にＳ４において、ステッパ
ショットサイズ、チップサイズ、ウエハサイズから図１
７に示すようにウエハ面内で取れるチップのマップを作
成し、同図のように原点を取った場合のチップ４毎の座
標（チップ左下のコーナの座標）を演算する。このチッ
プ毎の座標を（Ｘ１，Ｙ１）とする。
【００３２】次にＳ５においてウエハ３から取れるチッ
プ数を演算し、Ｓ６に移行する。Ｓ６において、データ
計算機３４は、図１８に示すようにチップ４の原点を取
った場合、Ｓ１で求めた１つのＲＯＭコードＲＣＯＤＥ
に対して描画を行う場所のチップ４内での直描データ
（図形データ）の座標（Ｘ２，Ｙ２）を演算する。すな
わち、この描画を行う場所はチップ４のＲＯＭ１内にお
いて図１９に示す斜線部分（なお、図１９においては斜
線部分は複数箇所あるが、複数とは限られず、単数或い
は、全く描画が行われない場合もある。）であり、その
左下のコーナの座標を（Ｘ２，Ｙ２）とする。
【００３３】続いてＳ７において、各チップ４毎の直描
データの座標を求めるべくＸ＝Ｘ１＋Ｘ２，Ｙ＝Ｙ１＋
Ｙ２の演算を行い、各チップ毎の直描を行う場所のウエ
ハ３内での座標を求める。前記Ｓ４、Ｓ６及びＳ７によ
り座標生成手段を構成している。以上のようにして求め
られた座標データを図２２に示す。すなわち、図２２は
演算されたＲＯＭコード出力例を示している。図におい
て、５５は次の名前のブロックを置く命令、５６はブロ
ック名、５７は座標、ブロックの向きを与える命令、５
８はブロックを置くＸ座標、５９はブロックを置くＹ座
標、６０はブロックを置く向きを表わしている。ここで
は直描データ（図形データ）のブロック名をＥＢＢＬＯ
ＣＫとしている。
【００３４】前記のように求められた座標データと記憶
部の図形データ格納部に格納した直描データ（図形デー
タ）とに基づいてデータ演算器３４は各ＩＣチップ内で
の直描データに対応させるべく、直描ＲＯＭデータを作
成する。この部分が直描データ対応手段を構成してい
る。そして、データ演算器３４は、電子ビーム描画部３
３で直描するためのパターンデータにデータ変換を行
う。この部分がパターンデータ作成手段を構成してい
る。このデータをデータ演算器３４は磁気テープ装置３
９等の記憶装置にセーブする。なお、この実施例では、
前記のようにデータ作成後は記憶装置に一旦ストックす
るが、１ウエハ分のデータが作成される毎に、電子描画
部３３により直描を行ってもよい。
【００３５】Ｓ８において、チップ数のカウントＣＮＴ
をインクリメントし、Ｓ９でカウントＣＮＴがＳ５で求
めたウエハ３から取れるチップ数ＣＮＴＡよりも大きい
か否かを判定する。Ｓ９でＮＯと判定すると、Ｓ１３に
移行してＲＯＭコードＲＣＯＤＥをインクリメントし、
Ｓ６に移行する。Ｓ９において、ＹＥＳと判定すると、
Ｓ１１でウエハ３の枚数分終了したか否かを判定する。
Ｓ１１でＮＯと判定すると、Ｓ３に戻り、次の新しいウ
エハ３の処理を行う。又、Ｓ１１でＹＥＳと判定する
と、このプログラムを終了する。
【００３６】このプログラムの終了後、制御計算機４０
は、磁気テープ装置３９等の記憶装置にストックされた
パターンデータを１ウエハ毎に、あるいは１ウエハ内の
所定領域毎に読み出した後、各チップ毎のパターンデー
タに基づいて電子描画部３３によりウエハ上のチップに
対して直描を行う。
【００３７】さて、上記実施例では１ウエハ上に設けら
れるチップに対して、チップ毎に互いに異なるバイナリ
コードを記憶したＲＯＭを多数形成できる。そして、本
実施例では、ＰＲＯＭの製造とは異なり、プロセスにお
いて、アルミ配線形成後にＲＯＭコードに対応したアル
ミ配線の所定箇所を電子ビームで直描後、エッチングに
より切断する。このため、必要な工程、すなわち、アル
ミ配線の後にアルミ配線切断の工程が増加するだけなの
で、製造工程数はＰＲＯＭに比較して少ないものとな
る。又、１ウエハ毎に、かつそのウエハ上のチップ毎に
異なるＲＣＯＤＥが設定されるため、チップ毎に膨大な
数のバイナリコードを割り当てることができる。例え
ば、ワイヤレスドアロック装置に使用される場合、ワイ
ヤレスドアロックの全て異なるキーコードをＲＯＭコー
ドとして割り当てることができる。この場合、ビット数
にもよるが例えば２の２０乗通り（約１００万通り）の
ように膨大なキーコードを簡単に割り当てることもでき
る。
【００３８】さらにこの実施例では、ＲＯＭ作成のため
のマスクを用いないで、ＲＯＭを製造できる。又、ＰＲ
ＯＭとは異なり、ハード的な書き込みのため、データの
消失、データの化けが生じることはなくＲＯＭの信頼性
を高くすることができる。さらには、ＰＲＯＭに比較し
て工程が短くすることができ、製造コスト及び納期の短
縮を図ることができる。
【００３９】上記のシステムにより製造されたＩＣチッ
プ４は例えば、図２９に示す自動車用のワイヤレスドア
ロック装置に応用される。このワイヤレスドアロック装
置を簡単に説明する。
【００４０】前記ＩＣチップ４のＲＯＭ１にはバイナリ
コードであるキーコードが格納され、ＩＣチップ４は図
に示すようにキー５の基端に設けられたケース６内にバ
ッテリ（図示しない）とともに収納されている。ケース
６に設けられた操作ボタン７を押圧すると、ＩＣチップ
４に設けられている送信回路（図示しない）がＲＯＭ１
内のキーコードを読出し、そのキーコードに基づいたコ
ード信号を送信する。自動車に設けられた受信装置８は
アンテナ９にてそのコード信号を受信し、受信制御回路
８ａはそのコード信号がこの自動車に割り当てられた固
有のコード信号かを判別する。固有のコード信号であれ
ば、図示しないドアロック装置をロック解除あるはロッ
ク作動するようにしている。固有のコード信号でなけれ
ば、何も行わない。
【００４１】次に他の実施例を図２３乃至図２８に従っ
て説明する。なお、前記第１実施例と同一構成又は相当
する構成については同一符合を付してその説明を省略す
る。
【００４２】図２３の第２実施例はＮＯＲ型の実施例で
あって、プリチャージ用のｐ型ＭＯＳトランジスタを共
通にし、パラレルにｎ型ＭＯＳトランジスタ（図中、Ｔ
ｒ１，Ｔｒ２，…Ｔｒｎで表す）を接続したところが第
１実施例と異なっている。この実施例では、アルミ配線
１９を切断する場合には、図２３に示すα１〜αｎのい
ずれか一つ又は２つ以上を電子ビームで直描後、エッチ
ングにより切断する。
【００４３】この結果、この実施例では、ＲＯＭが多ビ
ット必要な場合に利用でき、集積度を高めることができ
る。図２４の第３実施例は、ＮＡＮＤ型のマスクＲＯＭ
の実施例である。この実施例では、プリチャージ用のｐ
型ＭＯＳトランジスタに対してし、シリーズにｎ型ＭＯ
Ｓトランジスタ（図中、Ｔｒ１１，Ｔｒ１２，…Ｔｒｍ
で表す）を接続したところが第１実施例と異なってい
る。そして、この実施例では、複数のｎ型ＭＯＳトラン
ジスタのうち１つ或いは２以上のｎ型ＭＯＳトランジス
タのゲート領域に対してイオン注入を行い、エンハンス
メント型からデプレッション型に変更するようにしてい
る。すなわち、少なくとも一つのｎ型ＭＯＳトランジス
タをデプレッション型にすることにより、スレッショー
ルド電圧を負の範囲にしている。
【００４４】この実施例においては、前記第１実施例に
おいて図６の製造工程とは図２５に示すようにゲート・
ソース・ドレイン形成工程と層間絶縁膜形成工程との間
にＲＯＭ形成工程が追加され、アルミ配線切断が省略さ
れているところが異なっている。このＲＯＭ形成工程を
説明する。
【００４５】図２６はＲＯＭ形成工程においてゲート・
ソース・ドレイン形成を行った後、電子ビーム用レジス
ト２５を形成する。そして、システム３０の電子描画部
３２でＩＣチップ毎に異なるＲＯＭコードに対応したレ
ジスト２５のｎ型ＭＯＳトランジスタのゲート領域に対
し所定パターンを描画した後、現像、ポストベークす
る。この結果、レジスト２５において、ＲＯＭコードに
対応したｎ型ＭＯＳトランジスタのゲート領域が開口さ
れる。次にその開口に対して図２７に示すようにＰイオ
ンを中濃度注入し、その後図２８に示すようにフォトレ
ジスト２５を除去する。すなわち、図２４に示すβ１〜
βｍにていずれか一つ又は２つ以上がイオン注入され、
デプレッション型のｎ型ＭＯＳトランジスタとなる。な
お、残りのｎ型ＭＯＳトランジスタはエンハンスメント
型となる。
【００４６】この実施例では、デプレッション型のｎ型
ＭＯＳトランジスタが２個以上あったとしても、読出す
トランジスタ（ｎ型ＭＯＳトランジスタ）以外のトラン
ジスタ（ｎ型ＭＯＳトランジスタ）をオンして、その時
に電流が流れるか、否かによりデータが判別できる。こ
のようにこの実施例では、トランジスタ（ｎ型ＭＯＳト
ランジスタ）に対するイオン注入の有無により、データ
が判別できることになる。
【００４７】特にこの実施例では、各ｎ型ＭＯＳトラン
ジスタ間でのソース・ドレイン領域が共通化できるた
め、トランジスタ間における面積を縮小でき、より集積
度を上げることができる。
【００４８】なお、この発明は下記のように具体化して
もよい。 （イ）前記第１実施例では、ＲＯＭコード設定の場合
に、乱数発生器により発生したＲＯＭコードが互いに重
複しないように設定されていたが、一つのＲＯＭコード
が数セット存在するようにＲＯＭコードを発生させても
よい。
【００４９】（ロ）前記第１実施例では、図３に示すａ
点でアルミ配線を切断したが、コンタクトホール１８上
の矢印ｂで示すアルミ配線部分或いは矢印ｃで示すアル
ミ配線部分がソース・ドレインにコンタクトしないよう
にしてもよい。
【００５０】（ハ）前記実施例では、ＭＯＳトランジス
タ、マスクＲＯＭに具体化したが、バイポーラトランジ
スタに対して具体化してもよい。 （ニ）前記各実施例では、１ウエハ毎にＩＣチップのＲ
ＯＭに記憶されるバイナリコードを異なるようにした
が、例えば、２チップ毎に同じバイナリコードとなるよ
うにＲＯＭに記憶できるように直接描画してもよい。
又、１ウエアにおいて、大部分のＩＣチップのＲＯＭに
格納されるべきバイナリコードは互いに異なるように
し、一部のＩＣチップ同士は同じバイナリコードとなる
ようにしてもよい。
【００５１】（ホ）前記第１実施例では、一つのデータ
計算機３４により、バイナリコード生成手段、座標生成
手段、直描データ対応手段、及びパターンデータ作成手
段を構成するデータ演算部を構成したが、各手段に対応
した複数の計算機により、構成してもよい。
【００５２】
【発明の効果】以上詳述したように、請求項１の発明に
よれば、ウエハ上のＩＣチップに対して、情報の書き込
みを直接行うことができ、数多くのバイナリコードを複
数のウエハ上におけるＩＣチップのＲＯＭに書き込むこ
とができる。
【００５３】請求項２の発明では、ＭＯＳトランジスタ
から構成されるＲＯＭに対して請求項１の発明の効果が
得ることができる。請求項３の発明では、マスクＲＯＭ
に対して請求項１の効果を得ることができる。
【００５４】請求項４の発明は、１ウエハ毎に、１ウエ
ハ内のＩＣチップ上の読出し専用メモリに記憶されるバ
イナリコードが互いに異なるため、膨大な数のバイナリ
コードが複数のウエハ上の各ＩＣチップの読出し専用メ
モリに対してそれぞれ記憶することができる。
【図面の簡単な説明】
【図１】 実施例のシステムの説明図。
【図２】 （ａ）はＣＭＯＳの電気回路図、（ｂ）はタ
イミングチャート。
【図３】 ＣＭＯＳの要部断面図。
【図４】 バイナリコードの説明図。
【図５】 （ａ）はウエハとアルミ配線の関係を示す説
明図、（ｂ）はウエハと切断されたアルミ配線の関係を
示す説明図。
【図６】 ＣＭＯＳ形成時のプロセスを説明する工程流
れ図。
【図７】 能動領域形成時のウエハの要部断面図。
【図８】 ゲート・ソース・ドレイン形成時のウエハの
要部断面図。
【図９】 層間絶縁膜形成時のウエハの要部断面図。
【図１０】コンタクトホール形成時のウエハの要部断面
図。
【図１１】アルミ配線形成時のウエハの要部断面図。
【図１２】ＲＯＭ直描時のウエハの要部断面図。
【図１３】ＲＯＭエッチング時のウエハの要部断面図。
【図１４】レジスト除去時のウエハの要部断面図。
【図１５】パッシベーション膜形成時のウエハの要部断
面図。
【図１６】ボンディングパッド形成時のウエハの要部断
面図。
【図１７】ウエハ上のチップの座標を示すための説明
図。
【図１８】チップの原点の座標を示すための説明図。
【図１９】ＲＯＭ上の直描箇所を示すための説明図。
【図２０】直描ＲＯＭデータを作成するためのフローチ
ャート。
【図２１】ＥＢＢＬＯＣＫデータのイメージを示す説明
図。
【図２２】ＲＯＭコード出力例を示す説明図。
【図２３】他の実施例の電気回路図。
【図２４】他の実施例の電気回路図。
【図２５】他の実施例のＣＭＯＳ形成時のプロセスを説
明する工程流れ図。
【図２６】ＲＯＭフォト時のウエハの要部断面図。
【図２７】ＲＯＭイオン注入時のウエハの要部断面図。
【図２８】レジスト除去時のウエハの要部断面図。
【図２９】応用例を示す説明図。
【符号の説明】
１１はシリコン基板、１２はシリコン酸化膜、１３はＰ
ウエル、１４はチャネルストッパ、１５はソース・ドレ
イン、１６はゲート電極、１７は層間絶縁膜、１８はコ
ンタクトホール、１９はアルミ配線、２０は電子ビーム
用レジスト、２１はパッシベーション膜、２３はボンデ
ィングパッド、３０はシステム、３１はデータ演算部、
３２及び３３は電子描画手段を構成する制御部及び電子
描画部、３４はバイナリコード生成手段、座標生成手
段、直描データ対応手段、及びパターンデータ作成手段
を構成するデータ計算機、５１は電子ビーム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 雅貴 愛知県豊田市トヨタ町１番地 トヨタ自動 車 株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 １ウエハ毎に対応して複数のバイナリコ
    ードを用意するバイナリコード生成手段と、 ウエハ及びウエハ上に形成されるＩＣチップ毎の座標を
    生成する座標生成手段と、 前記各バイナリコードを各ＩＣチップ内での直描データ
    に対応させる直描データ対応手段と、 前記対応させたバイナリコードデータを用いて直描パタ
    ーンのためのデータを発生するパターンデータ作成手段
    と、 このパターンデータに基づいてウエハ上のＩＣチップに
    電子ビームにて直接描画を行う電子描画手段と、を備え
    た不揮発性メモリの製造システム。
  2. 【請求項２】 直描パターンは、読出し専用メモリを構
    成するトランジスタの配線の切断のためのパターンであ
    る請求項１に記載の不揮発性メモリの製造システム。
  3. 【請求項３】 直描パターンは、読出し専用メモリを構
    成するＭＯＳトランジスタにおけるゲート領域に対応し
    たレジストのイオン注入用開口を形成し、イオン注入に
    より、ＭＯＳトランジスタをデプレッション型にするた
    めのパターンである請求項１に記載の不揮発性メモリの
    製造システム。
  4. 【請求項４】 １ウエハ毎に、１ウエハ内のＩＣチップ
    上の読出し専用メモリに記憶されるバイナリコードが互
    いに異なるように複数のバイナリコードを用意し、 ウエハ及びウエハ上に形成されるＩＣチップ毎の座標を
    座標生成手段により、生成し、 直描データ対応手段により、前記各バイナリコードから
    各ＩＣチップ内での直描データを対応させ、 パターンデータ作成手段により、前記対応させたバイナ
    リコードデータを用いて直描パターンのためのデータを
    発生し、 電子描画手段により、前記互いに異なるバイナリコード
    に対応したパターンデータに基づいて順次複数のウエハ
    上のＩＣチップに電子ビームにて直描を行う不揮発性メ
    モリの製造方法。
JP6271487A 1994-11-04 1994-11-04 不揮発性メモリの製造システム及びその製造方法 Pending JPH08139208A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6271487A JPH08139208A (ja) 1994-11-04 1994-11-04 不揮発性メモリの製造システム及びその製造方法
TW084109162A TW365067B (en) 1994-11-04 1995-09-01 Manufacturing system for non-volatile memory and manufacturing method thereof
KR1019950038362A KR100196584B1 (ko) 1994-11-04 1995-10-31 비휘발성 메모리의 제조시 스템 및 제조 방법
US08/552,112 US5604143A (en) 1994-11-04 1995-11-02 Method for producing nonvolatile memory used as read-only storage media
EP95117328A EP0712136A3 (en) 1994-11-04 1995-11-03 Nonvolatile memory producing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6271487A JPH08139208A (ja) 1994-11-04 1994-11-04 不揮発性メモリの製造システム及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08139208A true JPH08139208A (ja) 1996-05-31

Family

ID=17500739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6271487A Pending JPH08139208A (ja) 1994-11-04 1994-11-04 不揮発性メモリの製造システム及びその製造方法

Country Status (5)

Country Link
US (1) US5604143A (ja)
EP (1) EP0712136A3 (ja)
JP (1) JPH08139208A (ja)
KR (1) KR100196584B1 (ja)
TW (1) TW365067B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6604234B2 (en) 2000-05-26 2003-08-05 Hitachi, Ltd. Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
JP2005500665A (ja) * 2001-08-27 2005-01-06 ユニサーチ リミテッド シングルイオンの注入加工方法及びそのシステム
US7298029B2 (en) 1998-12-17 2007-11-20 Hitachi, Ltd. Semiconductor devices and manufacturing method therefor
JP2008097644A (ja) * 1998-12-17 2008-04-24 Hitachi Ltd 半導体装置
US7442959B2 (en) 2000-12-15 2008-10-28 Hitachi, Ltd. Semiconductor device having identification number, manufacturing method thereof and electronic device
JP2014086571A (ja) * 2012-10-24 2014-05-12 Fujitsu Semiconductor Ltd 読み出し専用半導体記憶装置
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
JP2019532502A (ja) * 2016-09-08 2019-11-07 エーエスエムエル ネザーランズ ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289950A (ja) * 1997-04-15 1998-10-27 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
EP1008178B1 (de) * 1997-07-29 2003-11-12 Infineon Technologies AG Verfahren zur herstellung eines nur lese-speichers
US8065155B1 (en) 1999-06-10 2011-11-22 Gazdzinski Robert F Adaptive advertising apparatus and methods
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
US20020109646A1 (en) * 2001-02-14 2002-08-15 Werner Brauweiler Method and apparatus for the customer-oriented use of identification systems
JP2002268874A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 乱数シード生成回路及びこれを備えたドライバ、並びに、ｓｄメモリカードシステム
FR2837621A1 (fr) * 2002-03-22 2003-09-26 St Microelectronics Sa Differenciation de puces au niveau d'une reticule
US7427024B1 (en) 2003-12-17 2008-09-23 Gazdzinski Mark J Chattel management apparatus and methods
CN1922727B (zh) * 2004-02-20 2011-12-21 株式会社半导体能源研究所 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
JP2006253376A (ja) * 2005-03-10 2006-09-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
NL2019502B1 (en) * 2016-09-08 2018-08-31 Mapper Lithography Ip Bv Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545047C3 (de) * 1975-10-08 1978-09-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE2545392A1 (de) * 1975-10-10 1977-04-21 Bayer Ag Benzimidoylthionothiolphosphorsaeureester, verfahren zu ihrer herstellung und ihre verwendung als insektizide und akarizide
JPS58166760A (ja) * 1982-03-29 1983-10-01 Fujitsu Ltd 読み出し専用記憶装置およびその製造方法
IT1217372B (it) * 1988-03-28 1990-03-22 Sgs Thomson Microelectronics Procedimento per la programmazione di memorie rom in tecnologia mos ecmos
JPH0290608A (ja) * 1988-09-28 1990-03-30 Toshiba Corp 電子ビーム描画装置
US5262342A (en) * 1988-11-04 1993-11-16 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device having error checking/correcting functions
JPH03108712A (ja) * 1989-09-22 1991-05-08 Toshiba Corp 電子ビーム描画装置
IT1243303B (it) * 1990-07-24 1994-05-26 Sgs Thomson Microelectronics Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298029B2 (en) 1998-12-17 2007-11-20 Hitachi, Ltd. Semiconductor devices and manufacturing method therefor
JP2008097644A (ja) * 1998-12-17 2008-04-24 Hitachi Ltd 半導体装置
US6604234B2 (en) 2000-05-26 2003-08-05 Hitachi, Ltd. Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
KR100857634B1 (ko) * 2000-05-26 2008-09-08 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로의 설계, 제조방법 및 검사방법 및 반도체집적회로
US7442959B2 (en) 2000-12-15 2008-10-28 Hitachi, Ltd. Semiconductor device having identification number, manufacturing method thereof and electronic device
JP2005500665A (ja) * 2001-08-27 2005-01-06 ユニサーチ リミテッド シングルイオンの注入加工方法及びそのシステム
JP2014086571A (ja) * 2012-10-24 2014-05-12 Fujitsu Semiconductor Ltd 読み出し専用半導体記憶装置
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
JP2019532502A (ja) * 2016-09-08 2019-11-07 エーエスエムエル ネザーランズ ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること

Also Published As

Publication number Publication date
KR960019746A (ko) 1996-06-17
TW365067B (en) 1999-07-21
KR100196584B1 (ko) 1999-06-15
EP0712136A2 (en) 1996-05-15
EP0712136A3 (en) 1999-08-25
US5604143A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JPH08139208A (ja) 不揮発性メモリの製造システム及びその製造方法
JP3133667B2 (ja) スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
US9412747B2 (en) Semiconductor device and a method of manufacturing the same
US6429724B1 (en) Semiconductor device capable of generating a plurality of voltages
US6207504B1 (en) Method of fabricating flash erasable programmable read only memory
JPH07101713B2 (ja) 半導体記憶装置の製造方法
US6822286B2 (en) Cmos-compatible read only memory and method for fabricating the same
KR100566038B1 (ko) 반도체 장치 및 그 제조 방법
JP2001210730A (ja) 不揮発性半導体記憶装置の製造方法
JPH0222546B2 (ja)
JP3895851B2 (ja) マスクパターン補正方法
JP3531081B2 (ja) 半導体装置およびその製造方法、ならびにそれを利用したベリファイ方法
US6146981A (en) Method of manufacturing buried contact in SRAM
JPH10107166A (ja) 不揮発性半導体メモリ及びその製法
US6790718B1 (en) Method of manufacturing semiconductor memory device including one step of forming exposing the surface of the select transistors while not exposing the surface cell transistors
US6303474B1 (en) Read-only memory and fabrication method
JPH07169865A (ja) 不揮発性半導体記憶装置
Badrudduza et al. Automotive reliable memories integrated into an ultra-low power 40 nm CMOS logic process
JP2000036542A (ja) 半導体集積回路装置およびその製造方法
JPH05235033A (ja) 半導体装置およびその製造方法
US5830796A (en) Method of manufacturing a semiconductor device using trench isolation
JP2002287688A (ja) 表示装置
US6590810B2 (en) Source biasing circuit for flash EEPROM
US6087221A (en) Method of fabricating two dissimilar devices with diminished processing steps
JP3216615B2 (ja) 半導体装置の製造方法