JPH0814783B2 - アナログ入出力装置 - Google Patents
アナログ入出力装置Info
- Publication number
- JPH0814783B2 JPH0814783B2 JP15888188A JP15888188A JPH0814783B2 JP H0814783 B2 JPH0814783 B2 JP H0814783B2 JP 15888188 A JP15888188 A JP 15888188A JP 15888188 A JP15888188 A JP 15888188A JP H0814783 B2 JPH0814783 B2 JP H0814783B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- input
- multiplexer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、フィールドから得られる各種のアナログ信
号を計算機によって処理し、再びフィールドにアナログ
信号で出力するためのアナログ入出力装置に関し、更に
詳しくは、ディジタル信号を扱う計算機に対して、セン
サやアクチュエータを接続可能とするためのアナログ入
出力装置に関する。
号を計算機によって処理し、再びフィールドにアナログ
信号で出力するためのアナログ入出力装置に関し、更に
詳しくは、ディジタル信号を扱う計算機に対して、セン
サやアクチュエータを接続可能とするためのアナログ入
出力装置に関する。
（従来の技術） 第４図は、従来のアナログ入出力装置を用いたシステ
ムの一例を示す構成ブロック図である。図において、CP
はディジタル信号を扱う計算機、ANIはフィールドから
のアナログ信号を計算機CPが扱える規格化された信号に
変換して出力するアナログ入力装置、ANOは計算機CPか
らの信号をフィールドに出力するためのアナログ出力装
置である。
ムの一例を示す構成ブロック図である。図において、CP
はディジタル信号を扱う計算機、ANIはフィールドから
のアナログ信号を計算機CPが扱える規格化された信号に
変換して出力するアナログ入力装置、ANOは計算機CPか
らの信号をフィールドに出力するためのアナログ出力装
置である。
アナログ入力装置ANIにおいて、MXIは入力マルチプレ
クサで、多数の入力アナログVn1〜Vnnを順次選択してバ
ッファアンプBAに印加するものであり、ADはアナログ信
号をディジタル信号に変換するA/D変換器、IF1はA/D変
換器ADの出力をバスBSを介して計算機CP側に出力するイ
ンターフェイスである。
クサで、多数の入力アナログVn1〜Vnnを順次選択してバ
ッファアンプBAに印加するものであり、ADはアナログ信
号をディジタル信号に変換するA/D変換器、IF1はA/D変
換器ADの出力をバスBSを介して計算機CP側に出力するイ
ンターフェイスである。
アナログ出力装置ANOにおいて、IF2は計算機CPからの
データを受けるインターフェイス、DAはディジタル信号
をアナログ信号に変換するD/A変換器、MX2はD/A変換器D
Aからのアナログ信号を各サンプルホールド回路SH1〜SH
nに順次与える出力マルチプレクサである。
データを受けるインターフェイス、DAはディジタル信号
をアナログ信号に変換するD/A変換器、MX2はD/A変換器D
Aからのアナログ信号を各サンプルホールド回路SH1〜SH
nに順次与える出力マルチプレクサである。
（発明が解決しようとする課題） この様に構成される従来のシステムは、入力側と出力
側とがそれぞれ別々の機能を持っているために、アナロ
グ信号入出力装置としては、入力側用と出力側用との２
種類の装置を用意する必要があった。このために、装置
の数が多くなる上に構成が複雑になるという問題点があ
った。
側とがそれぞれ別々の機能を持っているために、アナロ
グ信号入出力装置としては、入力側用と出力側用との２
種類の装置を用意する必要があった。このために、装置
の数が多くなる上に構成が複雑になるという問題点があ
った。
本発明は、この様な問題点に鑑みてなされたものであ
って、その目的は、簡単な構成の１種類の装置によっ
て、入力側と出力側との機能を持たせることの可能なア
ナログ入力出力装置を提供することにある。
って、その目的は、簡単な構成の１種類の装置によっ
て、入力側と出力側との機能を持たせることの可能なア
ナログ入力出力装置を提供することにある。
（課題を解決するための手段） 第１図は、本発明の基本的な構成を示すブロック図で
ある。図において、MX1は多数のアナログ信号AV1〜AVn
を選択して入力する入力マルチプレクサ、ADはこの入力
マルチプレクサMX1で選択されたアナログ信号をディジ
タル信号に変換するA/D変換手段、DAはディジタル信号
をアナログ信号に変換するD/A変換手段、MX2はこのD/A
変換手段DAからのアナログ信号を多数のアナログ信号保
持手段SH1〜SHnに選択して出力する出力マルチプレク
サ、FBは出力マルチプレクサMX2からの信号を入力マル
チプレクサMX1の入力側に与えるフィードバック手段、M
Pは入力マルチプレクサMX1、A/D変換手段AD、D/A変換手
段DA、出力マルチプレクサMX2を制御するマイクロプロ
セッサである。
ある。図において、MX1は多数のアナログ信号AV1〜AVn
を選択して入力する入力マルチプレクサ、ADはこの入力
マルチプレクサMX1で選択されたアナログ信号をディジ
タル信号に変換するA/D変換手段、DAはディジタル信号
をアナログ信号に変換するD/A変換手段、MX2はこのD/A
変換手段DAからのアナログ信号を多数のアナログ信号保
持手段SH1〜SHnに選択して出力する出力マルチプレク
サ、FBは出力マルチプレクサMX2からの信号を入力マル
チプレクサMX1の入力側に与えるフィードバック手段、M
Pは入力マルチプレクサMX1、A/D変換手段AD、D/A変換手
段DA、出力マルチプレクサMX2を制御するマイクロプロ
セッサである。
なお、MUはデータベースを格納したメモリであり、CP
は上位バスBSを介して結ばれている上位の計算機であ
る。
は上位バスBSを介して結ばれている上位の計算機であ
る。
（作用） マイクロプロセッサMPは、電源オン時にD/A変換手段D
Aから所定の信号を出力マルチプレクサMX2に出力すると
共に、入力マルチプレクサMX1を介してフィードバック
手段FBからの信号を読み込み、当該読み込んだ信号の値
によって、装置をアナログ入力装置として機能させるか
アナログ出力装置として機能させるかを決定する。
Aから所定の信号を出力マルチプレクサMX2に出力すると
共に、入力マルチプレクサMX1を介してフィードバック
手段FBからの信号を読み込み、当該読み込んだ信号の値
によって、装置をアナログ入力装置として機能させるか
アナログ出力装置として機能させるかを決定する。
（実施例） 以下図面を用いて、本発明の実施例を詳細に説明す
る。
る。
第２図は、本発明の一実施例を示す構成ブロック図で
ある。図において、第１図の各部分と同じものには同一
符号を付して示す。A/D変換手段ADは、入力マルチプレ
クサMX1からの信号を一方の入力とする比較器CMPと、こ
の比較器からの信号に応じてデータが格納されるレジス
タRGと、マイクロプロセッサMPと、D/A変換器DA及びD/A
変換器からの信号を比較器CMPの他方の入力端に印加す
るスイッチSWで構成されている。マイクロプロセッサMP
は上位インターフェイスIFを介して上位の計算機CPに結
ばれている。
ある。図において、第１図の各部分と同じものには同一
符号を付して示す。A/D変換手段ADは、入力マルチプレ
クサMX1からの信号を一方の入力とする比較器CMPと、こ
の比較器からの信号に応じてデータが格納されるレジス
タRGと、マイクロプロセッサMPと、D/A変換器DA及びD/A
変換器からの信号を比較器CMPの他方の入力端に印加す
るスイッチSWで構成されている。マイクロプロセッサMP
は上位インターフェイスIFを介して上位の計算機CPに結
ばれている。
ここで、装置をアナログ入力装置として使用する場合
は、出力マルチプレクサMX2の出力側には、図示されて
いるような信号保持手段SH1〜SHnは不要であり、装置内
に実装されない。
は、出力マルチプレクサMX2の出力側には、図示されて
いるような信号保持手段SH1〜SHnは不要であり、装置内
に実装されない。
即ち、本発明が対象としている装置は、例えば、プロ
セス制御装置に適用することを想定しており、その入力
側には、プロセスからの測定信号を受け入れるためのア
ナログ入力装置として機能する装置（入力カード）が、
出力側にはバルブのような操作端を駆動するためのアナ
ログ信号を出力するためのアナログ出力装置として機能
する装置（出力カード）が備えられる。
セス制御装置に適用することを想定しており、その入力
側には、プロセスからの測定信号を受け入れるためのア
ナログ入力装置として機能する装置（入力カード）が、
出力側にはバルブのような操作端を駆動するためのアナ
ログ信号を出力するためのアナログ出力装置として機能
する装置（出力カード）が備えられる。
本発明においては、１種類の装置を複数用意してお
き、この装置をアナログ入力装置として用いる場合は、
信号保持手段（SH1〜SHn）を接続しない構成とし、アナ
ログ出力装置として用いる場合は、信号保持手段（SH1
〜SHn）を接続する構成とする。
き、この装置をアナログ入力装置として用いる場合は、
信号保持手段（SH1〜SHn）を接続しない構成とし、アナ
ログ出力装置として用いる場合は、信号保持手段（SH1
〜SHn）を接続する構成とする。
そして、電源オン時に、装置自身がフィードバック手
段を介して読み込んだ値から、自動的に自身の装置をア
ナログ入力装置として機能するか、アナログ出力装置と
して機能するかを決定し、以降の動作をその決定に基づ
いて行うような構成としてある。
段を介して読み込んだ値から、自動的に自身の装置をア
ナログ入力装置として機能するか、アナログ出力装置と
して機能するかを決定し、以降の動作をその決定に基づ
いて行うような構成としてある。
このように構成した装置の動作を次に説明する。
第３図は、マイクロプロセッサMPが電源投入時におい
て行う動作の一例を示すフローチャートである。
て行う動作の一例を示すフローチャートである。
装置の電源が投入されると、マイクロプロセッサMP
は、はじめにスイッチSWを接点ｄ側に接続すると共に、
出力マルチプレクサMX2において、チャンネルCH21を接
続し、D/A変換手段DAから所定の電圧、例えば1Vの電圧
を出力する（ステップ１、２）。
は、はじめにスイッチSWを接点ｄ側に接続すると共に、
出力マルチプレクサMX2において、チャンネルCH21を接
続し、D/A変換手段DAから所定の電圧、例えば1Vの電圧
を出力する（ステップ１、２）。
次に、スイッチSWを接点ａ側に接続すると共に、入力
マルチプレクサMX1のチャンネルCH1nを接続し、このチ
ャンネルCH1nの信号を読み込む（ステップ３、４）。こ
の状態では、比較器CMP、レジスタRG、マイクロプロセ
ッサMP、D/A変換手段DAからなる回路は、スイッチSWを
介してA/D変換ループを形成しており、比較器CMPの一端
に印加される信号をディジタル信号に変換する。
マルチプレクサMX1のチャンネルCH1nを接続し、このチ
ャンネルCH1nの信号を読み込む（ステップ３、４）。こ
の状態では、比較器CMP、レジスタRG、マイクロプロセ
ッサMP、D/A変換手段DAからなる回路は、スイッチSWを
介してA/D変換ループを形成しており、比較器CMPの一端
に印加される信号をディジタル信号に変換する。
次に、A/D変換された信号の大きさが、ステップ２で
出力した所定の電圧か判断する（ステップ５）。
出力した所定の電圧か判断する（ステップ５）。
ここで、出力マルチプレクサMX2の出力側に信号保持
回路SH1〜SHnが接続されているものとすると、ここで保
持されている信号がフィードバック手段FBを介して、入
力マルチプレクサMX1の入力側に印加される。これに対
して出力マルチプレクサMX2の出力側に信号保持回路SH1
〜SHnが接続されていないものとすると、フィードバッ
ク手段FBを介して、入力マルチプレクサMX1の入力側に
印加される信号は0V付近となる。
回路SH1〜SHnが接続されているものとすると、ここで保
持されている信号がフィードバック手段FBを介して、入
力マルチプレクサMX1の入力側に印加される。これに対
して出力マルチプレクサMX2の出力側に信号保持回路SH1
〜SHnが接続されていないものとすると、フィードバッ
ク手段FBを介して、入力マルチプレクサMX1の入力側に
印加される信号は0V付近となる。
ステップ５において、読み込んだ信号の大きさが、所
定の電圧、例えば1Vであれば、アナログ入力装置として
動作するように例えば動作用のプログラムを設定する
（ステップ６）。
定の電圧、例えば1Vであれば、アナログ入力装置として
動作するように例えば動作用のプログラムを設定する
（ステップ６）。
これに対して、ステップ５で所定の電圧でない場合、
例えば0V付近の電圧である場合、アナログ入力装置とし
て動作するように、動作用のプログラムを設定する（ス
テップ７）。
例えば0V付近の電圧である場合、アナログ入力装置とし
て動作するように、動作用のプログラムを設定する（ス
テップ７）。
マイクロプロセッサMPは、電源投入時においてはじめ
にこの様な動作を行うことによって、信号保持手段が接
続されているかどうか判断し、それに応じて、以後アナ
ログ入力装置として動作するのか、アナログ出力装置と
して動作するのかを決定している。
にこの様な動作を行うことによって、信号保持手段が接
続されているかどうか判断し、それに応じて、以後アナ
ログ入力装置として動作するのか、アナログ出力装置と
して動作するのかを決定している。
アナログ出力装置として動作するステップ６では、ス
イッチSWは接点ｄ側に接続され、例えばメモリMUに上位
の計算機CPから送られてここに保持されているデータベ
ーースを、所定の周期で読み出し、これをD/A変換し
て、出力マルチプレクサMX2を介して各点ごとの信号保
持手段SH1〜SH2に出力する。
イッチSWは接点ｄ側に接続され、例えばメモリMUに上位
の計算機CPから送られてここに保持されているデータベ
ーースを、所定の周期で読み出し、これをD/A変換し
て、出力マルチプレクサMX2を介して各点ごとの信号保
持手段SH1〜SH2に出力する。
アナログ入力装置として動作するステップ７では、ス
イッチSWは接点ａ側に接続され、入力マルチプレクサMX
1を介して、順次各点の入力信号AV1〜AVnをD/A変換し、
規格化されたデータベースとして、メモリMUに格納す
る。
イッチSWは接点ａ側に接続され、入力マルチプレクサMX
1を介して、順次各点の入力信号AV1〜AVnをD/A変換し、
規格化されたデータベースとして、メモリMUに格納す
る。
ここに格納されたデータベースは、上位の計算機CPに
よって必要に応じて読みだされるようになっている。
よって必要に応じて読みだされるようになっている。
なお、上記の実施例では、A/D変換手段を比較器CMP、
レジスタRG、マイクロプロセッサMP、D/A変換器DA、ス
イッチSWからなるループで構成するようにしたものであ
るが、スイッチSWは省略してもよいし、また、レジスタ
RGはマイクロプロセッサMPの内部にあるものを利用して
もよい。また、マイクロプロセッサの入力側にA/D変換
器を設けるようにしてもよい。
レジスタRG、マイクロプロセッサMP、D/A変換器DA、ス
イッチSWからなるループで構成するようにしたものであ
るが、スイッチSWは省略してもよいし、また、レジスタ
RGはマイクロプロセッサMPの内部にあるものを利用して
もよい。また、マイクロプロセッサの入力側にA/D変換
器を設けるようにしてもよい。
（発明の効果） 以上詳細に説明したように、本発明によればアナログ
入力装置と、アナログ出力装置との主要な構成を共通化
することができるもので、１種類の装置によって、入力
側と出力側との機能を持ったアナログ入出力装置が実現
でき、コストダウンを行うことが可能となる。
入力装置と、アナログ出力装置との主要な構成を共通化
することができるもので、１種類の装置によって、入力
側と出力側との機能を持ったアナログ入出力装置が実現
でき、コストダウンを行うことが可能となる。
即ち、本発明においては、１種類の装置を複数用意し
ておき、この装置をアナログ入力装置として用いる場合
は、出力側に信号保持手段（SH1〜SHn）を接続しない構
成とし、アナログ出力装置として用いる場合は、出力側
に信号保持手段（SH1〜SHn）を接続する（実装する）構
成とすると共に、電源オン時に、装置自身がフィードバ
ック手段を介して読み込んだ値から、自動的に装置をア
ナログ入力装置として機能するか、アナログ出力装置と
して機能するかを決定し、以降の動作をその決定に基づ
いて行うことができるように構成したものである。
ておき、この装置をアナログ入力装置として用いる場合
は、出力側に信号保持手段（SH1〜SHn）を接続しない構
成とし、アナログ出力装置として用いる場合は、出力側
に信号保持手段（SH1〜SHn）を接続する（実装する）構
成とすると共に、電源オン時に、装置自身がフィードバ
ック手段を介して読み込んだ値から、自動的に装置をア
ナログ入力装置として機能するか、アナログ出力装置と
して機能するかを決定し、以降の動作をその決定に基づ
いて行うことができるように構成したものである。
従って、１種類の装置を用意するだけで、アナログ入
力装置用と、アナログ出力装置用とに対応することがで
きるのでコストダウンにつながるという効果がある。
力装置用と、アナログ出力装置用とに対応することがで
きるのでコストダウンにつながるという効果がある。
第１図は本発明の基本的な構成を示すブロック図、第２
図は本発明の一実施例を示す構成ブロック図、第３図は
マイクロプロセッサが行う動作の一例を示すフローチャ
ート、第４図は従来装置の構成ブロック図である。 MX1……入力マルチプレクサ MX2……出力マルチプレクサ AD……A/D変換手段 MP……マイクロプロセッサ DA……D/A変換器 FB……フィードバック手段
図は本発明の一実施例を示す構成ブロック図、第３図は
マイクロプロセッサが行う動作の一例を示すフローチャ
ート、第４図は従来装置の構成ブロック図である。 MX1……入力マルチプレクサ MX2……出力マルチプレクサ AD……A/D変換手段 MP……マイクロプロセッサ DA……D/A変換器 FB……フィードバック手段
Claims (1)
- 【請求項１】多数のアナログ信号を選択して入力する入
力マルチプレクサと、 この入力マルチプレクサで選択されたアナログ信号をデ
ィジタル信号に変換するA/D変換手段と、 ディジタル信号をアナログ信号に変換するD/A変換手段
と、 このD/A変換手段からのアナログ信号を多数のアナログ
信号保持手段に選択して出力する出力マルチプレクサ
と、 前記入力マルチプレクサ、A/D変換手段、D/A変換手段、
出力マルチプレクサを制御するマイクロプロセッサと、 前記出力マルチプレクサからの信号を前記入力マルチプ
レクサの入力側に与えるフィードバック手段とを備え、 前記マイクロプロセッサは、電源オン時に前記D/A変換
手段から所定の信号を出力マルチプレクサに出力すると
共に、前記入力マルチプレクサを介して前記フィードバ
ック手段からの信号を読み込み、当該読み込んだ信号の
値によって、装置をアナログ入力装置として機能させる
か、アナログ出力装置として機能させるかを決定するこ
とを特徴とするアナログ入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15888188A JPH0814783B2 (ja) | 1988-06-27 | 1988-06-27 | アナログ入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15888188A JPH0814783B2 (ja) | 1988-06-27 | 1988-06-27 | アナログ入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH028927A JPH028927A (ja) | 1990-01-12 |
| JPH0814783B2 true JPH0814783B2 (ja) | 1996-02-14 |
Family
ID=15681427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15888188A Expired - Fee Related JPH0814783B2 (ja) | 1988-06-27 | 1988-06-27 | アナログ入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814783B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333560B2 (ja) * | 1992-10-23 | 2002-10-15 | リコーエレメックス株式会社 | シリコン基板のエッチング方法 |
| US20240115578A1 (en) | 2021-01-29 | 2024-04-11 | Chugai Seiyaku Kabushiki Kaisha | Drug composition for treating pediatric cancers |
-
1988
- 1988-06-27 JP JP15888188A patent/JPH0814783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH028927A (ja) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361874B2 (ja) | 複数のｄａｃを備えているマルチチャンネル集積回路、およびｄａｃの出力を監視するための方法 | |
| US20050187642A1 (en) | Signal monitoring system and method | |
| JPH0814783B2 (ja) | アナログ入出力装置 | |
| EP1102404A2 (en) | Analog-to-digital converter, microcomputer, and analog-to-digital conversion method | |
| JP3150444B2 (ja) | スペクトラムアナライザのピークホールド回路 | |
| JPH11289254A (ja) | アナログ−デジタル変換器のテスト装置及びその方法 | |
| JPH0338703A (ja) | アナログ信号入出力装置 | |
| US6134505A (en) | Testing analog circuits using sigma-delta modulators | |
| JP3053228B2 (ja) | 半導体試験装置 | |
| JP3805132B2 (ja) | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 | |
| JPH1164455A (ja) | デジタルコンパレータ | |
| JP3261590B2 (ja) | アナログ信号入力装置 | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH0244817A (ja) | 逐次比較アナログ・ディジタル変換器 | |
| JPH1019994A (ja) | Ｉｃテスタ | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JP2002062333A (ja) | 測定装置 | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JP2000111620A (ja) | Ｉｃテスタ | |
| JP2000131385A (ja) | 特性測定装置の補正装置 | |
| JPH0581590A (ja) | 信号伝送器 | |
| JP2003224473A (ja) | マイクロコントローラ | |
| JP2002281763A (ja) | 電力変換回路用制御装置 | |
| JP2000131399A (ja) | Ｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |