JPH0815154B2 - 半導体素子用バンプ - Google Patents
半導体素子用バンプInfo
- Publication number
- JPH0815154B2 JPH0815154B2 JP62119421A JP11942187A JPH0815154B2 JP H0815154 B2 JPH0815154 B2 JP H0815154B2 JP 62119421 A JP62119421 A JP 62119421A JP 11942187 A JP11942187 A JP 11942187A JP H0815154 B2 JPH0815154 B2 JP H0815154B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- lsi chip
- ito
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/225—Bumps having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示パネル等の駆動用半導体装置に係
り、液晶表示パネル上へ容易に実装できる半導体素子の
バンプに関する。
り、液晶表示パネル上へ容易に実装できる半導体素子の
バンプに関する。
従来の技術 透明電極（以下ITOという）が形成された２枚のガラ
ス板を、電極面を対向させて配置してなる液晶表示パネ
ルの引出し電極に、直接駆動用半導体素子（以下LSIチ
ップという）を実装する方法として、現在２つの方法が
提案されている。その一つは、半田バンプによるフリッ
プチップ方式、他の一つはワイヤボンディング方式であ
る。前者の方式はLSIチップのアルミ電極パッドに半田
バンプを形成し、ITO上はNi−Au,Cr−Auなどでメタライ
ジング処理をし、前記LSIチップをフェイスダウンによ
り位置合せした後、半田のリフローにより接続するもの
である。ワイヤボンディング方式は前者と同様にITOを
メタライジング処理し、Au線またはAl線によりLSIチッ
プとITOを接続するものである。前者の半田バンプは通
常、LSIウエハーの製造プロセスが完成した後、ウエハ
ー全面にCrまたはTiなどを蒸着し、さらにCu,Pd,Au,Pt
のいずれかを蒸着する。この金属層の上にフォトレジス
トを塗布し、アルミパッド上のみを除去した後、半田メ
ッキを必要量メッキする。その後不要な金属層をエッチ
ングで除去し、半田バンプを得るものである。
ス板を、電極面を対向させて配置してなる液晶表示パネ
ルの引出し電極に、直接駆動用半導体素子（以下LSIチ
ップという）を実装する方法として、現在２つの方法が
提案されている。その一つは、半田バンプによるフリッ
プチップ方式、他の一つはワイヤボンディング方式であ
る。前者の方式はLSIチップのアルミ電極パッドに半田
バンプを形成し、ITO上はNi−Au,Cr−Auなどでメタライ
ジング処理をし、前記LSIチップをフェイスダウンによ
り位置合せした後、半田のリフローにより接続するもの
である。ワイヤボンディング方式は前者と同様にITOを
メタライジング処理し、Au線またはAl線によりLSIチッ
プとITOを接続するものである。前者の半田バンプは通
常、LSIウエハーの製造プロセスが完成した後、ウエハ
ー全面にCrまたはTiなどを蒸着し、さらにCu,Pd,Au,Pt
のいずれかを蒸着する。この金属層の上にフォトレジス
トを塗布し、アルミパッド上のみを除去した後、半田メ
ッキを必要量メッキする。その後不要な金属層をエッチ
ングで除去し、半田バンプを得るものである。
発明が解決しようとする問題点 この様に、ITOの引出し電極上へLSIチップを実装する
方式は、前述の通り現在では２つの方式が提案されてい
るが、いずれの方式ともITO上にメタライジング処理を
施さなければならないことと、LSIチップには特殊なバ
ンプを形成しなければならない等、複雑なプロセスが必
要であると共にこのプロセスを実施するためには高額な
設備投資を伴ない、製品の歩留低下やコストアップ等、
多くの問題点を有する。また近年、液晶表示パネルの大
型化に伴い、複数個のLSIチップを同一パネル上に実装
しなければならず、１個のLSIチップでも不良となれ
ば、パネル全体が不良となってしまう。すなわち、前述
の方式では不良LSIチップの交換が不可能に近く、また
交換が可能としても多大の時間を要し、製品コストのア
ップをまねく結果となる。
方式は、前述の通り現在では２つの方式が提案されてい
るが、いずれの方式ともITO上にメタライジング処理を
施さなければならないことと、LSIチップには特殊なバ
ンプを形成しなければならない等、複雑なプロセスが必
要であると共にこのプロセスを実施するためには高額な
設備投資を伴ない、製品の歩留低下やコストアップ等、
多くの問題点を有する。また近年、液晶表示パネルの大
型化に伴い、複数個のLSIチップを同一パネル上に実装
しなければならず、１個のLSIチップでも不良となれ
ば、パネル全体が不良となってしまう。すなわち、前述
の方式では不良LSIチップの交換が不可能に近く、また
交換が可能としても多大の時間を要し、製品コストのア
ップをまねく結果となる。
また、ワイヤボンディング方式によるLSIチップの実
装においても前記方式と同様の問題点が残る。すなわ
ち、大型液晶パネルにおいてはワイヤ数が1000〜2000本
にもおよび、１箇所のボンディングミスが生じても交換
しなければならない結果となり、その交換作業に多大の
時間を要する。またワイヤボンディング方式はLSIチッ
プのアルミ電極パッドを全面覆うことができず、湿度の
介在によりアルミの腐食が発生する危険性もあり、信頼
性面でも問題点が残る。
装においても前記方式と同様の問題点が残る。すなわ
ち、大型液晶パネルにおいてはワイヤ数が1000〜2000本
にもおよび、１箇所のボンディングミスが生じても交換
しなければならない結果となり、その交換作業に多大の
時間を要する。またワイヤボンディング方式はLSIチッ
プのアルミ電極パッドを全面覆うことができず、湿度の
介在によりアルミの腐食が発生する危険性もあり、信頼
性面でも問題点が残る。
本発明は以上、述べたような問題点を解決するもので
ある。
ある。
問題点を解決するための手段 上記問題点を解決するために本発明は、半導体素子の
アルミパッド上のバンプが感光性樹脂と導電性粉体から
なる導電性樹脂組成物からなり、液晶表示パネルのITO
引出し電極はメタライジング処理することなく、上記LS
Iチップを接着剤を介し、フエイスダウンで信頼性良
く、実装することが可能となるものである。
アルミパッド上のバンプが感光性樹脂と導電性粉体から
なる導電性樹脂組成物からなり、液晶表示パネルのITO
引出し電極はメタライジング処理することなく、上記LS
Iチップを接着剤を介し、フエイスダウンで信頼性良
く、実装することが可能となるものである。
作用 以上の構成により、LSIチップのアルミパッド上に導
電性樹脂バンプを形成することにより、ITO上にメタラ
イジング処理することなく、接着剤を介し熱圧着するの
みで確実な接続が可能となり、取付け、取外しが容易と
なる。
電性樹脂バンプを形成することにより、ITO上にメタラ
イジング処理することなく、接着剤を介し熱圧着するの
みで確実な接続が可能となり、取付け、取外しが容易と
なる。
実施例 本発明による半導体素子用バンプは、導電性樹脂組成
物により形成されるもので、樹脂組成物は感光性を有す
る樹脂、例えばエポキシアクリレート系樹脂，アクリレ
ート基を有するイミド樹脂などが使用できる。結合剤と
なる樹脂に感光性を持たせることは、LSIチップにバン
プを形成するプロセスにおいてファインパターンを作ら
なければならないことと、プロセスが簡素化できること
にある。すなわち本発明によるバンプはフォトリソ工程
により形成するものである。また導電性粉体としてはニ
ッケル粉あるいはニッケル粉に金メッキを施したもの
や、Au,Pd,Rhなどの貴金属粉を単独または複合して用い
ることができる。これらの金属粉として平均粒径が0.2
〜2.0μｍの範囲のものを用いると前述のようなバンプ
表面の凹凸が形成され導電性の面で良好な結果が得られ
る。上記ニッケル粉に0.1〜10wt％のAuメッキを施した
も良く、この場合は更に電気的な安定性が得られる。Au
メッキが0.1wt％以下であると導電性の点でメッキの効
果がなくニッケル粉と同程度となり、また感光性樹脂中
に分散させたとき均一な分散が困難となる。また10wt％
以上になると導電性，耐酸化性の点で優れたものとなる
が経済的に不利となり、適宜調整することが必要であ
る。また上記ニッケル粉は樹脂組成物100重量部に対
し、50〜120重量部の範囲で配合することができる。ニ
ッケル粉が50重量部以下になると導電性が悪くなると共
に、バンプ表面が平滑となりITO上への良好な接続に対
し不利となってくる。また120重量部以上になると塗料
化したときの性状（粘性，チクソトロピー）が悪く均一
な塗膜を得ることが困難となると同時に透光性が悪くな
り光解像度が充分得られなくなる。
物により形成されるもので、樹脂組成物は感光性を有す
る樹脂、例えばエポキシアクリレート系樹脂，アクリレ
ート基を有するイミド樹脂などが使用できる。結合剤と
なる樹脂に感光性を持たせることは、LSIチップにバン
プを形成するプロセスにおいてファインパターンを作ら
なければならないことと、プロセスが簡素化できること
にある。すなわち本発明によるバンプはフォトリソ工程
により形成するものである。また導電性粉体としてはニ
ッケル粉あるいはニッケル粉に金メッキを施したもの
や、Au,Pd,Rhなどの貴金属粉を単独または複合して用い
ることができる。これらの金属粉として平均粒径が0.2
〜2.0μｍの範囲のものを用いると前述のようなバンプ
表面の凹凸が形成され導電性の面で良好な結果が得られ
る。上記ニッケル粉に0.1〜10wt％のAuメッキを施した
も良く、この場合は更に電気的な安定性が得られる。Au
メッキが0.1wt％以下であると導電性の点でメッキの効
果がなくニッケル粉と同程度となり、また感光性樹脂中
に分散させたとき均一な分散が困難となる。また10wt％
以上になると導電性，耐酸化性の点で優れたものとなる
が経済的に不利となり、適宜調整することが必要であ
る。また上記ニッケル粉は樹脂組成物100重量部に対
し、50〜120重量部の範囲で配合することができる。ニ
ッケル粉が50重量部以下になると導電性が悪くなると共
に、バンプ表面が平滑となりITO上への良好な接続に対
し不利となってくる。また120重量部以上になると塗料
化したときの性状（粘性，チクソトロピー）が悪く均一
な塗膜を得ることが困難となると同時に透光性が悪くな
り光解像度が充分得られなくなる。
また、導電粉であるニッケル粉は前述の通りバンプ表
面の凹凸を形成することと、導電性の面から樹枝状のも
のが良い。樹枝状粉は電解法により作られるもので、こ
れを使用することによって粒子同士のからみ合いが生
じ、電気的に接触点が多く導電性が改善される。また、
塗膜表面は凹凸が適度に生じ、本発明の目的でもあるIT
Oとの接触が良好となるものである。
面の凹凸を形成することと、導電性の面から樹枝状のも
のが良い。樹枝状粉は電解法により作られるもので、こ
れを使用することによって粒子同士のからみ合いが生
じ、電気的に接触点が多く導電性が改善される。また、
塗膜表面は凹凸が適度に生じ、本発明の目的でもあるIT
Oとの接触が良好となるものである。
図に本発明の実施例による半導体素子用バンプを示
す、感光性樹脂組成物と導電性粉体からなる導電性樹脂
組成物は半導体素子が形成されたシリコンウエハー４上
へ全面コーティングし、その厚みが５μｍ以上になるよ
う粘度やコーティング条件を決める。厚みが５μｍ以下
になるような条件を選ぶとバンプ１表面の凹凸ａが小さ
くなることと、ITO上へ熱圧着したときの垂直方向の歪
量が少なく信頼性面で不安定となっている。５μｍ以上
であれば上記問題はなく安定した接続が得られる。また
厚みの上限としては30μｍまでが好ましく、これ以上に
なると垂直方向の抵抗値が高くなり、実装後の電圧損失
が大きく実用的でない。一方、バンプ表面の凹凸ａは１
μｍ以上が好ましく、これ以下になると、熱圧着時に１
個のLSIチップ内のバンプ高さのばらつきを吸収するこ
とができず、接続不良のバンプが生ずる。凹凸ａの上限
は特になく、バンプ厚みまでの凹凸ａでも接続は可能で
あるが、実用上、１μｍ前後が好ましい結果となる。
す、感光性樹脂組成物と導電性粉体からなる導電性樹脂
組成物は半導体素子が形成されたシリコンウエハー４上
へ全面コーティングし、その厚みが５μｍ以上になるよ
う粘度やコーティング条件を決める。厚みが５μｍ以下
になるような条件を選ぶとバンプ１表面の凹凸ａが小さ
くなることと、ITO上へ熱圧着したときの垂直方向の歪
量が少なく信頼性面で不安定となっている。５μｍ以上
であれば上記問題はなく安定した接続が得られる。また
厚みの上限としては30μｍまでが好ましく、これ以上に
なると垂直方向の抵抗値が高くなり、実装後の電圧損失
が大きく実用的でない。一方、バンプ表面の凹凸ａは１
μｍ以上が好ましく、これ以下になると、熱圧着時に１
個のLSIチップ内のバンプ高さのばらつきを吸収するこ
とができず、接続不良のバンプが生ずる。凹凸ａの上限
は特になく、バンプ厚みまでの凹凸ａでも接続は可能で
あるが、実用上、１μｍ前後が好ましい結果となる。
次に本発明により形成されたバンプ付きLSIチップをI
TO上へメタライズすることなく実装する方法について述
べる。これまで一般に用いられている方法は例えば合成
樹脂（熱可塑性樹脂またはＢステージとなり得る熱硬化
性樹脂）中に導電性粉体を均一に分散させ、シート状に
した、いわゆる異方導電性接着剤（水平方向に絶縁性を
示し、垂直方向に導電性を示す）をITO上あるいはLSIチ
ップ上へ仮止めし、LSIチップの裏面から加圧，加熱す
ることによりバンプとITO間に導電性粉体の粒子が挾み
込まれ垂直方向に導通する。前記合成樹脂は冷却すると
固着または硬化によりガラス上へLSIチップが強固に接
続される。本発明によるバンプを使用すれば前述のよう
な異方導電性接着剤を使用しなくとも接続は可能であ
る。すなわち絶縁性樹脂であっても熱圧着時にバンプと
ITO間に介在する極く薄い絶縁被膜をLSIチップ上のバン
プ表面の凸部によって突き破り、凸部で電気的接触，凹
部に介在する樹脂により固着が十分おこなわれることに
よって、ITOと直接信頼性の高い接続がとれる。バンプ
表面に凹凸がなく平滑な場合は絶縁被膜が間に介在する
ことにより導通不良となる。
TO上へメタライズすることなく実装する方法について述
べる。これまで一般に用いられている方法は例えば合成
樹脂（熱可塑性樹脂またはＢステージとなり得る熱硬化
性樹脂）中に導電性粉体を均一に分散させ、シート状に
した、いわゆる異方導電性接着剤（水平方向に絶縁性を
示し、垂直方向に導電性を示す）をITO上あるいはLSIチ
ップ上へ仮止めし、LSIチップの裏面から加圧，加熱す
ることによりバンプとITO間に導電性粉体の粒子が挾み
込まれ垂直方向に導通する。前記合成樹脂は冷却すると
固着または硬化によりガラス上へLSIチップが強固に接
続される。本発明によるバンプを使用すれば前述のよう
な異方導電性接着剤を使用しなくとも接続は可能であ
る。すなわち絶縁性樹脂であっても熱圧着時にバンプと
ITO間に介在する極く薄い絶縁被膜をLSIチップ上のバン
プ表面の凸部によって突き破り、凸部で電気的接触，凹
部に介在する樹脂により固着が十分おこなわれることに
よって、ITOと直接信頼性の高い接続がとれる。バンプ
表面に凹凸がなく平滑な場合は絶縁被膜が間に介在する
ことにより導通不良となる。
表１に本発明による導電性樹脂組成物の配合を示す。
各実施例の組成物はセラミック三本ロール機により混練
し均質な塗料とした。これら各塗料をシリコンウエハー
上へスピンナーにより大体５μm,10μm,30μｍの厚みに
なるよう塗布した。アルミパッドは100μｍ角のものを
使用し、塗布面積がアルミパッド面積より大きくなるよ
うマスクを設計、使用した。全面コーティングされたウ
エハー上へ上記マスクを位置合せし紫外光により露光，
現像しバンプを得た。さらにウエハーはチップの所定寸
法にダイシングしバンプ付きLSIチップを得た。このLSI
チップを異方導電性接着剤（（株）スリーボンド製TB−
3370）を用い、ITO上へ位置合せし熱圧着した。熱圧着
はLSIチップ裏面よりほぼチップサイズと同一の加熱ツ
ールにより180℃,10秒,15kg/cm2の条件で圧着した。そ
れぞれの実施例で１チップ100パッドのものを10チップ
実施し、そのときの接続不良（電気的オープン）数を表
２に示す。
各実施例の組成物はセラミック三本ロール機により混練
し均質な塗料とした。これら各塗料をシリコンウエハー
上へスピンナーにより大体５μm,10μm,30μｍの厚みに
なるよう塗布した。アルミパッドは100μｍ角のものを
使用し、塗布面積がアルミパッド面積より大きくなるよ
うマスクを設計、使用した。全面コーティングされたウ
エハー上へ上記マスクを位置合せし紫外光により露光，
現像しバンプを得た。さらにウエハーはチップの所定寸
法にダイシングしバンプ付きLSIチップを得た。このLSI
チップを異方導電性接着剤（（株）スリーボンド製TB−
3370）を用い、ITO上へ位置合せし熱圧着した。熱圧着
はLSIチップ裏面よりほぼチップサイズと同一の加熱ツ
ールにより180℃,10秒,15kg/cm2の条件で圧着した。そ
れぞれの実施例で１チップ100パッドのものを10チップ
実施し、そのときの接続不良（電気的オープン）数を表
２に示す。
比較例１として、バンプ厚み３μｍとし、表面が平滑
（凹凸は0.3μｍ）なものを上記と同様に熱圧着した。
また比較例２としてバンプにAuを使用しその厚みが15μ
ｍで表面粗さ0.2μｍのものを同様に圧着した。その結
果を表２に示す。
（凹凸は0.3μｍ）なものを上記と同様に熱圧着した。
また比較例２としてバンプにAuを使用しその厚みが15μ
ｍで表面粗さ0.2μｍのものを同様に圧着した。その結
果を表２に示す。
さらに、実施例５および６に示したLSIチップを実際
の液晶表示パネルの引出し電極へ前述の異方導電性接着
剤を用い接続し、液晶表示パネルを動作させ、完全動作
することを確認した。
の液晶表示パネルの引出し電極へ前述の異方導電性接着
剤を用い接続し、液晶表示パネルを動作させ、完全動作
することを確認した。
発明の効果 以上のように本発明による半導体素子用バンプは従来
の半田バンプのように蒸着、メッキ、エッチングなどの
複雑なプロセスと設備を必要とせず単なるフォトリソ工
程のみで形成できる。また、本発明により得たバンプと
その実装方法は有機材料が構造体となっているため、熱
ストレスなどによるガラスとシリコンの熱膨張係数の差
を吸収できるため、半田バンプのようなクラックの発生
はない。さらにバンプ表面の凹凸により、熱圧着時に確
実な接続ができ複数個を同一パネル上へ実装する大型の
液晶表示パネルに対し、非常に大きな特徴を有するもの
である。しかも、もし実装不良となった場合でも局部的
に加熱することにより簡単に取外すことができ、再度圧
着するという部分的補修が可能となり高価な液晶表示パ
ネルを廃業することなく使用でき、製造上の効果大であ
る。
の半田バンプのように蒸着、メッキ、エッチングなどの
複雑なプロセスと設備を必要とせず単なるフォトリソ工
程のみで形成できる。また、本発明により得たバンプと
その実装方法は有機材料が構造体となっているため、熱
ストレスなどによるガラスとシリコンの熱膨張係数の差
を吸収できるため、半田バンプのようなクラックの発生
はない。さらにバンプ表面の凹凸により、熱圧着時に確
実な接続ができ複数個を同一パネル上へ実装する大型の
液晶表示パネルに対し、非常に大きな特徴を有するもの
である。しかも、もし実装不良となった場合でも局部的
に加熱することにより簡単に取外すことができ、再度圧
着するという部分的補修が可能となり高価な液晶表示パ
ネルを廃業することなく使用でき、製造上の効果大であ
る。
図は本発明の実施例を示す断面図である。 １……バンプ、２……アルミパッド、３……絶縁膜、４
……シリコンウエハー。
……シリコンウエハー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 信正 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−104142（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体素子のアルミパッド上のバンプが、
感光性樹脂と導電性粉体からなる導電性樹脂組成物から
なり、厚み５μｍ以上で表面の凹凸が１μｍ以上である
ことを特徴とする半導体素子用バンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62119421A JPH0815154B2 (ja) | 1987-05-15 | 1987-05-15 | 半導体素子用バンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62119421A JPH0815154B2 (ja) | 1987-05-15 | 1987-05-15 | 半導体素子用バンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283144A JPS63283144A (ja) | 1988-11-21 |
| JPH0815154B2 true JPH0815154B2 (ja) | 1996-02-14 |
Family
ID=14761041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62119421A Expired - Fee Related JPH0815154B2 (ja) | 1987-05-15 | 1987-05-15 | 半導体素子用バンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815154B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| JPWO2005045919A1 (ja) * | 2003-11-11 | 2007-05-24 | 東レエンジニアリング株式会社 | 非接触ｉｄカード及びその製造方法 |
-
1987
- 1987-05-15 JP JP62119421A patent/JPH0815154B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63283144A (ja) | 1988-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071787A (en) | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same | |
| CN100511661C (zh) | 带有弹性导电凸块的微电子元件及其制造方法和应用 | |
| JPH0128502B2 (ja) | ||
| JPH10209210A (ja) | 半導体装置及びその製造方法並びにその検査方法 | |
| JPH0432541B2 (ja) | ||
| JPH04137630A (ja) | 半導体装置 | |
| JPH0815154B2 (ja) | 半導体素子用バンプ | |
| JP2538605B2 (ja) | 電子部品の製造方法 | |
| JPH079906B2 (ja) | 半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| KR100310037B1 (ko) | 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 | |
| JPS62244143A (ja) | 半導体素子の電気的接続方法 | |
| JPS63181450A (ja) | 半導体素子用バンプ及びその製造方法 | |
| JPS5852864A (ja) | 半導体集積回路装置 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JPH0433348A (ja) | 半導体装置 | |
| JPS61158163A (ja) | バンプの形成方法 | |
| JP3895020B2 (ja) | 導電性バンプの形成方法 | |
| JPS626652B2 (ja) | ||
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JP2833180B2 (ja) | 半導体装置 | |
| JP2681931B2 (ja) | 半導体素子 | |
| JPH0481193B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |