JPH0815853A - 集積回路製造用フォトマスク - Google Patents
集積回路製造用フォトマスクInfo
- Publication number
- JPH0815853A JPH0815853A JP6144397A JP14439794A JPH0815853A JP H0815853 A JPH0815853 A JP H0815853A JP 6144397 A JP6144397 A JP 6144397A JP 14439794 A JP14439794 A JP 14439794A JP H0815853 A JPH0815853 A JP H0815853A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- short side
- photomask
- long side
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【構成】 露光装置の露光波長で解像されない長さの短
辺9を有する補助パタ−ン3及び同様の短辺10を有す
る補助パタ−ン4が、回折光で露光解像し得る幅の分離
幅30を介してそれぞれ主パタ−ン2の短辺5及び短辺
6と対向する位置に配置されているマスクパタ−ン1が
形成された集積回路製造用フォトマスク。 【効果】 長辺と短辺の比が大きくとも(該比が2以上
あっても)、マスクパタ−ン1を通過する露光光の適正
化が図られ、長辺、短辺とも設計通りであるレジストパ
タ−ン15を形成することができる。
辺9を有する補助パタ−ン3及び同様の短辺10を有す
る補助パタ−ン4が、回折光で露光解像し得る幅の分離
幅30を介してそれぞれ主パタ−ン2の短辺5及び短辺
6と対向する位置に配置されているマスクパタ−ン1が
形成された集積回路製造用フォトマスク。 【効果】 長辺と短辺の比が大きくとも(該比が2以上
あっても)、マスクパタ−ン1を通過する露光光の適正
化が図られ、長辺、短辺とも設計通りであるレジストパ
タ−ン15を形成することができる。
Description
【0001】
【産業上の利用分野】本発明は半導体装置におけるコン
タクトホールの形成に使用される集積回路製造用フォト
マスクに関する。
タクトホールの形成に使用される集積回路製造用フォト
マスクに関する。
【0002】
【従来の技術】半導体集積回路の製造において、半導体
基板表面の絶縁膜としてのSiO2 膜にコンタクトホー
ルを形成する場合は、従来からフォトリソグラフィ技術
とエッチング技術とが採用されている。フォトリソグラ
フィ技術はレジストにマスクのパターンを転写する工程
で用いられ、エッチング技術はパターン形成されたレジ
ストをマスクとしてSiO2 膜を加工する工程で用いら
れる。
基板表面の絶縁膜としてのSiO2 膜にコンタクトホー
ルを形成する場合は、従来からフォトリソグラフィ技術
とエッチング技術とが採用されている。フォトリソグラ
フィ技術はレジストにマスクのパターンを転写する工程
で用いられ、エッチング技術はパターン形成されたレジ
ストをマスクとしてSiO2 膜を加工する工程で用いら
れる。
【0003】コンタクトホールを形成するための一般的
なフォトリソグラフィ・エッチング工程を図5に基づい
て説明する。まず、Si基板41上にSiO2 膜42を
形成し、次いでSiO2 膜42上に感光性高分子から成
るレジスト43を塗布し、この後プリベークを行なって
レジスト43中に含まれている有機溶剤を除去する(図
5(a))。次に、マスクパターン44を露光によって
レジスト43上に転写し(図5(b))、その後レジス
ト43を現像してマスクパターン44に対応するレジス
トパターン43aを形成する。その後、ポストベークを
行なってレジストパタ−ン43a中に含まれている水分
を飛ばしてレジストパタ−ン43aを硬化させ、SiO
2 膜42との密着性を高める(図5(c))。さらに、
このレジストパタ−ン43aをマスクとしてSiO2 膜
42にエッチング処理を施し、コンタクトホール45を
形成する(図5(d))。次に、不要となったレジスト
パタ−ン43aを除去する(図5(e))。以上のよう
に一般的なフォトリソグラフィ・エッチング工程は、図
5(a)〜図5(e)で示した5つの主な工程を含んで
構成されている。
なフォトリソグラフィ・エッチング工程を図5に基づい
て説明する。まず、Si基板41上にSiO2 膜42を
形成し、次いでSiO2 膜42上に感光性高分子から成
るレジスト43を塗布し、この後プリベークを行なって
レジスト43中に含まれている有機溶剤を除去する(図
5(a))。次に、マスクパターン44を露光によって
レジスト43上に転写し(図5(b))、その後レジス
ト43を現像してマスクパターン44に対応するレジス
トパターン43aを形成する。その後、ポストベークを
行なってレジストパタ−ン43a中に含まれている水分
を飛ばしてレジストパタ−ン43aを硬化させ、SiO
2 膜42との密着性を高める(図5(c))。さらに、
このレジストパタ−ン43aをマスクとしてSiO2 膜
42にエッチング処理を施し、コンタクトホール45を
形成する(図5(d))。次に、不要となったレジスト
パタ−ン43aを除去する(図5(e))。以上のよう
に一般的なフォトリソグラフィ・エッチング工程は、図
5(a)〜図5(e)で示した5つの主な工程を含んで
構成されている。
【0004】コンタクトホール45を形成する場合、マ
スクパターン44における光透過面積が小さいので(マ
スクパターン44を透過する光量が少ないので)、マス
クパターン44のパタ−ンを正確にレジスト43上に転
写させるのは容易でない。コンタクトホールの中でも、
とりわけ、異方性コンタクトホールを形成する場合、マ
スクパタ−ン44を透過した後の光強度分布が不均一に
なるので、マスクパタ−ン44の設計通りにコンタクト
ホ−ル45を開口するのは困難である。そのような現状
を踏まえてコンタクトホ−ルについては、コンタクト抵
抗が上がって駆動能力を若干犠牲にしても、LSI設計
時に等方性コンタクトホールに統一する方法が一般的に
採用されている。
スクパターン44における光透過面積が小さいので(マ
スクパターン44を透過する光量が少ないので)、マス
クパターン44のパタ−ンを正確にレジスト43上に転
写させるのは容易でない。コンタクトホールの中でも、
とりわけ、異方性コンタクトホールを形成する場合、マ
スクパタ−ン44を透過した後の光強度分布が不均一に
なるので、マスクパタ−ン44の設計通りにコンタクト
ホ−ル45を開口するのは困難である。そのような現状
を踏まえてコンタクトホ−ルについては、コンタクト抵
抗が上がって駆動能力を若干犠牲にしても、LSI設計
時に等方性コンタクトホールに統一する方法が一般的に
採用されている。
【0005】一方、CMOS集積回路における動作速度
を向上させることを目的として、近年、CMOSと同一
基板上にバイポ−ラ素子を形成するBiCMOS技術が
開発され採用されている。BiCMOSにあってはコン
タクト抵抗の値によって駆動能力が大きな影響を受ける
ので、ベース及びエミッタパターンに異方性コンタクト
ホールを採用しようとする要求が強い。しかし該異方性
コンタクトホールは、通常、長辺と短辺との比が3〜4
ある場合が多いので、マスクパターンが微細になるにつ
れて設計通りにコンタクトホ−ルを開口させるのは非常
に難しくなっている。
を向上させることを目的として、近年、CMOSと同一
基板上にバイポ−ラ素子を形成するBiCMOS技術が
開発され採用されている。BiCMOSにあってはコン
タクト抵抗の値によって駆動能力が大きな影響を受ける
ので、ベース及びエミッタパターンに異方性コンタクト
ホールを採用しようとする要求が強い。しかし該異方性
コンタクトホールは、通常、長辺と短辺との比が3〜4
ある場合が多いので、マスクパターンが微細になるにつ
れて設計通りにコンタクトホ−ルを開口させるのは非常
に難しくなっている。
【0006】
【発明が解決しようとする課題】図6(a)及び図7
(a)に、短辺が0.6μmで長辺が1.8μmの異方
性コンタクトホールを形成するための従来のマスクパタ
ーン例を示す。図6(a)に示したマスクパタ−ン21
は短辺21aが0.6μmで長辺21bが1.8μmの
長方形形状をしており、図7(a)に示したマスクパタ
−ン23は短辺が0.6μm、長辺が1.2μmの長方
形形状をしたパタ−ンの短辺側にそれぞれ補助パタ−ン
23a、補助パタ−ン23bが連設された形状をしてい
る。
(a)に、短辺が0.6μmで長辺が1.8μmの異方
性コンタクトホールを形成するための従来のマスクパタ
ーン例を示す。図6(a)に示したマスクパタ−ン21
は短辺21aが0.6μmで長辺21bが1.8μmの
長方形形状をしており、図7(a)に示したマスクパタ
−ン23は短辺が0.6μm、長辺が1.2μmの長方
形形状をしたパタ−ンの短辺側にそれぞれ補助パタ−ン
23a、補助パタ−ン23bが連設された形状をしてい
る。
【0007】図6(a)に示したマスクパタ−ン21を
用いてフォトリソグラフィ工程を行った後に、レジスト
上に形成されるパターンの一例を図6(b)に示す。図
6(b)におけるレジストパタ−ン24は、マスクパタ
−ン21の短辺21aが設計通りに開口される露光条件
でフォトリソグラフィ工程を行った場合に形成されるレ
ジストパタ−ンを示したものである。前記露光条件でフ
ォトリソグラフィ工程を行なうと、図中に示したよう
に、長辺21b側がレジストパタ−ン24では1.43
μmとなり、設計値より小さくなる。
用いてフォトリソグラフィ工程を行った後に、レジスト
上に形成されるパターンの一例を図6(b)に示す。図
6(b)におけるレジストパタ−ン24は、マスクパタ
−ン21の短辺21aが設計通りに開口される露光条件
でフォトリソグラフィ工程を行った場合に形成されるレ
ジストパタ−ンを示したものである。前記露光条件でフ
ォトリソグラフィ工程を行なうと、図中に示したよう
に、長辺21b側がレジストパタ−ン24では1.43
μmとなり、設計値より小さくなる。
【0008】図8に短辺21aを0.6μmに固定して
長辺21bを0.6μm〜2.4μmに変化させてフォ
トリソグラフィ工程を行った後に形成されるレジストパ
ターンの実測結果を示す。縦軸に短辺21a及び長辺2
1bの設計値(マスクパタ−ン値)から実測値(レジス
トパタ−ン値)を引いた値をとり、横軸に長辺21bの
設計値をとっており、黒丸で示したグラフは短辺の場合
を示し、白丸で示したグラフは長辺の場合を示してい
る。図8に示したグラフからわかるように、長辺21b
の設計値が大きくなるにつれて、設計通りにレジストパ
タ−ンを開口するのが難しくなっている。言い換えれ
ば、マスクパタ−ン21における長辺21bと短辺21
aとの比が大きくなるにつれて長辺21b側が露光不足
気味となり、レジストパタ−ンにおける長辺側の値が設
計値より小さくなっている。このことは、露光量及び露
光時間等の露光条件が短辺21aをレジスト上に転写さ
せるための露光条件に設定されていることによる。この
場合、上記したように長辺21b側が露光不足になる。
それでは逆に露光条件を長辺21bを精確に転写させる
ことができる条件に設定すれば良いかというと、そうも
いかない。露光条件を長辺21b側に合わせた露光条件
にすると、今度は短辺21a側が露光オーバーとなり、
設計値より大きくなってしまう。そうすると、形成され
たコンタクトホ−ルと該コンタクトホールを覆う配線パ
ッドとの距離が当初設定された値より小さくなってしま
う。このことはLSIの不良を発生させる一要因にな
る。
長辺21bを0.6μm〜2.4μmに変化させてフォ
トリソグラフィ工程を行った後に形成されるレジストパ
ターンの実測結果を示す。縦軸に短辺21a及び長辺2
1bの設計値(マスクパタ−ン値)から実測値(レジス
トパタ−ン値)を引いた値をとり、横軸に長辺21bの
設計値をとっており、黒丸で示したグラフは短辺の場合
を示し、白丸で示したグラフは長辺の場合を示してい
る。図8に示したグラフからわかるように、長辺21b
の設計値が大きくなるにつれて、設計通りにレジストパ
タ−ンを開口するのが難しくなっている。言い換えれ
ば、マスクパタ−ン21における長辺21bと短辺21
aとの比が大きくなるにつれて長辺21b側が露光不足
気味となり、レジストパタ−ンにおける長辺側の値が設
計値より小さくなっている。このことは、露光量及び露
光時間等の露光条件が短辺21aをレジスト上に転写さ
せるための露光条件に設定されていることによる。この
場合、上記したように長辺21b側が露光不足になる。
それでは逆に露光条件を長辺21bを精確に転写させる
ことができる条件に設定すれば良いかというと、そうも
いかない。露光条件を長辺21b側に合わせた露光条件
にすると、今度は短辺21a側が露光オーバーとなり、
設計値より大きくなってしまう。そうすると、形成され
たコンタクトホ−ルと該コンタクトホールを覆う配線パ
ッドとの距離が当初設定された値より小さくなってしま
う。このことはLSIの不良を発生させる一要因にな
る。
【0009】また、図7(a)に示した補助パターン2
3a及び補助パタ−ン23bを備えたマスクパタ−ン2
3の場合には、図7(b)に示したように露光後におい
て補助パターン23a及び補助パタ−ン23bの箇所が
大きく解像され、歪を持つレジストパターン26が形成
されてしまう。
3a及び補助パタ−ン23bを備えたマスクパタ−ン2
3の場合には、図7(b)に示したように露光後におい
て補助パターン23a及び補助パタ−ン23bの箇所が
大きく解像され、歪を持つレジストパターン26が形成
されてしまう。
【0010】本発明は上記課題に鑑みなされたものであ
り、長辺と短辺との比が大きい場合でも設計された通り
の長辺値及び短辺値を有するレジストパタ−ンを形成す
ることができ、異方性コンタクトホールを設計通りに形
成することができる集積回路製造用フォトマスクを提供
することを目的としている。
り、長辺と短辺との比が大きい場合でも設計された通り
の長辺値及び短辺値を有するレジストパタ−ンを形成す
ることができ、異方性コンタクトホールを設計通りに形
成することができる集積回路製造用フォトマスクを提供
することを目的としている。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る集積回路製造用フォトマスクは、矩形の
主パタ−ンと、短辺が露光波長では解像しない長さを有
し、長辺が前記主パタ−ンの短辺より大きい長さを有す
る矩形の補助パタ−ンとを備え、該補助パタ−ンが前記
主パタ−ンに対して回折光で露光解像し得る幅の分離幅
を介し、その長辺が前記主パタ−ンの各短辺と対向する
ように配置されていることを特徴としている。
に本発明に係る集積回路製造用フォトマスクは、矩形の
主パタ−ンと、短辺が露光波長では解像しない長さを有
し、長辺が前記主パタ−ンの短辺より大きい長さを有す
る矩形の補助パタ−ンとを備え、該補助パタ−ンが前記
主パタ−ンに対して回折光で露光解像し得る幅の分離幅
を介し、その長辺が前記主パタ−ンの各短辺と対向する
ように配置されていることを特徴としている。
【0012】また本発明に係る集積回路製造用フォトマ
スクは、上記集積回路製造用フォトマスクにおいて、前
記補助パタ−ンにおける長辺が前記主パタ−ンの短辺よ
りも片側で0.10〜0.15μm大きい長さを有し、
前記補助パタ−ンの短辺が0.25〜0.40μmの長
さを有していることを特徴としている。
スクは、上記集積回路製造用フォトマスクにおいて、前
記補助パタ−ンにおける長辺が前記主パタ−ンの短辺よ
りも片側で0.10〜0.15μm大きい長さを有し、
前記補助パタ−ンの短辺が0.25〜0.40μmの長
さを有していることを特徴としている。
【0013】
【作用】上記構成に係る集積回路製造用フォトマスクを
用いてフォトリソグラフィ工程を行なえば、長辺と短辺
の比が大きい(長辺と短辺との比が2以上ある)異方性
コンタクトホールを設計通りに形成することが可能であ
る。このことを図3及び図4に基づいて説明する。図3
は後述する実施例1に係るマスクパタ−ンを介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図である。図4(a)は図6
(a)に示した従来のマスクパタ−ン21を介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図であり、図4(b)は図7
(a)に示した従来のマスクパタ−ン23を介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図である。
用いてフォトリソグラフィ工程を行なえば、長辺と短辺
の比が大きい(長辺と短辺との比が2以上ある)異方性
コンタクトホールを設計通りに形成することが可能であ
る。このことを図3及び図4に基づいて説明する。図3
は後述する実施例1に係るマスクパタ−ンを介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図である。図4(a)は図6
(a)に示した従来のマスクパタ−ン21を介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図であり、図4(b)は図7
(a)に示した従来のマスクパタ−ン23を介して露光
した場合のフォトレジスト上における光強度分布のシュ
ミレ−ション結果を示した図である。
【0014】図6(a)及び図7(a)に示した従来の
マスクパタ−ンの場合、短辺側に移行するにつれて光強
度を示す等高線がマスク形状に対して忠実性がなくな
り、特にコ−ナ−部における光強度が劣化している。ま
た、図7(a)に示した従来の補助パターン23a、補
助パタ−ン23bを備えたマスクパタ−ン23の場合、
補助パターン23a及び補助パタ−ン23bの箇所で光
強度が大きくなっており、この状態で現像するとフォト
レジスト上に図7(b)に示したような歪んだ形のレジ
ストパタ−ン26が形成されてしまう。
マスクパタ−ンの場合、短辺側に移行するにつれて光強
度を示す等高線がマスク形状に対して忠実性がなくな
り、特にコ−ナ−部における光強度が劣化している。ま
た、図7(a)に示した従来の補助パターン23a、補
助パタ−ン23bを備えたマスクパタ−ン23の場合、
補助パターン23a及び補助パタ−ン23bの箇所で光
強度が大きくなっており、この状態で現像するとフォト
レジスト上に図7(b)に示したような歪んだ形のレジ
ストパタ−ン26が形成されてしまう。
【0015】しかし、上記構成に係る本発明の集積回路
製造用フォトマスクにあっては、補助パタ−ンと主パタ
−ンとが回折光で露光解像し得る幅の分離幅を介して分
離されているので、前記主パターンから前記補助パター
ンへの回折光の寄与が薄れ、図3に示したように等高線
の傾斜が緩和されマスク形状に対して忠実性が増加して
いる。また、コーナー部で光強度が劣化していない。こ
の状態で現像すると、出来上りの長辺サイズが設計値通
りのレジストパタ−ンを形成することが可能である。
製造用フォトマスクにあっては、補助パタ−ンと主パタ
−ンとが回折光で露光解像し得る幅の分離幅を介して分
離されているので、前記主パターンから前記補助パター
ンへの回折光の寄与が薄れ、図3に示したように等高線
の傾斜が緩和されマスク形状に対して忠実性が増加して
いる。また、コーナー部で光強度が劣化していない。こ
の状態で現像すると、出来上りの長辺サイズが設計値通
りのレジストパタ−ンを形成することが可能である。
【0016】
【実施例】以下、本発明に係る集積回路製造用フォトマ
スクの実施例を図面に基づいて説明する。図1(a)は
実施例1に係る集積回路製造用フォトマスク(マスクパ
タ−ン)を概略的に示した平面図である。図1(a)に
おいて1は短辺0.6μm、長辺1.8μmの異方性コ
ンタクトホールを形成するためのマスクパタ−ンを示し
ている。マスクパタ−ン1は長辺が1.2μmで短辺5
及び短辺6が0.6μmである矩形の主パターン2と、
矩形の補助パターン3と、矩形の補助パタ−ン4等とで
構成されている。補助パターン3は、長辺7が回折光で
露光解像し得る幅の分離幅30を介して主パタ−ン2の
短辺5に対向する位置に配置されており、補助パターン
4は、長辺8が回折光で露光解像し得る幅の分離幅30
を介して主パタ−ン2の短辺6に対向する位置に配置さ
れている。分離幅30は大きく設定すると主パタ−ン2
と補助パタ−ン3及び補助パタ−ン4とからの回折光で
解像されずに現像後にレジストが残存する可能性がある
ので、該可能性を避けるために0.025μm〜0.1
0μmの範囲に設定するのが好ましい。実施例1の場
合、分離幅30は0.05μmに設定されている。
スクの実施例を図面に基づいて説明する。図1(a)は
実施例1に係る集積回路製造用フォトマスク(マスクパ
タ−ン)を概略的に示した平面図である。図1(a)に
おいて1は短辺0.6μm、長辺1.8μmの異方性コ
ンタクトホールを形成するためのマスクパタ−ンを示し
ている。マスクパタ−ン1は長辺が1.2μmで短辺5
及び短辺6が0.6μmである矩形の主パターン2と、
矩形の補助パターン3と、矩形の補助パタ−ン4等とで
構成されている。補助パターン3は、長辺7が回折光で
露光解像し得る幅の分離幅30を介して主パタ−ン2の
短辺5に対向する位置に配置されており、補助パターン
4は、長辺8が回折光で露光解像し得る幅の分離幅30
を介して主パタ−ン2の短辺6に対向する位置に配置さ
れている。分離幅30は大きく設定すると主パタ−ン2
と補助パタ−ン3及び補助パタ−ン4とからの回折光で
解像されずに現像後にレジストが残存する可能性がある
ので、該可能性を避けるために0.025μm〜0.1
0μmの範囲に設定するのが好ましい。実施例1の場
合、分離幅30は0.05μmに設定されている。
【0017】補助パタ−ン3の短辺9及び補助パタ−ン
4の短辺10は、いずれも露光装置の露光波長(365
nm〜436nm)では解像しない値である0.3μm
に設定されている(前記露光波長の場合、0.25μm
〜0.40μmの範囲内で設定するのが好ましい)。補
助パタ−ン3の長辺7及び補助パタ−ン4の長辺8は主
パターン2の短辺5及び短辺6よりも長く設定されてお
り、補助パターン3及び補助パタ−ン4の両端部は、長
手方向に主パターン2の外側に突出している。該突出部
分の長さは、形成されるコンタクトホ−ルが歪んだ形状
とならないように0.1μm〜0.15μmの範囲に設
定することが望ましい。なお、主パターン2の長辺の長
さ(1.2μm)は出来上り予定の長辺値(1.8μ
m)から補助パターン3の短辺9及び補助パタ−ン4の
短辺10の長さ(2×0.3μm)を差し引いたもので
ある。
4の短辺10は、いずれも露光装置の露光波長(365
nm〜436nm)では解像しない値である0.3μm
に設定されている(前記露光波長の場合、0.25μm
〜0.40μmの範囲内で設定するのが好ましい)。補
助パタ−ン3の長辺7及び補助パタ−ン4の長辺8は主
パターン2の短辺5及び短辺6よりも長く設定されてお
り、補助パターン3及び補助パタ−ン4の両端部は、長
手方向に主パターン2の外側に突出している。該突出部
分の長さは、形成されるコンタクトホ−ルが歪んだ形状
とならないように0.1μm〜0.15μmの範囲に設
定することが望ましい。なお、主パターン2の長辺の長
さ(1.2μm)は出来上り予定の長辺値(1.8μ
m)から補助パターン3の短辺9及び補助パタ−ン4の
短辺10の長さ(2×0.3μm)を差し引いたもので
ある。
【0018】図2(a)は実施例2に係る集積回路製造
用フォトマスクを概略的に示した平面図であり、短辺が
0.6μmで長辺が2.4μmの異方性コンタクトホー
ルを形成するためのマスクパターン11を示した図であ
る。マスクパターン11の構成が図1(a)に示したマ
スクパタ−ン1の構成と異なっているのは、マスクパタ
−ン1における主パタ−ン2がマスクパタ−ン11では
主パタ−ン12となり、短辺5が短辺13となり、短辺
6が短辺14となり、主パタ−ン12における長辺の長
さが1.2μmから1.8μmとなっているのみであ
る。その他の構成は同じである。主パターン12におけ
る長辺の長さ(1.8μm)は、実施例1における主パ
タ−ン1の場合と同様に、出来上り予定の長辺値(2.
4μm)から補助パターン3の短辺9及び補助パタ−ン
4の短辺10の長さ(2×0.3μm)を差し引いた値
に設定されている。
用フォトマスクを概略的に示した平面図であり、短辺が
0.6μmで長辺が2.4μmの異方性コンタクトホー
ルを形成するためのマスクパターン11を示した図であ
る。マスクパターン11の構成が図1(a)に示したマ
スクパタ−ン1の構成と異なっているのは、マスクパタ
−ン1における主パタ−ン2がマスクパタ−ン11では
主パタ−ン12となり、短辺5が短辺13となり、短辺
6が短辺14となり、主パタ−ン12における長辺の長
さが1.2μmから1.8μmとなっているのみであ
る。その他の構成は同じである。主パターン12におけ
る長辺の長さ(1.8μm)は、実施例1における主パ
タ−ン1の場合と同様に、出来上り予定の長辺値(2.
4μm)から補助パターン3の短辺9及び補助パタ−ン
4の短辺10の長さ(2×0.3μm)を差し引いた値
に設定されている。
【0019】上記した実施例1に係るマスクパタ−ン1
が形成された集積回路製造用フォトマスク又は実施例2
に係るマスクパタ−ン11が形成された集積回路製造用
フォトマスクを用いて「従来技術」の欄で説明したプロ
セスにしたがってフォトリソグラフィ工程を行うと、図
1(b)に示したレジストパタ−ン15又は図2(b)
に示したレジストパタ−ン16、すなわち長辺及び短辺
が設計通りの値を有しているレジストパタ−ンを形成す
ることができる。そして次に、レジストパタ−ン15又
はレジストパタ−ン16を介し、「従来技術」の欄で説
明したプロセスにしたがってエッチング工程を施せば、
設計値通りの異方性コンタクトホ−ルを形成することが
できる。このようにマスクパタ−ン1又はマスクパタ−
ン11を用いれば、長辺と短辺の比が2以上あっても、
歪んだ形状となることもなく、かつ予め設計された通り
の長辺値と短辺値とを有するレジストパタ−ン15又は
レジストパタ−ン16を形成することができ、該レジス
トパタ−ン15又はレジストパタ−ン16に基づいて設
計通りの異方性コンタクトホ−ルを形成することができ
る。
が形成された集積回路製造用フォトマスク又は実施例2
に係るマスクパタ−ン11が形成された集積回路製造用
フォトマスクを用いて「従来技術」の欄で説明したプロ
セスにしたがってフォトリソグラフィ工程を行うと、図
1(b)に示したレジストパタ−ン15又は図2(b)
に示したレジストパタ−ン16、すなわち長辺及び短辺
が設計通りの値を有しているレジストパタ−ンを形成す
ることができる。そして次に、レジストパタ−ン15又
はレジストパタ−ン16を介し、「従来技術」の欄で説
明したプロセスにしたがってエッチング工程を施せば、
設計値通りの異方性コンタクトホ−ルを形成することが
できる。このようにマスクパタ−ン1又はマスクパタ−
ン11を用いれば、長辺と短辺の比が2以上あっても、
歪んだ形状となることもなく、かつ予め設計された通り
の長辺値と短辺値とを有するレジストパタ−ン15又は
レジストパタ−ン16を形成することができ、該レジス
トパタ−ン15又はレジストパタ−ン16に基づいて設
計通りの異方性コンタクトホ−ルを形成することができ
る。
【0020】
【発明の効果】以上詳述したように本発明に係る集積回
路製造用フォトマスクを用いてフォトリソグラフィ工程
及びエッチング工程を行えば、例え、長辺と短辺との比
が大きくとも(該比が2以上あっても)設計通りの長辺
値と短辺値とを有する異方性コンタクトホールを形成す
ることができる。このことは、LSIの製造工程におけ
る信頼性を向上させ、歩留まりを向上させることに繋が
る。
路製造用フォトマスクを用いてフォトリソグラフィ工程
及びエッチング工程を行えば、例え、長辺と短辺との比
が大きくとも(該比が2以上あっても)設計通りの長辺
値と短辺値とを有する異方性コンタクトホールを形成す
ることができる。このことは、LSIの製造工程におけ
る信頼性を向上させ、歩留まりを向上させることに繋が
る。
【図1】(a)図は本発明の実施例1に係る集積回路製
造用フォトマスクを概略的に示した平面図であり、
(b)図は前記フォトマスクを用いて露光した場合に形
成されるレジストパターンを概略的に示した平面図であ
る。
造用フォトマスクを概略的に示した平面図であり、
(b)図は前記フォトマスクを用いて露光した場合に形
成されるレジストパターンを概略的に示した平面図であ
る。
【図2】(a)図は本発明の実施例2に係る集積回路製
造用フォトマスクを概略的に示した平面図であり、
(b)図は前記フォトマスクを用いて露光した場合に形
成されるレジストパタ−ンを概略的に示した平面図であ
る。
造用フォトマスクを概略的に示した平面図であり、
(b)図は前記フォトマスクを用いて露光した場合に形
成されるレジストパタ−ンを概略的に示した平面図であ
る。
【図3】実施例1に係る集積回路製造用フォトマスクを
用いて露光した場合のレジスト上における光強度分布の
シュミレ−ション結果を示した図である。
用いて露光した場合のレジスト上における光強度分布の
シュミレ−ション結果を示した図である。
【図4】(a)図及び(b)図はそれぞれ従来の集積回
路製造用フォトマスクを用いて露光した場合のレジスト
上における光強度分布のシュミレ−ション結果を示した
図である。
路製造用フォトマスクを用いて露光した場合のレジスト
上における光強度分布のシュミレ−ション結果を示した
図である。
【図5】(a)〜(e)はコンタクトホ−ルを形成する
場合における一般的なフォトリソグラフィ工程及びエッ
チング工程の各工程を概略的に示した断面図である。
場合における一般的なフォトリソグラフィ工程及びエッ
チング工程の各工程を概略的に示した断面図である。
【図6】(a)図は従来の集積回路製造用フォトマスク
で、補助パタ−ンを有していないマスクパタ−ンを概略
的に示した平面図であり、(b)図は前記フォトマスク
を用いて露光した場合に形成されるレジストパタ−ンを
概略的に示した平面図である。
で、補助パタ−ンを有していないマスクパタ−ンを概略
的に示した平面図であり、(b)図は前記フォトマスク
を用いて露光した場合に形成されるレジストパタ−ンを
概略的に示した平面図である。
【図7】(a)図は従来の集積回路製造用フォトマスク
で、補助パタ−ンを有しているマスクパタ−ンを概略的
に示した平面図であり、(b)図は前記フォトマスクを
用いて露光した場合に形成されるレジストパタ−ンを概
略的に示した平面図である。
で、補助パタ−ンを有しているマスクパタ−ンを概略的
に示した平面図であり、(b)図は前記フォトマスクを
用いて露光した場合に形成されるレジストパタ−ンを概
略的に示した平面図である。
【図8】マスクパタ−ンの短辺を0.6μmに固定して
長辺を0.6〜2.4μmの範囲で変化させた場合にフ
ォトリソグラフィ後に形成されるレジストパターンを実
測した結果を示したグラフである。
長辺を0.6〜2.4μmの範囲で変化させた場合にフ
ォトリソグラフィ後に形成されるレジストパターンを実
測した結果を示したグラフである。
1、11 マスクパタ−ン 2、12 主パタ−ン 3、4 補助パタ−ン 15、16 レジストパタ−ン 30 分離幅
Claims (2)
- 【請求項1】 矩形の主パタ−ンと、短辺が露光波長で
は解像しない長さを有し、長辺が前記主パタ−ンの短辺
より大きい長さを有する矩形の補助パタ−ンとを備え、
該補助パタ−ンが前記主パタ−ンに対して回折光で露光
解像し得る幅の分離幅を介し、その長辺が前記主パタ−
ンの各短辺と対向するように配置されていることを特徴
とする集積回路製造用フォトマスク。 - 【請求項2】 前記補助パターンにおける長辺が前記主
パターンの短辺よりも片側で0.10〜0.15μm大
きい長さを有し、前記補助パターンの短辺が0.25〜
0.40μmの長さを有していることを特徴とする請求
項1記載の集積回路製造用フォトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144397A JPH0815853A (ja) | 1994-06-27 | 1994-06-27 | 集積回路製造用フォトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144397A JPH0815853A (ja) | 1994-06-27 | 1994-06-27 | 集積回路製造用フォトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0815853A true JPH0815853A (ja) | 1996-01-19 |
Family
ID=15361215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144397A Pending JPH0815853A (ja) | 1994-06-27 | 1994-06-27 | 集積回路製造用フォトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127071A (en) * | 1999-06-22 | 2000-10-03 | International Business Machines Corporation | Serif mask design for correcting severe corner rounding and line end shortening in lithography |
| CN114253065A (zh) * | 2021-12-20 | 2022-03-29 | 武汉天马微电子有限公司 | 掩膜版及其制备方法、显示面板、显示装置和光刻设备 |
-
1994
- 1994-06-27 JP JP6144397A patent/JPH0815853A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127071A (en) * | 1999-06-22 | 2000-10-03 | International Business Machines Corporation | Serif mask design for correcting severe corner rounding and line end shortening in lithography |
| CN114253065A (zh) * | 2021-12-20 | 2022-03-29 | 武汉天马微电子有限公司 | 掩膜版及其制备方法、显示面板、显示装置和光刻设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0815853A (ja) | 集積回路製造用フォトマスク | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
| US6296991B1 (en) | Bi-focus exposure process | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| US20040137375A1 (en) | Method for forming a structure element on a wafer by means of a mask and a trimming mask assigned hereto | |
| KR100459688B1 (ko) | 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법 | |
| JPH05335196A (ja) | フォトマスクパターンの形成方法およびネガ型感光性樹脂の露光方法ならびに基板 | |
| JPH0831717A (ja) | レジストパターンの形成方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| KR100424712B1 (ko) | 기판 상에 고집적 및 초-미세 폭 라인들을 형성하는 방법 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH06196568A (ja) | 半導体装置の製造方法 | |
| KR100223273B1 (ko) | 레티클 제조방법 | |
| JPS5896737A (ja) | 半導体装置の製造方法 | |
| JPS6253938B2 (ja) | ||
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR20050069584A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPH0235448B2 (ja) |