JPH081646B2 - 論理シミュレーション装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理シミュレーション装
置に関し、特にシミュレーションの前後処理を行うソフ
トウェアシミュレータである命令レベルシミュレータ
と、シミュレーションの本処理を行う複数の処理プロセ
ッサ及びこれら複数の処理プロセッサの制御と命令レベ
ルシミュレータ間のデータ転送を司る制御プロセッサと
を含むハードウェアシミュレータである並列論理シミュ
レータとで構成された論理シミュレーション装置の改良
に関する。

【０００２】

【従来の技術】一般に論理回路の１つの機能のシミュレ
ーションを行う機械語命令プログラムによる処理は次の
ように分類される。

【０００３】 シミュレーションモデルにテスト実行
の直前の値を設定する機能を動かす命令による処理 テスト実行を行う機能を動かす命令による処理 シミュレーションの結果を判定する機能を動かす命
令による処理

【０００４】上記の処理をシミュレーションの前処
理、の処理を本処理、の処理を後処理という。

【０００５】の本処理は、実際の装置を動かす動作を
擬似的に行う為、ゲートレベルでの値の変化が計算され
る必要があるが、，のシミュレーションの前後処理
に関しては機械語命令によって操作可能な論理回路構成
要素のレベルで計算できれば良く、ゲートレベルで計算
すると却って計算量が膨大となる。

【０００６】そのため、 １）シミュレーション対象の論理回路を構成するレジス
タ，メモリなどの機械語命令で操作可能な論理回路構成
要素を計算単位とする、アセンブラレベルで記述される
ソフトウェアシミュレータ（命令レベルシミュレータ） ２）フリップフロップ，ＡＮＤゲート，ＯＲゲートなど
の基本論理素子（この基本論理素子が上記の論理回路構
成要素を構成する素子となる）を計算単位とし、全ての
出力信号値が与えられ、各機械語命令の実行により変化
する値を逐一計算する、装置レベルの論理シミュレーシ
ョンが可能なハードウェアシミュレータ という２種類のシミュレータを用い、，のシミュレ
ーション前後処理に命令レベルシミュレータを用い、
の本処理にハードウェアシミュレータを用いることによ
り、更に、ハードウェアシミュレータを、シミュレーシ
ョンモデル内の同期において動作が互いに独立している
基本論理素子は並行処理できるように、各々別々の基本
論理素子にかかるシミュレーションを実行する複数の処
理プロセッサとこれらを制御する制御プロセッサとで構
成された並列論理シミュレータで実現することにより、
高速なシミュレーションを実現した論理シミュレーショ
ン装置が提案されている。

【０００７】ところで、この種の論理シミュレーション
装置では、の処理の終了時、命令レベルシミュレータ
は機械語命令で処理可能な論理回路構成要素の単位で値
を保持しているのに対し、並列論理シミュレータ中の各
処理プロセッサは、基本論理素子レベルでシミュレーシ
ョンを実行するために基本論理素子レベルでその値を保
持する必要がある。また、各処理プロセッサのシミュレ
ーションで得られるのは基本論理素子レベルでの値であ
るが、命令レベルシミュレータではの処理の開始時点
で論理回路構成要素の単位でシミュレーション結果を保
持する必要がある。

【０００８】そこで、従来の論理シミュレーション装置
においては、並列論理シミュレータ内の制御プロセッサ
が、命令レベルシミュレータから送られてきた論理回路
構成要素単位のデータを個々の処理プロセッサ対応に分
割すると共に、各分割データが処理プロセッサ上のシミ
ュレーションモデルにおけるどの基本論理素子にセット
されるべきデータであるかを判断し、更に必要に応じて
データの変換（分割）を行った後に、どの基本論理素子
にセットすべきであるかの情報を付加して処理プロセッ
サへ転送している。また、個々の処理プロセッサから送
られてきた基本論理素子対応のデータを命令レベルシミ
ュレータで扱える論理回路構成要素単位のデータの並び
に編集し、且つ、それらを結合して１つの論理回路構成
要素単位のデータを生成して命令レベルシミュレータに
転送するようにしている。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うに、並列論理シミュレータ内の制御プロセッサが、命
令レベルシミュレータから送られてきた論理回路構成要
素単位のデータを個々の処理プロセッサ対応に分割し、
更に各分割データが処理プロセッサ上のシミュレーショ
ンモデルにおけるどの基本論理素子にセットすべきデー
タであるかを判断し、更に必要に応じてデータの変換
（分割）を行った後に、どの基本論理素子にセットすべ
きであるかの情報を付加して処理プロセッサへ転送する
構成では、処理がシーケンシャルに進められるために、
一定時間内に処理できるデータ量が限られてしまい、処
理プロセッサの扱う基本論理素子へのデータ設定が遅
れ、高速なシミュレーションが困難になる。

【００１０】また、制御プロセッサが、個々の処理プロ
セッサから送られてきた基本論理素子対応のデータを命
令レベルシミュレータで扱える論理回路構成要素単位の
データの並びに編集し、且つ、それらを結合して１つの
論理回路構成要素単位のデータを生成して命令レベルシ
ミュレータに転送する構成では、シミュレーション結果
に基づいて論理回路構成要素単位のデータが生成される
までに時間を要し、シミュレーションの後処理を速やか
に開始することができず、全体としてシミュレーション
時間が長くなる。

【００１１】本発明はこのような従来の問題点を解決し
たものであり、その目的は、命令レベルシミュレータの
前処理で論理回路構成要素単位のデータが作成されたと
きに、並列論理シミュレータの各処理プロセッサの扱う
基本論理素子へ該当するデータを速やかに設定し得るよ
うにすることにある。

【００１２】また、本発明の別の目的は、個々の処理プ
ロセッサのシミュレーション終了時に、そのシミュレー
ション結果から命令レベルシミュレータで扱う論理回路
構成要素単位のデータを速やかに作成できるようにする
ことにある。

【００１３】

【課題を解決するための手段】本発明の論理シミュレー
ション装置は上記の目的を達成するために、シミュレー
ションの前後処理を行う命令レベルシミュレータと、シ
ミュレーションの本処理を行う複数の処理プロセッサお
よび該複数の処理プロセッサの制御と前記命令レベルシ
ミュレータ間のデータ転送を制御する制御プロセッサと
を含む並列論理シミュレータとで構成された論理シミュ
レーション装置において、前記制御プロセッサ内に、前
記命令レベルシミュレータで扱う、機械語命令で処理可
能な論理回路構成要素対応のデータのどの範囲がどの処
理プロセッサに対応するかを示す対応情報を記憶する第
１の記憶手段と、該第１の記憶手段に記憶された対応情
報に基づき、前記命令レベルシミュレータから送られて
きた前記論理回路構成要素対応のデータを分割して前記
処理プロセッサに転送すると共に、前記処理プロセッサ
から送られてきたデータを前記命令レベルシミュレータ
の扱う前記論理回路構成要素対応のデータに編集して前
記命令レベルシミュレータに転送するデータ転送手段と
を備え、前記各々の処理プロセッサに、前記制御プロセ
ッサから送られてくるデータのどのビットがどの基本論
理素子のどの位置にセットされるべきかを示す対応情報
を記憶する第２の記憶手段と、該第２の記憶手段に記憶
された対応情報に基づき、前記制御プロセッサから送ら
れてきたデータを自処理プロセッサで論理シミュレーシ
ョンする際の基本論理素子の該当する位置にセットする
と共に、該セットしたデータに基づいて自処理プロセッ
サでシミュレーション実行して得られた基本論理素子の
データを編集して前記制御プロセッサに送出するデータ
設定手段とを備えている。

【００１４】

【作用】本発明の論理シミュレーション装置において
は、シミュレーションモデルの或る１つの機能に対する
シミュレーションを行う場合、先ず命令レベルシミュレ
ータが前処理を行い、この前処理で作成した、機械語命
令で処理可能な論理回路構成要素単位のデータを並列論
理シミュレータの制御プロセッサに転送し、制御プロセ
ッサ内のデータ転送手段が、第１の記憶手段に記憶され
た、前記命令レベルシミュレータで扱う、機械語命令で
処理可能な論理回路構成要素対応のデータのどの範囲が
どの処理プロセッサに対応するかを示す対応情報に基づ
いてその転送されてきたデータを分割して処理プロセッ
サに転送し、各処理プロセッサ内のデータ設定手段が、
第２の記憶手段に記憶された、制御プロセッサから送ら
れてくるデータのどのビットがどの基本論理素子のどの
位置にセットされるべきかを示す対応情報に基づいてそ
の転送されてきたデータを自処理プロセッサで論理シミ
ュレーションする際の基本論理素子の該当する位置にセ
ットする。

【００１５】また、このセットされたデータに基づいて
各処理プロセッサでシミュレーション実行されて得られ
たデータを、各処理プロセッサ内のデータ設定手段が、
第２の記憶手段に記憶された対応情報に基づいて編集し
て制御プロセッサに送出し、制御プロセッサ内のデータ
転送手段が、第１の記憶手段に記憶された対応情報に基
づいて、各処理プロセッサから送られてきたデータを編
集して命令レベルシミュレータに転送し、命令レベルシ
ミュレータがこの転送されてきたデータに基づきシミュ
レーションの後処理を行う。

【００１６】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１７】図１を参照すると、本発明の一実施例の論
理シミュレーション装置は、命令レベルシミュレータ１
と並列論理シミュレータ２とで構成されている。

【００１８】命令レベルシミュレータ１は、シミュレー
ションの前後処理を実行するソフトウェアシミュレータ
であり、シミュレーション対象となる論理回路を構成す
るレジスタ，メモリなどの機械語命令で操作可能な論理
回路構成要素を計算単位としてシミュレーションを行
う。

【００１９】並列論理シミュレータ２は、シミュレーシ
ョンの本処理を実行するハードウェアシミュレータであ
り、フリップフロップ，ＡＮＤゲート，ＯＲゲート，レ
ジスタなどの、上記論理回路構成要素を構成する物理レ
ベルの基本論理素子を計算単位としてシミュレーション
を行う。

【００２０】並列論理シミュレータ２は、制御プロセッ
サ３と複数の処理プロセッサ４−１〜４−ｎとを含み、
プロセッサ間でデータの授受が可能な構成を有してい
る。

【００２１】制御プロセッサ３は、命令レベルシミュレ
ータ１と並列論理シミュレータ２との間のデータ転送を
司ると共に各処理プロセッサ４−１〜４−ｎのシミュレ
ーションの開始，終了などの制御を司る。

【００２２】この制御プロセッサ３は、命令レベルシミ
ュレータ１で扱うデータと処理プロセッサ４−１〜４−
ｎで扱うデータの対応情報を記憶する第１の記憶手段３
２と、この第１の記憶手段３２に記憶された対応情報に
基づき、命令レベルシミュレータ１から送られてきたデ
ータを分割して各処理プロセッサ４−１〜４−ｎに転送
し、反対に、各処理プロセッサ４−１〜４−ｎから送ら
れてきたデータを結合して命令レベルシミュレータ１に
転送するデータ転送手段３１とを備えている。

【００２３】処理プロセッサ４−１〜４−ｎは、シミュ
レーションモデル内の同期において動作が互いに独立し
ている部分を並行してシミュレーションするプロセッサ
であり、各々の処理プロセッサ４−１〜４−ｎは、処理
プロセッサ４−１に例示するように、制御プロセッサ３
から送られてきたデータのどのビットがどの基本論理素
子のどの位置にセットされるべきかを示す対応情報を記
憶する第２の記憶手段４１と、この第２の記憶手段４１
に記憶された対応情報に基づき、制御プロセッサ３から
送られてきたデータを自処理プロセッサで論理シミュレ
ーションする際の基本論理素子の該当する位置にセット
し、反対に、セット後のデータに基づいて自処理プロセ
ッサでシミュレーションして得られた基本論理素子のデ
ータを編集して制御プロセッサ３に送出するデータ設定
手段４２と、データ設定手段４２により設定されたデー
タによりシミュレーションを実行するシミュレーション
実行部４３とを含んでいる。

【００２４】以下、このように構成された本実施例の動
作を説明する。

【００２５】シミュレーションモデルについて論理シミ
ュレーションを実行する場合、論理回路の検証しようと
する機能毎に、シミュレーションの前処理，シミュレー
ションの本処理，シミュレーションの後処理を行う。シ
ミュレーションの前処理と後処理は命令レベルシミュレ
ータ１が行い、シミュレーションの本処理は並列論理シ
ミュレータ２が行う。

【００２６】命令レベルシミュレータ１では、シミュレ
ーションの前処理において、シミュレーションモデルに
テスト実行する直前の値を設定する機能を動かす命令を
実行する。この前処理で作成されるデータは、機械語命
令で処理可能な論理回路構成要素に対応するデータであ
る。今、或る論理回路構成要素の名前をＡＡＡとし、そ
れに関するデータ（例えば１ワード，１６ビットの００
１１０１１０１００１０００１とする）が前処理で作成
されたとすると、命令レベルシミュレータ１は、例え
ば、 ＡＡＡ＝００１１０１１０１００１０００１ という形式でデータの集合を並列論理シミュレータ２に
転送する。

【００２７】上記転送されたデータは並列論理シミュレ
ータ２の制御プロセッサ３におけるデータ転送手段３１
で受信される。データ転送手段３１は命令レベルシミュ
レータ１からデータを受信すると、データに付加された
要素名ＡＡＡで第１の記憶手段３２を検索し、要素名Ａ
ＡＡのデータに関する対応情報を取得する。今、例えば
以下のような対応情報が取得されたとする。

【００２８】ＡＡＡ（０：１，０：１６）＝（ＲＥＧ，
０，０〜３，ＰＲＯＣ１） （ＲＥＧ，０，４〜７，ＰＲＯＣ２） （ＲＥＧ，０，８〜15，ＰＲＯＣ１） この対応情報は、要素名ＡＡＡの論理回路構成要素が、
０ワード目から始まる１ワード構成のレジスタに関する
要素であり、１ワードは０ビット目から始まる１６ビッ
トで構成されていること、この要素名ＡＡＡの論理回路
構成要素の０ワード目の０〜３ビットと８〜１５ビット
とがＰＲＯＣ１という名前の処理プロセッサに対応し、
４〜７ビットがＰＲＯＣ２という名前の処理プロセッサ
に対応することを示している。なお、説明の便宜上、処
理プロセッサ４−１の名前がＰＲＯＣ１，処理プロセッ
サ４−２の名前がＰＲＯＣ２であるものとする。

【００２９】データ転送手段３１は、受信した要素名Ａ
ＡＡのデータに関する対応情報として上記の如き情報を
取得すると、その対応情報に従ってデータを、００１１
と０１１０と１００１０００１とに分割し、１番目と３
番目の分割データを予め決められたフォーマットに従っ
て編集し、例えば、 ＡＡＡ＝００１１１００１０００１ という形式で処理プロセッサ４−１へ転送し、２番目の
分割データを、例えば、 ＡＡＡ＝０１１０ という形式で処理プロセッサ４−２へ転送する。

【００３０】転送された各データは転送先の処理プロセ
ッサ４−１，４−２のデータ設定手段４２で受け取られ
る。

【００３１】処理プロセッサ４−１におけるデータ設定
手段４２は、制御プロセッサ３からデータを受信する
と、データに付加された要素名ＡＡＡで第２の記憶手段
４１を検索し、要素名ＡＡＡのデータに関する対応情報
を取得する。今、例えば以下のような対応情報が取得さ
れたとする。

【００３２】 ＡＡＡ（０：３）＝（ＲＥＧ１，０：１，０：３） ＡＡＡ（３：１）＝（ＲＥＧ２，０：１，０：１） ＡＡＡ（４：８）＝（ＲＥＧ２，０：１，１：８） この対応情報は、要素名ＡＡＡの０ビット目から始まる
３ビットのデータは、０ワード目から始まる１ワード構
成のＲＥＧ１という名前の基本論理素子の０ビット目か
ら始まる３ビットにセットされること、要素名ＡＡＡの
３ビット目から始まる１ビットのデータは、０ワード目
から始まる１ワード構成のＲＥＧ２という名前の基本論
理素子の０ビット目から始まる１ビットにセットされる
こと、要素名ＡＡＡの４ビット目から始まる８ビットの
データは、基本論理素子ＲＥＧ２の１ビット目から始ま
る８ビットにセットされることを示している。

【００３３】データ設定手段４２は、受信した要素名Ａ
ＡＡのデータに関する対応情報として上記の如き情報を
取得すると、その情報に従って、受信した要素名ＡＡＡ
のデータ（００１１１００１０００１）を００１と１と
１００１０００１とに分割し、各分割データをシミュレ
ーション実行部４３における該当する基本論理素子ＲＥ
Ｇ１，ＲＥＧ２の該当する位置へセットする。これによ
りシミュレーション実行部４３はシミュレーションが可
能となる。

【００３４】他方、処理プロセッサ４−２内のデータ設
定手段も処理プロセッサ４−１のデータ設定手段４２と
ほぼ同時期に、内部の第２の記憶手段の対応情報を参照
して、受信したデータの各ビットを内部のシミュレーシ
ョン実行部の該当する位置へセットするという処理を行
っている。

【００３５】その後、各処理プロセッサ４−１〜４−ｎ
内のシミュレーション実行部４３でシミュレーションが
行われる。

【００３６】今、処理プロセッサ４−１のシミュレーシ
ョン実行部４３でシミュレーションが終了したとする
と、データ設定手段４２はシミュレーション実行部４３
から基本論理素子対応のシミュレーション結果を受け取
り、第２の記憶手段４１の対応情報を参照して、基本論
理素子のデータを制御プロセッサ３に送るデータに編集
し、制御プロセッサ３のデータ転送手段３１に転送す
る。

【００３７】即ち、要素名ＡＡＡのデータ（００１１１
００１０００１）の各ビットを前述したように要素名Ｒ
ＥＧ１，ＲＥＧ２の基本論理素子の該当するビットにセ
ットしてシミュレーション実行部４３でシミュレーショ
ンした結果、基本論理素子ＲＥＧ１の値が０００に、基
本論理素子ＲＥＧ２の値が０１１１１１１１１にそれぞ
れ変化していたとすると、データ設定手段４２は、要素
名ＡＡＡに対応する第２の記憶手段４１中の対応情報 ＡＡＡ（０：３）＝（ＲＥＧ１，０：１，０：３） ＡＡＡ（３：１）＝（ＲＥＧ２，０：１，０：１） ＡＡＡ（４：８）＝（ＲＥＧ２，０：１，１：８） に基づき、基本論理素子ＲＥＧ１，ＲＥＧ２の各ビット
を制御プロセッサ３から送られてきたときの元の要素名
ＡＡＡの形式に編集し、例えば、 ＡＡＡ＝００００１１１１１１１１ という形式でデータ転送手段３１へ転送する。

【００３８】このような処理プロセッサ４−１の動作と
並行して、他の処理プロセッサ４−２〜４−ｎにおいて
も、シミュレーションの結果得られた基本論理素子対応
のデータを内部のデータ設定手段により編集して制御プ
ロセッサ３に転送する動作が行われる。

【００３９】さて、各処理プロセッサ４−１〜４−ｎに
おけるシミュレーションが終了し、結果のデータが全て
データ転送手段３１に転送されると、データ転送手段３
１は、第１の記憶手段３２に記憶された対応情報を参照
して、各処理プロセッサ４−１〜４−ｎから送られてき
たデータを命令レベルシミュレータ１の扱うデータに編
集し、この編集したデータを命令レベルシミュレータ１
に転送する。

【００４０】例えば、前述のように要素名ＡＡＡのデー
タ（００１１０１１０１００１０００１）を分割して処
理プロセッサ４−１，４−２に転送した各分割データに
基づきシミュレーションが終了し、処理プロセッサ４−
１から、 ＡＡＡ＝００００１１１１１１１１ というデータが転送され、処理プロセッサ４−２から、
例えば、 ＡＡＡ＝１１１０ というデータが転送されてきた場合、データ転送手段３
１は、要素名ＡＡＡに対応する対応情報、 ＡＡＡ（０：１，０：１６）＝（ＲＥＧ，０，０〜３，
ＰＲＯＣ１） （ＲＥＧ，０，４〜７，ＰＲＯＣ２） （ＲＥＧ，０，８〜15，ＰＲＯＣ１） に基づき、 ＡＡＡ＝００００１１１０１１１１１１１１ というデータを編集して命令レベルシミュレータ１へ転
送する。

【００４１】命令レベルシミュレータ１では、この転送
されてきたデータを基に、シミュレータの結果を判定す
る機能を動かす命令を実行することにより、シミュレー
ションの後処理を行う。

【００４２】

【発明の効果】以上説明したように、本発明の論理シミ
ュレーション装置においては、命令レベルシミュレータ
の前処理で作成された論理回路構成要素単位のデータを
並列論理シミュレータの制御プロセッサに転送すると、
制御プロセッサ内のデータ転送手段が、第１の記憶手段
に記憶された対応情報に基づいてその転送されてきたデ
ータを分割して処理プロセッサに転送し、各処理プロセ
ッサ内のデータ設定手段が、第２の記憶手段に記憶され
た対応情報に基づいてその転送されてきたデータを自処
理プロセッサで論理シミュレーションする際の基本論理
素子の該当する位置にセットするので、前処理において
作成された論理回路構成要素対応のデータに基づく各処
理プロセッサの扱う基本論理素子の該当位置へのデータ
セットを速やかに実行し得るという効果がある。

【００４３】また、セットされたデータに基づいて各処
理プロセッサでシミュレーション実行されて得られたデ
ータを、各処理プロセッサ内のデータ設定手段が、第２
の記憶手段に記憶された対応情報に基づいて編集して制
御プロセッサに送出し、制御プロセッサ内のデータ転送
手段が、第１の記憶手段に記憶された対応情報に基づい
て、各処理プロセッサから送られてきたデータを編集し
て命令レベルシミュレータに転送するので、個々の処理
プロセッサのシミュレーション終了時に、そのシミュレ
ーション結果から命令レベルシミュレータで扱う論理回
路構成要素単位のデータを速やかに作成できるという効
果がある。

【００４４】従って、論理検証の効率が向上するという
効果がある。

【図面の簡単な説明】

【図１】図１は本発明の論理シミュレーション装置の一
実施例のブロック図である。

【符号の説明】

１…命令レベルシミュレータ ２…並列論理シミュレータ ３…制御プロセッサ ３１…データ転送手段 ３２…第１の記憶手段 ４−１〜４−ｎ…処理プロセッサ ４１…第２の記憶手段 ４２…データ設定手段 ４３…シミュレーション実行部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 シミュレーションの前後処理を行う命令
   レベルシミュレータと、シミュレーションの本処理を行
   う複数の処理プロセッサおよび該複数の処理プロセッサ
   の制御と前記命令レベルシミュレータ間のデータ転送を
   制御する制御プロセッサとを含む並列論理シミュレータ
   とで構成された論理シミュレーション装置において、 前記制御プロセッサ内に、 前記命令レベルシミュレータで扱う、機械語命令で処理
   可能な論理回路構成要素対応のデータのどの範囲がどの
   処理プロセッサに対応するかを示す対応情報を記憶する
   第１の記憶手段と、 該第１の記憶手段に記憶された対応情報に基づき、前記
   命令レベルシミュレータから送られてきた前記論理回路
   構成要素対応のデータを分割して前記処理プロセッサに
   転送すると共に、前記処理プロセッサから送られてきた
   データを前記命令レベルシミュレータの扱う前記論理回
   路構成要素対応のデータに編集して前記命令レベルシミ
   ュレータに転送するデータ転送手段とを備え、 前記各々の処理プロセッサに、 前記制御プロセッサから送られてくるデータのどのビッ
   トがどの基本論理素子のどの位置にセットされるべきか
   を示す対応情報を記憶する第２の記憶手段と、 該第２の記憶手段に記憶された対応情報に基づき、前記
   制御プロセッサから送られてきたデータを自処理プロセ
   ッサで論理シミュレーションする際の基本論理素子の該
   当する位置にセットすると共に、該セットしたデータに
   基づいて自処理プロセッサでシミュレーション実行して
   得られた基本論理素子のデータを編集して前記制御プロ
   セッサに送出するデータ設定手段とを備えることを特徴
   とする論理シミュレーション装置。