JPH083797B2 - マイコン論理シミュレーション方法 - Google Patents
マイコン論理シミュレーション方法Info
- Publication number
- JPH083797B2 JPH083797B2 JP61222147A JP22214786A JPH083797B2 JP H083797 B2 JPH083797 B2 JP H083797B2 JP 61222147 A JP61222147 A JP 61222147A JP 22214786 A JP22214786 A JP 22214786A JP H083797 B2 JPH083797 B2 JP H083797B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- logic simulation
- input
- microcomputer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイコンの論理シミユレーシヨン方法に関
するものである。
するものである。
第３図は従来のマイコンの論理シミユレーシヨン方法
を示す概念図であり、図において、１は１チツプマイコ
ン、1aはマイコンの入力ポート、２はROMアドレスバス1
b,ROMデータバス1cを介して１チップマイコン１に接続
された外部ROMであり、これらにより、論理シミユレー
シヨン対象回路10が構成されている。３はアセンブラ言
語で記述されたテストプログラム、４はテストプログラ
ム３を命令コードに変換するクロスアセンブラ、５は前
記命令コードを、外部ROM2へ格納する論理シミユレーシ
ヨン用コマンドを生成する変換プログラムである。
を示す概念図であり、図において、１は１チツプマイコ
ン、1aはマイコンの入力ポート、２はROMアドレスバス1
b,ROMデータバス1cを介して１チップマイコン１に接続
された外部ROMであり、これらにより、論理シミユレー
シヨン対象回路10が構成されている。３はアセンブラ言
語で記述されたテストプログラム、４はテストプログラ
ム３を命令コードに変換するクロスアセンブラ、５は前
記命令コードを、外部ROM2へ格納する論理シミユレーシ
ヨン用コマンドを生成する変換プログラムである。
次に動作について説明する。テストプログラム３はク
ロスアセンブラ４により命令コードに変換される。変換
プログラム５は前記命令コードを、外部ROM2へ格納する
論理シミユレーシヨン用コマンドを生成する。
ロスアセンブラ４により命令コードに変換される。変換
プログラム５は前記命令コードを、外部ROM2へ格納する
論理シミユレーシヨン用コマンドを生成する。
１チツプマイコン1,外部ROM2のマイコンモデルを論理
シミユレーシヨンすると、外部ROM2より命令が入力さ
れ、１チツプマイコン１により処理される。
シミユレーシヨンすると、外部ROM2より命令が入力さ
れ、１チツプマイコン１により処理される。
第４図はポート入力命令の動作概念図を示す。第４図
において、１チツプマイコン１にリセツト信号1gが入力
されると、プログラムカウンタ1eが動作し、ROMアドレ
スをROMアドレスバス1bへ出力し、外部ROM2より命令コ
ード2aがデータバス1cへ出る。CPU1dは、命令コード2a
を処理して、結果を出力ポート1hへ出力する。
において、１チツプマイコン１にリセツト信号1gが入力
されると、プログラムカウンタ1eが動作し、ROMアドレ
スをROMアドレスバス1bへ出力し、外部ROM2より命令コ
ード2aがデータバス1cへ出る。CPU1dは、命令コード2a
を処理して、結果を出力ポート1hへ出力する。
ポート入力命令の場合は、CPU1dはポートコントロー
ル信号1faを発生し、ポート入力ゲート1fbをオンして、
ポート1aに設定されたデータを読み込む。従つて、ポー
ト入力命令を論理シミユレーシヨンする場合、CPU1dが
発生するコントロール信号の出力タイミングに一致する
ように、入力ポート1aにデータを設定する必要がある。
ル信号1faを発生し、ポート入力ゲート1fbをオンして、
ポート1aに設定されたデータを読み込む。従つて、ポー
ト入力命令を論理シミユレーシヨンする場合、CPU1dが
発生するコントロール信号の出力タイミングに一致する
ように、入力ポート1aにデータを設定する必要がある。
第３図に示す方式は、ポート入力命令の論理シミユレ
ーシヨンにおいて、一度、ポート入力命令を論理シミユ
レーシヨンし、CPU1dが出力するコントロール信号（第
４図，1fa）の発生時刻をみた後、シミユレーシヨン用
コマンドにより人手でデータと時刻を指定して、再度、
論理シミユレーシヨンを実行することにより、テストプ
ログラム中のポート入力命令を順次シミユレーシヨンし
ていく方法である。
ーシヨンにおいて、一度、ポート入力命令を論理シミユ
レーシヨンし、CPU1dが出力するコントロール信号（第
４図，1fa）の発生時刻をみた後、シミユレーシヨン用
コマンドにより人手でデータと時刻を指定して、再度、
論理シミユレーシヨンを実行することにより、テストプ
ログラム中のポート入力命令を順次シミユレーシヨンし
ていく方法である。
従来のマイコンの論理シミユレーシヨン方法は以上の
ように構成されているので、ポート入力命令一つ一つに
対して、順次、論理シミユレーシヨンを実行し、ポート
コントロール信号の出力時刻を見て、人手でポート・デ
ータと時刻を指定する必要がある。また、テストプログ
ラム中の全てのポート入力命令に対して、上記の指定時
刻を知るために、くり返し論理シミユレーシヨンを実行
しなければならず、論理シミユレーシヨン実行時間と人
手を要し、論理シミユレーシヨン期間が長いという問題
点があつた。
ように構成されているので、ポート入力命令一つ一つに
対して、順次、論理シミユレーシヨンを実行し、ポート
コントロール信号の出力時刻を見て、人手でポート・デ
ータと時刻を指定する必要がある。また、テストプログ
ラム中の全てのポート入力命令に対して、上記の指定時
刻を知るために、くり返し論理シミユレーシヨンを実行
しなければならず、論理シミユレーシヨン実行時間と人
手を要し、論理シミユレーシヨン期間が長いという問題
点があつた。
この発明は、上記のような問題点を解消するためにな
されたもので、テストプログラム中のポート入力命令に
対して、ポートにデータを設定する時刻を人手で指定せ
ず、論理シミユレーシヨン時にCPUから出るポートコン
トロール信号を利用して、論理シミユレーシヨン実行時
に自動的に入力ポートに順次データを設定可能な論理シ
ミユレーシヨン方法を得ることを目的とする。
されたもので、テストプログラム中のポート入力命令に
対して、ポートにデータを設定する時刻を人手で指定せ
ず、論理シミユレーシヨン時にCPUから出るポートコン
トロール信号を利用して、論理シミユレーシヨン実行時
に自動的に入力ポートに順次データを設定可能な論理シ
ミユレーシヨン方法を得ることを目的とする。
この発明に係るマイコンの論理シミュレーション方法
は、テストプログラムをクロスアセンブラにより命令コ
ード・データに変換し、この命令コード・データを第１
の変換プログラムで論理シミュレーション用コマンドに
変換して、１チップマイコンに接続された第１の記憶手
段に格納し、前記テストプログラムの中のポート入力デ
ータを第２の変換プログラムで論理シミュレーション用
コマンドに変換して第１の記憶手段に格納し、ポート入
力命令があると前記１チップマイコンからポートコント
ロール信号を発生させ、このポートコントロール信号を
入力したカウンタからのアドレス信号に基づいて、必要
なデータを前記第２の記憶手段から読み出して、前記１
チップマイコンの入力ポートに設定するようにしたもの
である。
は、テストプログラムをクロスアセンブラにより命令コ
ード・データに変換し、この命令コード・データを第１
の変換プログラムで論理シミュレーション用コマンドに
変換して、１チップマイコンに接続された第１の記憶手
段に格納し、前記テストプログラムの中のポート入力デ
ータを第２の変換プログラムで論理シミュレーション用
コマンドに変換して第１の記憶手段に格納し、ポート入
力命令があると前記１チップマイコンからポートコント
ロール信号を発生させ、このポートコントロール信号を
入力したカウンタからのアドレス信号に基づいて、必要
なデータを前記第２の記憶手段から読み出して、前記１
チップマイコンの入力ポートに設定するようにしたもの
である。
この発明におけるポート入力命令に対するデータは、
あらかじめ論理シミユレーシヨン用のポートROMに蓄え
られ、テストプログラム中のポート入力命令が実行され
る毎に、CPUから発生するコントロール信号を入力して
カウントアツプするカウンタ回路により、順次、入力ポ
ートに自動的にデータを設定することにより、人手を必
要とせず、論理シミユレーシヨン期間を短縮する。
あらかじめ論理シミユレーシヨン用のポートROMに蓄え
られ、テストプログラム中のポート入力命令が実行され
る毎に、CPUから発生するコントロール信号を入力して
カウントアツプするカウンタ回路により、順次、入力ポ
ートに自動的にデータを設定することにより、人手を必
要とせず、論理シミユレーシヨン期間を短縮する。
以下、この発明の一実施例を図について説明する。第
１図において、3aは新形式のテストプログラムであり、
ポート入力命令に対して外部より与えるポート・データ
が記述されている。４はテストプログラムの命令コード
を生成するクロスアセンブラ、５は前記命令コードを第
１の記憶手段としての外部ROM2へ格納するための論理シ
ミユレーシヨン・コマンドを生成する第１の変換プログ
ラムである。６は前記新形式のテストプログラムに記述
されたポート・データを読み、後述する第２の記憶手段
としてのポートROM7へ格納するための論理シミユレーシ
ヨン・コマンドを生成する第２の変換プログラムであ
る。
１図において、3aは新形式のテストプログラムであり、
ポート入力命令に対して外部より与えるポート・データ
が記述されている。４はテストプログラムの命令コード
を生成するクロスアセンブラ、５は前記命令コードを第
１の記憶手段としての外部ROM2へ格納するための論理シ
ミユレーシヨン・コマンドを生成する第１の変換プログ
ラムである。６は前記新形式のテストプログラムに記述
されたポート・データを読み、後述する第２の記憶手段
としてのポートROM7へ格納するための論理シミユレーシ
ヨン・コマンドを生成する第２の変換プログラムであ
る。
１は１チツプマイコン、２は命令コードを格納するた
めの外部ROMであり、これらは前記第３図と同じ構成で
ある。7,8は論理シミユレーシヨン用モデル回路であ
り、７はポート入力命令に対するデータを蓄えたポート
ROM、８はCPU1dが発生するコントロール信号を入力する
カウンタ回路である。
めの外部ROMであり、これらは前記第３図と同じ構成で
ある。7,8は論理シミユレーシヨン用モデル回路であ
り、７はポート入力命令に対するデータを蓄えたポート
ROM、８はCPU1dが発生するコントロール信号を入力する
カウンタ回路である。
つぎに動作について説明する。新形式のテストプログ
ラム3aはクロスアセンブラ４に入力して命令コードに変
換した後、第１の変換プログラム５により、その命令コ
ードを外部ROM2へ格納するための論理シミュレーション
用第１コマンドに変換する。また上記テストプログラム
3aは第２変換プログラム６に入力して、テストプログラ
ム中に記述されたポート・データを、ポートROMへ格納
するための論理シミュレーション用第２コマンドに変換
する。
ラム3aはクロスアセンブラ４に入力して命令コードに変
換した後、第１の変換プログラム５により、その命令コ
ードを外部ROM2へ格納するための論理シミュレーション
用第１コマンドに変換する。また上記テストプログラム
3aは第２変換プログラム６に入力して、テストプログラ
ム中に記述されたポート・データを、ポートROMへ格納
するための論理シミュレーション用第２コマンドに変換
する。
次いで、論理シミュレータを起動して、前記第１、第
２コマンドを実行し、前記外部ROMに命令コードを格納
すると共に前記ポートROMにポート・データを格納す
る。しかる後、リセット信号を与えることにより、外部
ROM2内の命令が順次実行される。
２コマンドを実行し、前記外部ROMに命令コードを格納
すると共に前記ポートROMにポート・データを格納す
る。しかる後、リセット信号を与えることにより、外部
ROM2内の命令が順次実行される。
命令がポート入力命令であると、マイコン１内のCPU1
dはポートコントロール信号1faを発生する。このポート
コントロール信号1faは、外部のカウンタ回路８に入力
され、ポートROM用アドレスを出力する。従つて上記信
号1faと同期してポートROM7よりデータが読み出され、
データが入力ポート1aに設定される。
dはポートコントロール信号1faを発生する。このポート
コントロール信号1faは、外部のカウンタ回路８に入力
され、ポートROM用アドレスを出力する。従つて上記信
号1faと同期してポートROM7よりデータが読み出され、
データが入力ポート1aに設定される。
以下、同様にして、ポート入力命令が実行される毎
に、カウンタ回路８によりポートROMアドレスがカウン
トアツプされて、データが入力ポート1aに設定される。
に、カウンタ回路８によりポートROMアドレスがカウン
トアツプされて、データが入力ポート1aに設定される。
第２図はポート入力命令のポートが入出力（I/O）ポ
ートであつた場合の論理シミユレーシヨン方式を示すブ
ロツク図であり、第２図において、1AはI/Oポートであ
り、データ入力とデータ出力が、ポートコントロール信
号8a,8bによつて行なわれる。
ートであつた場合の論理シミユレーシヨン方式を示すブ
ロツク図であり、第２図において、1AはI/Oポートであ
り、データ入力とデータ出力が、ポートコントロール信
号8a,8bによつて行なわれる。
この場合、外部RAM9と、上記信号8a,8bにより適正なR
AMアドレスを計算するカウンタ回路8Aを付加する。この
カウンタ回路8Aはデータの書き込みが入力データ用のア
ドレスに対して行なわれないようにする必要がある。
AMアドレスを計算するカウンタ回路8Aを付加する。この
カウンタ回路8Aはデータの書き込みが入力データ用のア
ドレスに対して行なわれないようにする必要がある。
第１図，第２図において、ポート用ゲートのオン／オ
フタイミングを適正なものにするために、論理シミユレ
ーシヨン用モデル回路のゲート遅延をゼロにし、ポート
用ゲートの周辺にデイレイ（遅延）ゲートを付加しても
よい。
フタイミングを適正なものにするために、論理シミユレ
ーシヨン用モデル回路のゲート遅延をゼロにし、ポート
用ゲートの周辺にデイレイ（遅延）ゲートを付加しても
よい。
以上のように、この発明によれば、CPUから出力され
るポートコントロール信号を利用して、論理シミユレー
シヨン実行時に自動的に入力ポートに順次データを設定
するように構成したので、ポート入力命令に対して、入
力ポートにデータを設定する時刻を知るために、何度も
論理シミユレーシヨンを実行する必要がなく、また、人
手でデータと時刻をコマンドにより指定する必要もなく
なる。従つて、論理シミユレーシヨン実行時間が少な
く、人手も不要となり、論理シミユレーシヨン期間を短
縮する効果がある。
るポートコントロール信号を利用して、論理シミユレー
シヨン実行時に自動的に入力ポートに順次データを設定
するように構成したので、ポート入力命令に対して、入
力ポートにデータを設定する時刻を知るために、何度も
論理シミユレーシヨンを実行する必要がなく、また、人
手でデータと時刻をコマンドにより指定する必要もなく
なる。従つて、論理シミユレーシヨン実行時間が少な
く、人手も不要となり、論理シミユレーシヨン期間を短
縮する効果がある。
第１図はこの発明の一実施例による論理シミユレーシヨ
ン方法を示すブロツク図、第２図は他の実施例による論
理シミユレーシヨン方法を示すブロツク図、第３図は従
来の論理シミユレーシヨン方法を示すブロツク図、第４
図はポート入力命令の動作を示す概念図である。 １は１チツプマイコン、1aは入力ポート、２は外部ROM
（第１の記憶手段）、５は第１の変換プログラム、６は
第２の変換プログラム、７はポートROM（第２の記憶手
段）、８はカウンタ。 なお、図中、同一符号は同一または相当部分を示す。
ン方法を示すブロツク図、第２図は他の実施例による論
理シミユレーシヨン方法を示すブロツク図、第３図は従
来の論理シミユレーシヨン方法を示すブロツク図、第４
図はポート入力命令の動作を示す概念図である。 １は１チツプマイコン、1aは入力ポート、２は外部ROM
（第１の記憶手段）、５は第１の変換プログラム、６は
第２の変換プログラム、７はポートROM（第２の記憶手
段）、８はカウンタ。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】マイコン本体に接続した第１記憶手段と第
２記憶手段を有する論理シミュレーション用モデル回路
と、前記マイコンをテストするテストプログラムとを備
えた１チップマイコンの論理シミュレーションにおい
て、 第１段階として、テストプログラムをクロスアセンブラ
に入力して命令コードに変換した後、第１の変換プログ
ラムにより、その命令コードを外部ROMへ格納するため
の論理シミュレーション用第１コマンドに変換し、 第２段階として、上記テストプログラムを第２変換プロ
グラムに入力して、テストプログラム中に記述されたポ
ート・データを、ポートROMへ格納するための論理シミ
ュレーション用第２コマンドに変換し、 第３段階として、論理シミュレータを起動して、前記第
１、第２コマンドを実行し、前記外部ROMに命令コード
を格納すると共に前記ポートROMにポート・データを格
納した後、 前記論理シミュレーション用モデル回路のマイコンをリ
セットすると、外部ROMに格納された命令を順次読み出
して実行し、ポート入力命令があると、前記１チップマ
イコンからポートコントロール信号を発生させ、このポ
ートコントロール信号をカウントしたカウンタからのア
ドレス信号に基づいて、必要なポート・データを前記第
２の記憶手段から読み出して、前記１チップマイコンの
入力ポートに設定することを特徴とするマイコンの論理
シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222147A JPH083797B2 (ja) | 1986-09-22 | 1986-09-22 | マイコン論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222147A JPH083797B2 (ja) | 1986-09-22 | 1986-09-22 | マイコン論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6378243A JPS6378243A (ja) | 1988-04-08 |
| JPH083797B2 true JPH083797B2 (ja) | 1996-01-17 |
Family
ID=16777915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222147A Expired - Lifetime JPH083797B2 (ja) | 1986-09-22 | 1986-09-22 | マイコン論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083797B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139539A (ja) * | 1990-10-01 | 1992-05-13 | Alpine Electron Inc | マイコンのシュミレーション方法 |
-
1986
- 1986-09-22 JP JP61222147A patent/JPH083797B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6378243A (ja) | 1988-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136262B2 (ja) | ||
| JPS63291134A (ja) | 論理集積回路 | |
| JPH083797B2 (ja) | マイコン論理シミュレーション方法 | |
| JPH0157824B2 (ja) | ||
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JP2536609B2 (ja) | バス選択回路 | |
| JPH04113469A (ja) | 論理シミュレーションプロセッサ | |
| JPH03250225A (ja) | 論理シミュレーション環境設定方式 | |
| JPH021572A (ja) | 論理シミュレーション方法 | |
| JPS6111493B2 (ja) | ||
| JPH0226252B2 (ja) | ||
| JPS6091454A (ja) | 集積回路 | |
| JPH05282395A (ja) | ハードウェアシミュレータの双方向ピン入出力切換え方法 | |
| JPS61127004A (ja) | プログラマブル・コントロ−ラの入出力ユニツト | |
| JPS6382526A (ja) | マイクロコンピユ−タシミユレ−シヨンシステム | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPH081646B2 (ja) | 論理シミュレーション装置 | |
| JPS6340905A (ja) | プログラマブル・コントロ−ラ | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPS58161056A (ja) | マイクロプログラム制御装置 | |
| JPS6399948U (ja) | ||
| JPS6346858B2 (ja) |