JPH0818099A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH0818099A JPH0818099A JP17177294A JP17177294A JPH0818099A JP H0818099 A JPH0818099 A JP H0818099A JP 17177294 A JP17177294 A JP 17177294A JP 17177294 A JP17177294 A JP 17177294A JP H0818099 A JPH0818099 A JP H0818099A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- melt
- light emitting
- semiconductor light
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 液相エピタキシャル徐冷法による基板除去型
ＧａＡｌＡｓダブルヘテロ構造半導体発光素子の製造方
法に関するものである。 【構成】 ＧａＡｓ基板２上にＧａＡｌＡｓ第一クラッ
ド層３、活性層４、ＧａＡｌＡｓ第二クラッド層５を順
次成長させ、クラッド層３，５のＡｌ混晶比を０．７５
〜０．８５とすることにより、クラッド層３，５のＡｌ
混晶比が成長方向に対して均一になるようにした。
ＧａＡｌＡｓダブルヘテロ構造半導体発光素子の製造方
法に関するものである。 【構成】 ＧａＡｓ基板２上にＧａＡｌＡｓ第一クラッ
ド層３、活性層４、ＧａＡｌＡｓ第二クラッド層５を順
次成長させ、クラッド層３，５のＡｌ混晶比を０．７５
〜０．８５とすることにより、クラッド層３，５のＡｌ
混晶比が成長方向に対して均一になるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、液相エピタキシャル徐
冷法による基板除去型ＧａＡｌＡｓ系ダブルヘテロ構造
半導体発光素子の製造方法に関するものである。
冷法による基板除去型ＧａＡｌＡｓ系ダブルヘテロ構造
半導体発光素子の製造方法に関するものである。
【０００２】
【従来の技術】通常、液相エピタキシャル徐冷法による
基板除去型ＧａＡｌＡｓ系ダブルヘテロ構造半導体発光
素子は、基板上に第一クラッド層、活性層、第二クラッ
ド層を順次液相エピタキシャル成長させ、活性層をクラ
ッド層で挟み込むダブルヘテロ構造を形成し、その後基
板を除去し、素子の裏面（即ち第一クラッド層の成長開
始面）からも光を取り出すことができるようにしてい
る。そのためその後の加工に耐え得るために、クラッド
層の厚さがある程度必要である。そこで、従来はクラッ
ド層のＡｌ混晶比を厚膜の形成が容易な０．３程度の低
いものとしていた。
基板除去型ＧａＡｌＡｓ系ダブルヘテロ構造半導体発光
素子は、基板上に第一クラッド層、活性層、第二クラッ
ド層を順次液相エピタキシャル成長させ、活性層をクラ
ッド層で挟み込むダブルヘテロ構造を形成し、その後基
板を除去し、素子の裏面（即ち第一クラッド層の成長開
始面）からも光を取り出すことができるようにしてい
る。そのためその後の加工に耐え得るために、クラッド
層の厚さがある程度必要である。そこで、従来はクラッ
ド層のＡｌ混晶比を厚膜の形成が容易な０．３程度の低
いものとしていた。
【０００３】
【発明が解決しようとする課題】ところが、Ａｌ混晶比
が低いものでは、液相エピタキシャルの徐冷法を用いる
と、成長時の偏析現象により成長方向に対してＡｌ混晶
比が低下していく。図３は、従来の半導体発光素子の液
相エピタキシャル成長方向とＡｌ混晶比との関係を示す
図である。同図において、半導体発光素子３１は、Ｇａ
Ａｓ基板３２上にＧａＡｌＡｓ第一クラッド層３３、活
性層３４、ＧａＡｌＡｓ第二クラッド層３５が順次成長
されている。なお、基板３２は第一クラッド層３３の成
長開始面からも光を取り出せるよう除去される。クラッ
ド層３３，３５のＡｌ混晶比は上述のように０．３程度
としている。
が低いものでは、液相エピタキシャルの徐冷法を用いる
と、成長時の偏析現象により成長方向に対してＡｌ混晶
比が低下していく。図３は、従来の半導体発光素子の液
相エピタキシャル成長方向とＡｌ混晶比との関係を示す
図である。同図において、半導体発光素子３１は、Ｇａ
Ａｓ基板３２上にＧａＡｌＡｓ第一クラッド層３３、活
性層３４、ＧａＡｌＡｓ第二クラッド層３５が順次成長
されている。なお、基板３２は第一クラッド層３３の成
長開始面からも光を取り出せるよう除去される。クラッ
ド層３３，３５のＡｌ混晶比は上述のように０．３程度
としている。
【０００４】また、同図に示すように、第一クラッド層
３３のＡｌ混晶比が基板３２との界面では高く、活性層
３２との界面では低くなり、逆に第二クラッド層３５の
Ａｌ混晶比は活性層３２との界面で高く、成長方向に向
かって低くなっている。従って、活性層３２との界面で
Ａｌ混晶比が非常に低くなり、十分なキャリア閉じ込め
効果が得られない場合があり、また、第二クラッド層３
５及び第一クラッド層３３と活性層３２との界面でのＡ
ｌ混晶比の違いによる界面での応力の違いにより信頼性
の点でも問題があった。
３３のＡｌ混晶比が基板３２との界面では高く、活性層
３２との界面では低くなり、逆に第二クラッド層３５の
Ａｌ混晶比は活性層３２との界面で高く、成長方向に向
かって低くなっている。従って、活性層３２との界面で
Ａｌ混晶比が非常に低くなり、十分なキャリア閉じ込め
効果が得られない場合があり、また、第二クラッド層３
５及び第一クラッド層３３と活性層３２との界面でのＡ
ｌ混晶比の違いによる界面での応力の違いにより信頼性
の点でも問題があった。
【０００５】また、基板上に第一クラッド層を成長させ
た後、基板を除去し、基板を除去した後の面上に、活性
層及び第二クラッド層を順次成長させて、活性層界面で
のＡｌ混晶比をほぼ一致させるようにしたものでも、活
性層はＡｌの偏析カーブを描いたＡｌ混晶比層で挟まれ
るので、応力を受け結晶欠陥を生じ、発光出力の信頼性
を低下させ、製造面でも工程が増えるという問題点があ
った。
た後、基板を除去し、基板を除去した後の面上に、活性
層及び第二クラッド層を順次成長させて、活性層界面で
のＡｌ混晶比をほぼ一致させるようにしたものでも、活
性層はＡｌの偏析カーブを描いたＡｌ混晶比層で挟まれ
るので、応力を受け結晶欠陥を生じ、発光出力の信頼性
を低下させ、製造面でも工程が増えるという問題点があ
った。
【０００６】そこで、本発明は、このような問題点を解
決した半導体発光素子の製造方法を提供することにあ
る。
決した半導体発光素子の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は上記問題点に鑑
みてなされたものであり、液相エピタキシャル徐冷法に
より、基板が収容された基板収容部内に結晶成長用溶液
を装填して前記基板上に複数層の液相エピタキシャル成
長を行うＧａＡｌＡｓダブルヘテロ構造半導体発光素子
の製造方法において、基板上に第一及び第二クラッド層
のＡｌ混晶比を０．７５〜０．８５として第一クラッド
層、活性層、第二クラッド層を順次連続的に液相エピタ
キシャル成長させることを特徴とする半導体発光素子の
製造方法を提供しようとするものである。
みてなされたものであり、液相エピタキシャル徐冷法に
より、基板が収容された基板収容部内に結晶成長用溶液
を装填して前記基板上に複数層の液相エピタキシャル成
長を行うＧａＡｌＡｓダブルヘテロ構造半導体発光素子
の製造方法において、基板上に第一及び第二クラッド層
のＡｌ混晶比を０．７５〜０．８５として第一クラッド
層、活性層、第二クラッド層を順次連続的に液相エピタ
キシャル成長させることを特徴とする半導体発光素子の
製造方法を提供しようとするものである。
【０００８】
【実施例】以下、図面を参照して、本発明の一実施例に
つき説明する。図１は、本発明による半導体発光素子の
液相エピタキシャル成長方向とＡｌ混晶比との関係を示
す図である。同図において、半導体発光素子１は、Ｇａ
Ａｓ基板２上にＧａＡｌＡｓ第一クラッド層３、活性層
４、ＧａＡｌＡｓ第二クラッド層５が順次成長されてお
り、基板２は、第一クラッド層３の成長開始面からも光
を取り出せるよう除去される。基板２を除去した後の加
工に耐え得るように、例えば第一クラッド層３の層厚
を、約１００μｍ〜２００μｍの厚膜としている。
つき説明する。図１は、本発明による半導体発光素子の
液相エピタキシャル成長方向とＡｌ混晶比との関係を示
す図である。同図において、半導体発光素子１は、Ｇａ
Ａｓ基板２上にＧａＡｌＡｓ第一クラッド層３、活性層
４、ＧａＡｌＡｓ第二クラッド層５が順次成長されてお
り、基板２は、第一クラッド層３の成長開始面からも光
を取り出せるよう除去される。基板２を除去した後の加
工に耐え得るように、例えば第一クラッド層３の層厚
を、約１００μｍ〜２００μｍの厚膜としている。
【０００９】また、クラッド層３，５のＡｌ混晶比を
０．７５〜０．８５とすることにより、同図に示すよう
にＡｌ混晶比が、成長方向に均一になっている。このよ
うな半導体発光素子１を製造する方法の一例を次に説明
する。
０．７５〜０．８５とすることにより、同図に示すよう
にＡｌ混晶比が、成長方向に均一になっている。このよ
うな半導体発光素子１を製造する方法の一例を次に説明
する。
【００１０】図２（Ａ）〜（Ｅ）はスライデングボ−ト
によるダブルヘテロ構造ＧａＡｌＡｓ半導体発光素子の
製造工程図である。スライデングボ−トは、グラファイ
ト製で、第１スライダ１１、第２スライダ１２及び固定
板１３から成る３層構造である。
によるダブルヘテロ構造ＧａＡｌＡｓ半導体発光素子の
製造工程図である。スライデングボ−トは、グラファイ
ト製で、第１スライダ１１、第２スライダ１２及び固定
板１３から成る３層構造である。
【００１１】固定板１３には基板結晶を固定するための
凹部２４が設けられており、その深さは０．８ｍｍとさ
れており、その底部には基板２が収納されるようになっ
ている。固定板１３上には摺動可能に前記第２スライダ
１２が設けられ、メルト（溶液）落下用の細い垂直通路
２０ａ，２０ｂ，２０ｃと、これの直角方向に連通する
溜部２１ａ，２１ｂ，２１ｃとが、ちょうど断面Ｌ字形
状を呈するようにそれぞれ３箇所設けられている。これ
ら溜部２１ａ，２１ｂ，２１ｃの高さは、それぞれ３ｍ
ｍ、１ｍｍ及び３ｍｍとされ、ここに溜められる成長メ
ルトを基板２５上に８０％以上の析出効率で成長を行わ
せるようにするための高さとしてある。
凹部２４が設けられており、その深さは０．８ｍｍとさ
れており、その底部には基板２が収納されるようになっ
ている。固定板１３上には摺動可能に前記第２スライダ
１２が設けられ、メルト（溶液）落下用の細い垂直通路
２０ａ，２０ｂ，２０ｃと、これの直角方向に連通する
溜部２１ａ，２１ｂ，２１ｃとが、ちょうど断面Ｌ字形
状を呈するようにそれぞれ３箇所設けられている。これ
ら溜部２１ａ，２１ｂ，２１ｃの高さは、それぞれ３ｍ
ｍ、１ｍｍ及び３ｍｍとされ、ここに溜められる成長メ
ルトを基板２５上に８０％以上の析出効率で成長を行わ
せるようにするための高さとしてある。
【００１２】そして、第２スライダ１２の上面側には、
この第２スライダ１２と摺動可能なように第１スライダ
１１が設けられ、Ｇａ，多結晶ＧａＡｓ，Ａｌ及びド−
パントを収納するためのメルト溜１４，１５，１６が夫
々設けられ、これらの形状は成長時に余剰な多結晶が各
溜部２１ａ，２１ｂ，２１ｃ内の成長メルトに落下しな
いようにロ−ト状に絞り込まれた形状となっている。ま
た、揮発性不純物の飛散防止のために蓋３０で各メルト
が密閉されており、高い温度まで昇温しても、揮発性不
純物が飛散することなく同じ濃度を保つことができる。
この第２スライダ１２と摺動可能なように第１スライダ
１１が設けられ、Ｇａ，多結晶ＧａＡｓ，Ａｌ及びド−
パントを収納するためのメルト溜１４，１５，１６が夫
々設けられ、これらの形状は成長時に余剰な多結晶が各
溜部２１ａ，２１ｂ，２１ｃ内の成長メルトに落下しな
いようにロ−ト状に絞り込まれた形状となっている。ま
た、揮発性不純物の飛散防止のために蓋３０で各メルト
が密閉されており、高い温度まで昇温しても、揮発性不
純物が飛散することなく同じ濃度を保つことができる。
【００１３】このような構成のスライデングボ−トによ
って、例えば、ｎクラッド層Ｇａ0.25Ａｌ0.75Ａｓ／Ｐ
活性層Ｇａ0.97Ａｌ0.03Ａｓ／Ｐクラッド層Ｇａ0.25Ａ
ｌ0.75Ａｓの成長を行なわせる工程につき、以下図面に
したがって説明する。成長厚は、発光効率を上げるため
に基板除去を行う必要があるので、厚く成長させること
が要求される。しかし、無限に成長厚を厚くできない。
成長層の厚さは、加工に耐える強度があればよく、その
全厚が１２０μｍ程度あれば耐えられることが経験的に
分かっているので、この厚さを得るように成長を行わせ
ればよいことになる。従って、このことを考慮して成長
を行わせる必要がある。
って、例えば、ｎクラッド層Ｇａ0.25Ａｌ0.75Ａｓ／Ｐ
活性層Ｇａ0.97Ａｌ0.03Ａｓ／Ｐクラッド層Ｇａ0.25Ａ
ｌ0.75Ａｓの成長を行なわせる工程につき、以下図面に
したがって説明する。成長厚は、発光効率を上げるため
に基板除去を行う必要があるので、厚く成長させること
が要求される。しかし、無限に成長厚を厚くできない。
成長層の厚さは、加工に耐える強度があればよく、その
全厚が１２０μｍ程度あれば耐えられることが経験的に
分かっているので、この厚さを得るように成長を行わせ
ればよいことになる。従って、このことを考慮して成長
を行わせる必要がある。
【００１４】第１スライダ１１のメルト溜１４，１５，
１６には、Ａｌの混晶比がそれぞれ0.75、0.03及び0.75
となるように入れ、メルト溜１４，１５には所定のＰ型
キャリア濃度が、メルト溜１６には所定のＮ型キャリア
濃度が得られるように適当量のＺｎ，Ｔｅを入れる。そ
して、凹部２４に３００μｍ厚のＰ型ＧａＡｓ基板２５
をセットする。このようにセットしたボ−トを図示しな
い反応管に導入する。真空引きしてからＨ2 還元雰囲気
ガスを３ｌ／ｍｉｎ流量で流す。次に９８０まで昇温
後、２時間均熱保持する（図１（Ａ））。
１６には、Ａｌの混晶比がそれぞれ0.75、0.03及び0.75
となるように入れ、メルト溜１４，１５には所定のＰ型
キャリア濃度が、メルト溜１６には所定のＮ型キャリア
濃度が得られるように適当量のＺｎ，Ｔｅを入れる。そ
して、凹部２４に３００μｍ厚のＰ型ＧａＡｓ基板２５
をセットする。このようにセットしたボ−トを図示しな
い反応管に導入する。真空引きしてからＨ2 還元雰囲気
ガスを３ｌ／ｍｉｎ流量で流す。次に９８０まで昇温
後、２時間均熱保持する（図１（Ａ））。
【００１５】第２スライダ１２の通路２０ａに第１スラ
イダ１１のメルト溜１４のメルト孔を重ね溜部２１ａに
メルト１７を流し込む。更に第１スライダ１１を図１
（Ａ）上右方に引き、メルト溜１４に入ったメルト１７
と切り離す。この時、メルト溜１５，１６のメルト孔が
垂直通路２０ｂ，２０ｃと対向しないようにする（図１
（Ｂ））。
イダ１１のメルト溜１４のメルト孔を重ね溜部２１ａに
メルト１７を流し込む。更に第１スライダ１１を図１
（Ａ）上右方に引き、メルト溜１４に入ったメルト１７
と切り離す。この時、メルト溜１５，１６のメルト孔が
垂直通路２０ｂ，２０ｃと対向しないようにする（図１
（Ｂ））。
【００１６】３〜５℃降下させた後、第１，２スライダ
共もに図面上左方向に移動し、溜部２１ａ内の成長メル
ト１７を基板２５上に乗せる（図１（Ｃ））。
共もに図面上左方向に移動し、溜部２１ａ内の成長メル
ト１７を基板２５上に乗せる（図１（Ｃ））。
【００１７】冷却速度０．１℃／ｍｉｎで８５０℃まで
冷却し、第１層目の成長を行なわせる。第１スライダ１
１を右方向に移動し、メルト溜１５，１６を第２スライ
ダ１２の垂直通路２０ｂ，２０ｃ上に重ねメルト１８，
１９を溜部２１ｂ，２１ｃに流す。そして、更に第１ス
ライダ１１を右方向に移動して溜部２１ｂ，２１ｃに入
ったメルト１８，１９とそれぞれ切り離す（図１
（Ｄ））。
冷却し、第１層目の成長を行なわせる。第１スライダ１
１を右方向に移動し、メルト溜１５，１６を第２スライ
ダ１２の垂直通路２０ｂ，２０ｃ上に重ねメルト１８，
１９を溜部２１ｂ，２１ｃに流す。そして、更に第１ス
ライダ１１を右方向に移動して溜部２１ｂ，２１ｃに入
ったメルト１８，１９とそれぞれ切り離す（図１
（Ｄ））。
【００１８】この後、第１，２スライダとを一体的に左
方向に移動し、メルト１８，１９を順次基板２５上に移
動させ、第２，３層の成長を行わせる。８３０℃になっ
たら、更に第１，２スライダとを左方向に移動し、基板
２５上からメルトを除去し室温まで冷やす（図１
（Ｅ））。
方向に移動し、メルト１８，１９を順次基板２５上に移
動させ、第２，３層の成長を行わせる。８３０℃になっ
たら、更に第１，２スライダとを左方向に移動し、基板
２５上からメルトを除去し室温まで冷やす（図１
（Ｅ））。
【００１９】このようにして、成長した表面層にはメル
ト残りは全くなく組成均一な良好な結晶層が得られた。
また、Ｐクラッド層、Ｐ活性層及びｎクラッド層の厚さ
は、夫々１２５μｍ、０．２μｍ及び１０μｍであっ
た。また、基板凹部２４が深くてメルトが成長面全体に
残ったりもしない。これは、前述したように溜部２１
ａ，２１ｂ，２１ｃの高さ（メルト厚）を、それぞれ３
ｍｍ、１ｍｍ及び３ｍｍとし、成長メルトを基板２５上
に８０％以上の析出効率で成長するようにしたためであ
る。
ト残りは全くなく組成均一な良好な結晶層が得られた。
また、Ｐクラッド層、Ｐ活性層及びｎクラッド層の厚さ
は、夫々１２５μｍ、０．２μｍ及び１０μｍであっ
た。また、基板凹部２４が深くてメルトが成長面全体に
残ったりもしない。これは、前述したように溜部２１
ａ，２１ｂ，２１ｃの高さ（メルト厚）を、それぞれ３
ｍｍ、１ｍｍ及び３ｍｍとし、成長メルトを基板２５上
に８０％以上の析出効率で成長するようにしたためであ
る。
【００２０】このことにつき更に詳しく説明する。析出
効率は、成長メルトに溶けている溶質が結晶化に寄与し
た割合を示し、この関係は次式で示される。 成長厚さ＝Ｓ・ρ0 ・ｄ1 ・η／ρ1 このとき、η ：析出効率 Ｓ ：溶解度 ρ0 ：溶媒の密度 ρ1 ：結晶の密度 ｄ1 ：成長メルト厚
効率は、成長メルトに溶けている溶質が結晶化に寄与し
た割合を示し、この関係は次式で示される。 成長厚さ＝Ｓ・ρ0 ・ｄ1 ・η／ρ1 このとき、η ：析出効率 Ｓ ：溶解度 ρ0 ：溶媒の密度 ρ1 ：結晶の密度 ｄ1 ：成長メルト厚
【００２１】上式より、成長厚さを厚くするためには、
成長メルト厚を厚くすればよい。しかし、成長メルト厚
が厚くするにしたがって析出効率は低くなっていく。こ
れは、グラファイト上では結晶核が無数に存在するので
成長メルト厚が厚くなると、同じだけ温度を冷却したと
きグラファイト上への過飽和度が大きくなり、グラファ
イト上での析出がしやすくなるためである。いったん成
長が始まると、最初に成長した微結晶が核となり、次々
と成長し大きくなっていく。基板上でのメルト残りは、
グラファイトとこの微結晶との結合が弱いので、スライ
ダを移動した時の振動やメルトの抵抗でその一部が成長
メルト中に落下して基板上に到着し、そのまま留まって
しまうために起こると考えられる。これを防止するため
には、グラファイト上に析出する微結晶の成長を抑える
こと、即ち、析出効率を向上させることが必要になる。
成長メルト厚を厚くすればよい。しかし、成長メルト厚
が厚くするにしたがって析出効率は低くなっていく。こ
れは、グラファイト上では結晶核が無数に存在するので
成長メルト厚が厚くなると、同じだけ温度を冷却したと
きグラファイト上への過飽和度が大きくなり、グラファ
イト上での析出がしやすくなるためである。いったん成
長が始まると、最初に成長した微結晶が核となり、次々
と成長し大きくなっていく。基板上でのメルト残りは、
グラファイトとこの微結晶との結合が弱いので、スライ
ダを移動した時の振動やメルトの抵抗でその一部が成長
メルト中に落下して基板上に到着し、そのまま留まって
しまうために起こると考えられる。これを防止するため
には、グラファイト上に析出する微結晶の成長を抑える
こと、即ち、析出効率を向上させることが必要になる。
【００２２】過飽和から成長は行うのでメルトが基板上
に到達すると基板と対抗するグラファイトと基板との間
でそのグラファイト側から基板側に流れるようなＡｓ濃
度の傾きができ成長が可能となる。Ａｓの溶解度は温度
で決まるので薄いメルト厚でグラファイト側が飽和に達
したとするとメルト厚が厚くなってもＡｓの溶解度の傾
きは同じなので厚いメルト厚ではその温度ではすでにグ
ラファイト上への析出が発生していることになる。従っ
て析出効率を上げるためにはメルト厚は薄くしていくこ
とが必要といえる。
に到達すると基板と対抗するグラファイトと基板との間
でそのグラファイト側から基板側に流れるようなＡｓ濃
度の傾きができ成長が可能となる。Ａｓの溶解度は温度
で決まるので薄いメルト厚でグラファイト側が飽和に達
したとするとメルト厚が厚くなってもＡｓの溶解度の傾
きは同じなので厚いメルト厚ではその温度ではすでにグ
ラファイト上への析出が発生していることになる。従っ
て析出効率を上げるためにはメルト厚は薄くしていくこ
とが必要といえる。
【００２３】このようなことから、メルト厚を薄くして
析出効率を８０％以上に向上させると、基板上でのメル
ト残りは全くなく、また基板上の完全なメルト残り除去
のためには最低限８０％の析出効率が必要であることが
確認されている。各組成成長メルトによりメルト厚を変
えるのは、各組成によってＡｓの溶解度が異なるので過
飽和度が異なるためである。即ち、活性層では組成がほ
とんどＧａＡｓに近く過飽和度が大きいので、特にメル
ト厚を薄くする必要があるために薄くなっている。過飽
和度が大きいメルトからの成長では、メルト厚を薄くし
ていけば高い析出効率の成長が可能となり、メルト残り
の無い安定した組成の結晶層を得ることができる。
析出効率を８０％以上に向上させると、基板上でのメル
ト残りは全くなく、また基板上の完全なメルト残り除去
のためには最低限８０％の析出効率が必要であることが
確認されている。各組成成長メルトによりメルト厚を変
えるのは、各組成によってＡｓの溶解度が異なるので過
飽和度が異なるためである。即ち、活性層では組成がほ
とんどＧａＡｓに近く過飽和度が大きいので、特にメル
ト厚を薄くする必要があるために薄くなっている。過飽
和度が大きいメルトからの成長では、メルト厚を薄くし
ていけば高い析出効率の成長が可能となり、メルト残り
の無い安定した組成の結晶層を得ることができる。
【００２４】以上のようにして、必要な厚さのＡｌ混晶
比を０．７５〜０．８５としたＧａＡｌＡｓ半導体層を
作製するために、ここでは、メルト厚を３ｍｍ程度とし
て、析出効率を８０％以上と高めることで実現してい
る。
比を０．７５〜０．８５としたＧａＡｌＡｓ半導体層を
作製するために、ここでは、メルト厚を３ｍｍ程度とし
て、析出効率を８０％以上と高めることで実現してい
る。
【００２５】
【発明の効果】本発明によれば、活性層を挟み込むクラ
ッド層のＡｌ混晶比が０．７５〜０．８５であるＧａＡ
ｌＡｓダブルヘテロ構造半導体発光素子を形成したの
で、クラッド層の成長方向に対してＡｌ混晶比が均一
で、活性層の両界面で第二クラッド層及び第一クラッド
層のＡｌ混晶比が等しいので、活性層への応力を低減で
き、十分な信頼性を確保できる。また、Ａｌ混晶比が大
きいので十分なキャリア閉じ込め効果が得られる。
ッド層のＡｌ混晶比が０．７５〜０．８５であるＧａＡ
ｌＡｓダブルヘテロ構造半導体発光素子を形成したの
で、クラッド層の成長方向に対してＡｌ混晶比が均一
で、活性層の両界面で第二クラッド層及び第一クラッド
層のＡｌ混晶比が等しいので、活性層への応力を低減で
き、十分な信頼性を確保できる。また、Ａｌ混晶比が大
きいので十分なキャリア閉じ込め効果が得られる。
【図１】本発明による半導体発光素子の液相エピタキシ
ャル成長方向とＡｌ混晶比との関係を示す図である。
ャル成長方向とＡｌ混晶比との関係を示す図である。
【図２】スライデングボ−トによるダブルヘテロ構造Ｇ
ａＡｌＡｓ半導体発光素子を得るための工程図である。
ａＡｌＡｓ半導体発光素子を得るための工程図である。
【図３】従来の半導体発光素子の液相エピタキシャル成
長方向とＡｌ混晶比との関係を示す図である。
長方向とＡｌ混晶比との関係を示す図である。
１ 半導体発光素子 ２ 基板 ３ 第一クラッド層 ４ 活性層 ５ 第二クラッド層 １１ 第１スライダ １２ 第２スライダ １３ 固定板 １４，１５，１６ メルト溜 １７，１８，１９ メルト（溶液） ２０ａ，２０ｂ，２０ｃ 垂直通路 ２１ａ，２１ｂ，２１ｃ 溜部 ２４ 凹部（基板収容部） ２５ 蓋
Claims (1)
- 【請求項１】液相エピタキシャル徐冷法により、基板が
収容された基板収容部内に結晶成長用溶液を装填して前
記基板上に複数層の液相エピタキシャル成長を行うＧａ
ＡｌＡｓ系ダブルヘテロ構造半導体発光素子の製造方法
において、 基板上に第一及び第二クラッド層のＡｌ混晶比を０．７
５〜０．８５として第一クラッド層、活性層、第二クラ
ッド層を順次連続的に液相エピタキシャル成長させるこ
とを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17177294A JPH0818099A (ja) | 1994-06-30 | 1994-06-30 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17177294A JPH0818099A (ja) | 1994-06-30 | 1994-06-30 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818099A true JPH0818099A (ja) | 1996-01-19 |
Family
ID=15929399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17177294A Pending JPH0818099A (ja) | 1994-06-30 | 1994-06-30 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818099A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308376A (ja) * | 2000-04-24 | 2001-11-02 | Showa Denko Kk | 半導体発光素子用エピタキシャルウェハ |
| KR100482174B1 (ko) * | 2001-08-08 | 2005-04-13 | 삼성전기주식회사 | 기판제거 기술을 이용한 GaN계 LED 제작 방법 |
-
1994
- 1994-06-30 JP JP17177294A patent/JPH0818099A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308376A (ja) * | 2000-04-24 | 2001-11-02 | Showa Denko Kk | 半導体発光素子用エピタキシャルウェハ |
| KR100482174B1 (ko) * | 2001-08-08 | 2005-04-13 | 삼성전기주식회사 | 기판제거 기술을 이용한 GaN계 LED 제작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3632431A (en) | Method of crystallizing a binary semiconductor compound | |
| US3759759A (en) | Push pull method for solution epitaxial growth of iii v compounds | |
| JPH0818099A (ja) | 半導体発光素子の製造方法 | |
| JP2008300603A (ja) | 半導体製造装置 | |
| US3981764A (en) | III-V Compound semi-conductor crystal growth from a liquid phase on a substract including filtering liquid phase | |
| JPH06291068A (ja) | 液相エピタキシャル成長方法 | |
| JP2841826B2 (ja) | 液相エピタキシヤル成長方法 | |
| JPS58120600A (ja) | ３―ｖ族化合物半導体のエピタキシカル成長方法 | |
| JPS5853826A (ja) | 液相エピタキシヤル成長方法 | |
| JPH0682847U (ja) | 液相エピタキシャル成長装置 | |
| EP0344904A2 (en) | Growth of semi-insulating indium phosphide by liquid phase epitaxy | |
| JPS60236221A (ja) | 液相エピタキシヤル成長法 | |
| JP4010439B2 (ja) | 半導体混晶の成長方法 | |
| van Oirschot et al. | LPE growth of DH laser structures with the double source method | |
| JPH0712093B2 (ja) | 発光半導体素子基板及びその製造方法 | |
| JPH0563235A (ja) | 半導体素子の製造方法 | |
| JP2003267794A (ja) | 結晶成長方法及び結晶成長装置 | |
| JP3613319B2 (ja) | 液相エピタキシャル成長方法及びそれを実施する装置 | |
| JPH08301690A (ja) | 液相エピタキシャル成長方法 | |
| JPS6311597A (ja) | 液相エピタキシヤル成長方法及びその装置 | |
| JPH0510314B2 (ja) | ||
| JPH06295874A (ja) | 液相エピタキシャル成長方法およびその成長装置 | |
| JPH08288545A (ja) | 発光ダイオード及びその製造方法 | |
| JPS60137014A (ja) | 液相エピタキシヤル結晶成長用装置 | |
| JPH05206041A (ja) | 半導体材料の液相成長法 |