JPH0818432A - 駆動回路 - Google Patents

駆動回路

Info

Publication number
JPH0818432A
JPH0818432A JP6146339A JP14633994A JPH0818432A JP H0818432 A JPH0818432 A JP H0818432A JP 6146339 A JP6146339 A JP 6146339A JP 14633994 A JP14633994 A JP 14633994A JP H0818432 A JPH0818432 A JP H0818432A
Authority
JP
Japan
Prior art keywords
signal
output signal
mos transistor
channel mos
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6146339A
Other languages
English (en)
Other versions
JP2692589B2 (ja
Inventor
Masakatsu Yamashina
正勝 山品
Yoichi Koseki
陽一 小関
Masayuki Mizuno
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6146339A priority Critical patent/JP2692589B2/ja
Priority to US08/495,032 priority patent/US5559461A/en
Publication of JPH0818432A publication Critical patent/JPH0818432A/ja
Application granted granted Critical
Publication of JP2692589B2 publication Critical patent/JP2692589B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】長配線、微細配線、大負荷容量を駆動する多段
パストランジスタ回路や長エモリのワード線駆動回路や
クロック回路やバス回路、等の大容量負荷駆動回路、等
の高抵抗かつ大容量な経路で生じる緩やかな信号の変化
を高速に検出し遅延時間を削減する回路と、配線間容量
結合や基板を通した容量結合、等により生じる信号線電
位の誤った変動を無視し回路の動作を高信頼性化する駆
動回路を提供する。 【構成】入力信号が変化している状態を検出し変化して
いる状態の時間に比例した時間だけ入力信号の変化前の
電圧状態またはその反転状態またはその両方を出力信号
とする第１および第２の制御回路から構成され、従来の
高速駆動回路のように入力信号の遅延時間が長すぎると
使用できなかったり、遅延回路の遅延時間以下の周期の
周波数で使用できない等の問題がなくなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は駆動回路に関し、特に長
配線、微細配線および大負荷容量を駆動する多段パスト
ランジスタ回路またはメモリのワード線駆動回路または
クロック回路またはバス回路の大容量負荷駆動回路、等
の高抵抗かつ大容量な経路で生じる緩やかな信号の変化
を高速に検出し遅延時間を削減する回路と、配線間容量
結合や基板を通した容量結合等により生じる信号線電位
の誤った変動を無視し回路の動作を高信頼性化する駆動
回路に関する。
【０００２】
【従来の技術】図１４は従来の高速駆動回路の１例を示
す回路図である。
【０００３】図１４（ａ）を参照すると、この従来の高
速駆動回路は、入力信号線Ｉ１４０１をゲートに入力す
るｐＭＯＳトランジスタＴ１４０１およびＴ１４０２
と、入力信号線Ｉ１４０１をゲートに入力するｎＭＯＳ
トランジスタＴ１４０４およびＴ１４０５と、入力信号
線Ｉ１４０１を入力し反転信号をある一定の時間後に出
力する遅延回路Ｄ１４０１と、遅延回路Ｄ１４０１の出
力信号をゲートに入力するｐＭＯＳトランジスタＴ１４
０３とｎＭＯＳトランジスタＴ１４０６とから構成され
る。
【０００４】遅延回路Ｄ１４０１は多段接続したインバ
ータ回路で構成する。
【０００５】次に、図１４（ｂ）を参照してこの高速駆
動回路の動作を説明すると、入力信号線Ｉ１４０１の信
号が変化しても、遅延回路Ｄ１４０１の出力信号はイン
バータ段数等で決められた一定の遅延時間の間、入力信
号Ｉ１４０１の信号が変化する前の信号の反転値を保持
する。この信号がトランジスタＴ１４０３のゲートとト
ランジスタＴ１４０６のゲートに入力される事でこの駆
動回路の論理しきい値が変化する。
【０００６】その変化の仕方は、入力信号線Ｉ１４０１
の信号が０レベルから１レベルに変わるときは論理しき
い値は低く、入力信号Ｉ１４０１の信号が１レベルから
０レベルに変わるときは、論理しきい値は高くなる。
【０００７】この結果、高抵抗配線や大容量回路を駆動
して変化が緩やかな信号を高速に検出して遅延を削減で
きる。
【０００８】図１５は他の従来の高ノイズマージン駆動
回路の１例を示す回路図である。
【０００９】図１５（ａ）を参照すると、この駆動回路
は、駆動入力信号線Ｉ１５０１をゲートに入力するｐＭ
ＯＳトランジスタＴ１５０１およびＴ１５０２と、入力
信号線Ｉ１５０１をゲートに入力するｎＭＯＳトランジ
スタＴ１５０４およびＴ１５０５と、駆動回路の出力信
号Ｚ１５０２を入力し反転信号を出力するインバータＶ
１５０１と、インバータＶ１５０１の出力信号Ｚ１５０
１をゲートに入力するｐＭＯＳトランジスタＴ１５０３
とｎＭＯＳトランジスタＴ１５０６とから構成される。
【００１０】次に、図１５（ｂ）を参照すると、この駆
動回路は、入力信号線Ｉ１５０１の信号が変化してもこ
の駆動回路の出力信号Ｚ１５０２は駆動回路の論理しき
い値が出力信号が反転しにくい様に変化するため、入力
信号が十分変化しないと出力信号は変化しない。その変
化の仕方は、入力信号線Ｉ１５０１の信号が０レベルか
ら１レベルに変わるときは論理しきい値は高く、入力信
号線Ｉ１５０１の信号が１レベルから０レベルに変わる
ときは、論理しきい値は低くなる。
【００１１】この結果、雑音の生じやすい入出力バッフ
ァ等のノイズマージンを大きくできる。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
高速駆動回路は、遅延回路が多段接続したインバータ回
路等で構成され作り込まれているため、入力信号の変化
時間が遅延時間よりも長い場合使用できない問題があ
る。
【００１３】また、遅延回路の遅延時間が作り込まれて
いるため、その時間で決められた以下の周期の周波数で
動かすことはできない。
【００１４】さらに、入力信号が変化しはじめるとすぐ
に出力信号が変化するため、ノイズに対して誤動作しや
すい問題もあった。
【００１５】さらに、従来の高ノイズマージン駆動回路
は、入力信号が十分変化しないと出力信号が変化しない
ため、高抵抗配線や大容量回路を駆動して変化が緩やか
な信号を入力すると遅延時間が大きくなってしまう問題
点があった。
【００１６】
【課題を解決するための手段】本発明の駆動回路は、第
１の信号を入力し前記第１の信号が変化している状態を
検出し変化している状態の時間に比例した時間だけ前記
第１の信号の変化前の電圧状態またはその反転状態また
はその両方を出力信号とし前記第１の信号の変化してい
る状態の時間に比例した時間の後前記第１の信号の変化
後の信号またはその反転信号またはその両方を出力信号
とする第１の制御回路と、前記第１の信号と前記第１の
制御回路の出力信号を入力し前記第１の信号の変化を検
出しただちに出力信号を変化させる第２の制御回路とか
ら構成される。
【００１７】また、本発明の駆動回路は前記第１の制御
回路の第１の出力信号と前記第２の制御回路の第２の出
力信号から前記第１の信号の電圧の変化する方向を検出
しその信号電圧の変化速度を速くするように充電および
放電を行う第３の制御回路から構成される。
【００１８】さらに、本発明の駆動回路は、前記第１の
制御回路の前記第１の出力信号と前記第２の制御回路の
前記第２の出力信号から前記第１の信号の電圧の変化し
ている時間を検出し前記第１の信号の経路をその時間だ
け遮断する第４の制御回路から構成される。
【００１９】またさらに、本発明の駆動回路は、前記第
１の制御回路の前記第１の出力信号と前記第２の制御回
路の前記第２の出力信号を比較し一致しているか否かを
出力する比較回路から構成される。
【００２０】またさらに、本発明の駆動回路の前記第１
の制御回路は、前記第１の信号をゲートにする第１のｐ
チャネルＭＯＳトランジスタと、前記第１の信号をゲー
トに入力し前記第１のｐチャネルトランジスタと直列接
続する第２のｐチャネルＭＯＳトランジスタと、前記第
１の信号をゲートに入力し前記第１のｎチャネルＭＯＳ
トランジスタと直列接続する第２のｎチャネルＭＯＳト
ランジスタと、前記第２のｐチャネルＭＯＳトランジス
タと前記第２のｎチャネルＭＯＳトランジスタとを直列
接続しこの接続点から前記第１の出力信号の反転信号を
ゲートに入力しソースを前記第１のｐチャネルＭＯＳト
ランジスタのソースにドレインを前記第１のｐチャネル
ＭＯＳトランジスタのドレインに接続する第３のｐチャ
ネルＭＯＳトランジスタと、前記第１の出力信号の反転
信号をゲートに入力しソースを前記第１のｎチャネルＭ
ＯＳトランジスタのソースにドレインを前記第１のｎチ
ャネルＭＯＳトランジスタのドレインに接続する第３の
ｎチャネルＭＯＳトランジスタとから構成される。
【００２１】さらに、本発明の駆動回路の前記第２の制
御回路は、前記第１の信号をゲートにする第４のｐチャ
ネルＭＯＳトランジスタと、前記第１の信号をゲートに
入力し前記第４のｐチャネルトランジスタと直列接続す
る第５のｐチャネルＭＯＳトランジスタと、前記第１の
信号をゲートに入力し前記第４のｎチャネルＭＯＳトラ
ンジスタと直列接続する第５のｎチャネルＭＯＳトラン
ジスタと、前記第２のｐチャネルＭＯＳトランジスタと
前記第５のｎチャネルＭＯＳトランジスタとを直列接続
しこの接続点から前記第２の出力信号を出力し、前記第
１の出力信号をゲートに入力しソースを前記第４のｐチ
ャネルＭＯＳトランジスタのソースにドレインを前記第
４のｐチャネルＭＯＳトランジスタのドレインに接続す
る第６のｐチャネルＭＯＳトランジスタと、前記第１の
出力信号をゲートに入力しソースを前記第４のｎチャネ
ルＭＯＳトランジスタのソースにドレインを前記第４の
ｎチャネルＭＯＳトランジスタのドレインに接続する第
６のｎチャネルＭＯＳトランジスタとから構成される。
【００２２】また、さらに、本発明の駆動回路の前記第
３の制御回路は、前記第２の信号をゲートに入力する第
７のｎチャネルＭＯＳトランジスタと、前記第１の出力
信号の反転信号をゲートに入力し前記第７のｎチャネル
ＭＯＳトランジスタと直列接続する第８のｎチャネルＭ
ＯＳトランジスタと、前記第２の出力信号をゲートに入
力する第７のｐチャネルＭＯＳトランジスタと、前記第
１の出力信号の反転信号をゲートに入力し前記第７のｐ
チャネルＭＯＳトランジスタと直列接続する第８のｐチ
ャネルＭＯＳトランジスタとを備え、前記第８のｎおよ
びｐチャネルトランジスタのそれぞれを直列接続し、こ
の接続点に前記第１の信号を接続する構成である。
【００２３】
【実施例】次に本発明の実施例について説明する。
【００２４】図１は本願発明の第１の実施例の駆動回路
の回路図である。
【００２５】図１を参照すると、この駆動回路は、入力
信号線Ｉ１０１の信号が変化している状態を検出し変化
している状態の時間に比例した時間だけ入力信号線Ｉ１
０１の信号の変化前の電圧状態またはその反転状態また
はその両方を出力信号として信号線Ｚ１０２に出力し、
入力信号線Ｉ１０１の信号の変化している状態の時間に
比例した時間の後、入力信号Ｉ１０１の信号の変化後の
信号またはその反転信号またはその両方を出力信号とし
て出力信号線Ｚ１０２に出力する第１の制御回路Ｃ１０
１と、入力信号線Ｉ１０１の信号と第１の制御回路Ｃ１
０１の出力信号Ｚ１０２を入力し、入力信号線前Ｉ１０
１の信号の変化を検出しただちに出力信号線Ｚ１０１の
信号を変化させる第２の制御回路Ｃ１０２とから構成さ
れる。
【００２６】なお、入力信号線Ｉ１０１は一本でも複数
本でも良く、その信号値は信号の反転値、正転値、また
はその両方でも良い。同様に出力信号線Ｚ１０１および
Ｚ１０２のそれぞれは一本でも複数本でも良く、その信
号値は信号の反転値、正転値、まはその両方でも良い。
【００２７】本願発明の第１の実施例の駆動回路は、入
力信号が変化している状態を検出して変化している状態
の時間に比例した時間だけ入力信号の変化前の電圧状態
またはその反転状態またはその両方を出力信号とする制
御回路を用いるため、従来の高速駆動回路のように入力
信号の遅延時間が長すぎると使用できなかったり、遅延
回路の遅延時間以下の周期の周波数で使用できない等の
問題がなく、どのような立ち上がり遅延時間の回路であ
ったも使用できるし、遅延時間が固定された遅延回路が
ないので任意の周波数で動作できる。
【００２８】図２は本願発明の第２の実施例の駆動回路
の回路図である。入力信号線Ｉ１０１と信号線Ｉ１０３
は同一電位である。
【００２９】図２を参照すると、本願発明の第２の実施
例の駆動回路は、入力信号線Ｉ１０１（＝Ｉ１０３）の
信号が変化している状態を検出し変化している状態の時
間に比例した時間だけＩ１０１（＝Ｉ１０３）の信号の
変化前の電圧状態またはその反転状態またはその両方を
出力信号として出力信号線Ｚ２０２に出力し、入力信号
線Ｉ１０１（＝Ｉ１０３）の信号の変化している状態の
時間に比例した時間の後、入力信号線Ｉ１０１（＝Ｉ１
０３）の信号の変化後の信号またはその反転信号または
その両方を出力信号として出力信号線Ｚ２０２に出力す
る第１の制御回路Ｃ１０１を有し、信号線Ｉ１０１（＝
Ｉ１０３）の信号と第１の制御回路Ｃ１０１の出力信号
Ｚ２０２の信号を入力し、入力信号線Ｉ１０１（＝Ｉ１
０３）の信号の変化を検出しただちに出力信号線Ｚ２０
１の信号を変化させる第２の制御回路Ｃ１０２を有し、
さらに、第１の制御回路Ｃ１０１の出力線Ｚ２０２の信
号と第２の制御回路Ｃ１０２の出力信号線Ｚ２０１の信
号から入力信号線Ｉ１０１（＝Ｉ１０３）の信号電圧の
変化する方向を検出しその信号電圧の変化速度を速くす
るように充電および放電を行う第３の制御回路Ｃ２０１
を有する構成である。
【００３０】なお、入力信号線Ｉ１０１（＝Ｉ１０３）
は一本でも複数本でも良く、その信号値は信号の反転
値、正転値、またはその両方でも良い。同様に出力信号
線Ｚ２０１およびＺ２０２のそれぞれは一本でも複数本
でも良く、その信号値は信号の反転値、正転値、または
その両方でも良い。
【００３１】本願発明の第２の実施例の駆動回路は、入
力信号の変化状態を検出するだけでなく変化の方向を検
出し信号の変化を加速する回路を動作させるため、高ノ
イズマージンと遅延時間の削減の両方を達成できる。
【００３２】図３は本願発明の第３の実施例の駆動回路
の回路図である。信号線Ｉ１０３と信号線Ｉ１０６は同
一電位であるが信号線Ｉ１０１と信号線Ｉ１０６は第４
の制御回路Ｃ３０１により遮断されると同電位ではなく
なる。
【００３３】図３を参照してこの駆動回路を説明する。
【００３４】この駆動回路は、入力信号線Ｉ１０１（＝
Ｉ１０３）の信号が変化している状態を検出し変化して
いる状態の時間に比例した時間だけ信号線Ｉ１０１（＝
Ｉ１０３）の信号の変化前の電圧状態またはその反転状
態またはその両方を出力信号線Ｚ３０２の信号とし入力
信号線Ｉ１０１（＝Ｉ１０３）の信号の変化している状
態の時間に比例した時間の後、入力信号線Ｉ１０１（＝
Ｉ１０３）の信号の変化後の信号またはその反転信号ま
たはその両方を出力信号線Ｚ３０２の信号とする第１の
制御回路Ｃ１０１を有し、さらに、入力信号線Ｉ１０１
（＝Ｉ１０３）の信号と第１の制御回路Ｃ１０１の出力
信号線Ｚ３０２の信号を入力しＩ１０１（＝Ｉ１０３）
の信号の変化を検出しただちに出力信号を変化させる第
２の制御回路Ｃ１０２の出力信号線Ｚ３０１の信号から
入力信号線Ｉ１０１（＝Ｉ１０３）の信号の電圧の変化
する方向を検出しその信号電圧の変化速度を速くするよ
うに充電および放電を行う第３の制御回路Ｃ２０１と、
第１の制御回路Ｃ１の出力信号線Ｚ３０２の信号と第２
の制御回路Ｃ１０２の出力信号線Ｚ３０１の信号からＩ
１０１（＝Ｉ１０３）の信号の電圧の変化している時間
を検出しＩ１０１の信号の経路をその時間だけ遮断し、
入力信号線Ｉ１０１およびＩ１０６を同電位でなくする
第４の制御回路Ｃ３０１とを有して構成される。
【００３５】なお、入力信号線Ｉ１０１は一本でも複数
本でも良く、その信号値は信号の反転値、正転値、また
はその両方でも良い。
【００３６】本願発明の第３の実施例の駆動回路は、入
力信号の変化状態を検出するだけでなく変化の方向を検
出し信号の変化を加速する回路を動作させると同時に、
入力信号の経路を切り放す事で信号の変化を加速する回
路の高速化の効果をより効果的にし、いっそうの遅延時
間の削減を実現できる。
【００３７】本願発明の第４の実施例の駆動回路の回路
図である図４を参照すると、この駆動回路は、入力信号
線Ｉ１０１を入力し入力信号線Ｉ１０１の信号が変化し
ている状態を検出し変化している状態の時間に比例した
時間だけＩ１０１の信号が変化前の電圧状態またはその
反転状態またはその両方を出力信号として出力信号線Ｚ
１０２に出力し、入力信号線Ｉ１０１の信号の変化して
いる状態時間に比例した時間の後、入力信号線Ｉ１０１
の信号の変化後の信号またはその反転信号またはその両
方を出力信号として出力信号線Ｚ１０２に出力する第１
の制御回路Ｃ１０１と、入力信号線Ｉ１０１の信号と第
１の制御回路Ｃ１０１の出力信号Ｚ１０２を入力し、入
力信号線前Ｉ１０１の信号の変化を検出しただちに出力
信号線Ｚ１０１の信号を変化させる第２の制御回路Ｃ１
０２と、第１の制御回路Ｃ１０１の出力信号線Ｚ１０２
の信号と第２の制御回路Ｃ１０２の出力信号線Ｚ１０１
の信号を比較し一致信号および不一致信号を比較出力信
号線Ｚ１０３に出力する比較回路Ｃ１０３とから構成さ
れる。
【００３８】なお、入力信号線Ｉ１０１は一本でも複数
本でも良く、その信号値は、正転値、またはその両方で
も良い。同様に出力信号線Ｚ１０１とＺ１０２は一本で
も複数本でも良く、その信号値は信号の反転値、正転
値、またはその両方でも良い。
【００３９】本願発明の第４の実施例においては、入力
信号が変化するとすぐに出力信号が変化する回路の出力
信号と、入力信号が変化してもすぐには出力信号が変化
せず信号変化が終わりかけて出力信号が変化する回路の
出力信号を比較しそれが一致していると正しい信号、そ
れが異なっていると信号の 化中または誤りとすること
で、入力信号が変化するとすぐに出力信号が変化する回
路の出力信号を用いて進めている処理が正しい答かどう
かを判断できる。
【００４０】図５は本願発明の第５の実施例の駆動回路
を示す回路図である。入力信号線Ｉ１０１と信号線Ｉ１
０３は同一電位である。
【００４１】図５を参照すると、この駆動回路は、入力
信号線Ｉ１０１（＝Ｉ１０３）の信号が変化している状
態を検出し変化している状態の時間に比例した時間だけ
Ｉ１０１（＝Ｉ１０３）の信号の変化前の電圧状態また
はその反転状態またはその両方を出力信号として出力信
号線Ｚ２０２に出力し、入力信号線Ｉ１０１（＝Ｉ１０
３）の信号の変化している状態の時間に比例した時間の
後、入力信号線Ｉ１０１（＝Ｉ１０３）の信号の変化後
の信号またはその反転信号またはその両方を出力信号と
して出力信号線Ｚ２０２に出力する第１の制御回路Ｃ１
０１を有し、さらに信号線Ｉ１０１（＝Ｉ１０３）の信
号と第１の制御回路Ｃ１０１の出力信号Ｚ２０２の信号
を入力し、入力信号線Ｉ１０１（＝Ｉ１０３）の信号の
変化を検出しただちに出力信号線Ｚ２０１の信号を変化
させる第２の制御回路Ｃ１０２を有し、さらに第１の制
御回路Ｃ１０１の出力信号線Ｚ２０２の信号と第２の制
御回路Ｃ１０２の出力信号線Ｚ２０１の信号から入力信
号線Ｉ１０１（＝Ｉ１０３）の信号電圧の変化する方向
を検出しその信号電圧の変化速度を速くするように充電
および放電を行う第３の制御回路Ｃ２０１、第１の制御
回路Ｃ１０１の出力信号線Ｚ２０２の信号と第２の制御
回路Ｃ１０２の出力信号線Ｚ２０１の信号を比較し一致
信号および不一致信号を比較出力信号線Ｚ１０３に出力
する比較回路Ｃ１０３とを有する構成である。
【００４２】なお、入力信号Ｉ１０１（＝Ｉ１０３）は
一本でも複数本でも良く、その信号値は信号の反転値、
正転値、またはその両方でも良い。同様に出力信号線Ｚ
２０１とＺ２０２は一本でも複数本でも良く、その信号
値は信号の反転値、正転値、またはその両方でも良い。
【００４３】本願発明の第５の実施例の駆動回路は、入
力信号の変化の方向を検出し信号の変化を加速する回路
を動作させるので、入力信号が変化するとすぐに出力信
号が変化する回路の出力信号と、入力信号が変化しても
すぐには出力信号が変化せず信号変化が終わりかけて出
力信号が変化する回路の出力信号を比較しそれが一致し
ていると正しい信号、それが異なっていると信号の変化
中または誤りとする判断を速く下せる。この結果、誤り
検出後の再処理等の誤りからの復帰を速く行う事ができ
る。
【００４４】図６は本願発明の第６の実施例の駆動回路
を示す回路図である。信号線Ｉ１０３と信号線Ｉ１０６
は同一電位であるが信号線Ｉ１０１およびＩ１０６は第
４の制御回路Ｃ３０１により遮断されると同電位ではな
くなる。
【００４５】図６を参照すると、この駆動回路は、入力
信号線Ｉ１０１（＝Ｉ１０６＝Ｉ１０３）の信号が変化
している状態を検出し変化している状態の時間に比例し
た時間だけＩ１０１（＝Ｉ１０６＝Ｉ１０３）の信号の
変化前の電圧状態またはその反転場体またはその両方を
出力信号線Ｚ３０２の信号としＩ１０１（＝Ｉ１０６＝
Ｉ１０３）の信号の変化している状態の時間に比例した
時間の後、Ｉ１０１（＝Ｉ１０６＝Ｉ１０３）の信号の
変化後の信号またはその反転信号またはその両方を出力
信号線Ｚ３０２の信号とする第１の制御回路Ｃ１０１を
有する。さらにこの駆動回路は入力信号線Ｉ１０１（＝
Ｉ１０６＝Ｉ１０３）の信号と第１の制御回路Ｃ１０１
の出力信号線Ｚ３０２の信号を入力し入力信号線Ｉ１０
１（＝Ｉ１０６＝Ｉ１０３）の信号の変化を検出しただ
ちに出力信号をを変化させる第２の制御回路Ｃ１０２の
出力信号線Ｚ３０１の信号からＩ１０１（＝Ｉ１０６＝
Ｉ１０３）の信号の電圧の変化する方向を検出しその信
号電圧の変化速度を速くするように充電および放電を行
う第３の制御回路Ｃ２０１を有し、さらにまた、第１の
制御回路Ｃ１０１の出力信号線Ｚ３０２の信号と第２の
制御回路Ｃ１０２の出力信号線Ｚ３０１の信号からＩ１
０１（＝Ｉ１０６＝Ｉ１０３）の信号の電圧の変化して
いる時間を検出しＩ１０１の信号の経路をその時間だけ
遮断し、入力信号線Ｉ１０１と入力信号線Ｉ１０６を同
電位でなくする第４の制御回路Ｃ３０１、第１の制御回
路Ｃ１０１の出力信号線Ｚ３０２の信号と第２の制御回
路Ｃ１０２の出力信号線Ｚ３０１の信号を比較し一致信
号および不一致信号を比較出力信号線Ｚ１０３に出力す
る比較回路Ｃ１０３を有する。
【００４６】なお、入力信号線Ｉ１０１は一本でも複数
本でも良く、その信号値は信号の反転値、正転値、また
はその両方でも良い。同様に出力信号線Ｚ３０１とＺ３
０２は一本でも複数本でも良く、その信号値は信号の反
転値、正転値、またはその両方でも良い。
【００４７】本願発明の第６の実施例の駆動回路におい
ては、入力信号の変化の方向を検出し信号の変化を加速
する回路を動作させると同時に、入力信号の経路を切り
放す事で信号の変化を加速する回路の高速化の効果をよ
り効果的にし、いっそうの遅延時間の削減を実現できる
ので、入力信号が変化するとすぐに出力信号が変化する
回路の出力信号と、入力信号が変化してもすぐには出力
信号が変化せず信号変化が終わりかけて出力信号が変化
する回路の出力信号を比較しそれが一致していると正し
い信号、それが異なっていると信号の変化中または誤り
とする判断をいっそう速く下せる。この結果、誤り検出
後の再処理等の誤りからの復帰をいっそう速く行う事が
できる。
【００４８】次に、本発明の駆動回路の動作を説明す
る。
【００４９】図７は本願発明の第１の実施例の駆動回路
の動作を示すタイミング図である。
【００５０】図７を参照すると、入力信号線Ｉ１０１の
信号がレベル０からレベル１へと変化している状態を示
している。
【００５１】また、大容量負荷を駆動する入出バッファ
またはバス駆動回路および高抵抗は配線およびトランジ
スタを駆動する回路では、図７の過渡状態がなまり遅延
が長くなる。
【００５２】そこで、図１に示す第１の制御回路Ｃ１０
１によりこの過渡状態の時間に比例した時間だけ入力信
号線の信号Ｉ１０１の過渡状態の前の入力信号（０レベ
ル）を出力信号線Ｚ１０２に出力し、その時間の後で入
力信号線Ｉ１０１の入力信号の定常状態の信号（１レベ
ル）を出力信号線Ｚ１０２に出力する。この入力信号の
過渡状態の前の値の値を出力しているのでこれにより、
入力信号の値の変化している方向を検出できる。
【００５３】さらに、図１に示す第２の制御回路Ｃ１０
２の論理しきい値を入力信号が０レベルから１レベルに
変化するときは低く、入力信号が１レベルから０レベル
に変化するときは高くする事で、図７に示す出力信号線
Ｚ１０１の信号のように遅延を削減できる。
【００５４】図４を再び参照すると、本願発明の第４の
実施例では出力信号線Ｚ１０１の信号と出力信号とＺ１
０２の信号を比較して出力信号線Ｚ１０３に一致および
不一致信号を出力する比較回路Ｃ１０３を設けている。
これにより出力信号線Ｚ１０１の信号を使って行った処
理が正しい答かどうかを出力信号線Ｚ１０３の値によっ
て確認できる。図４では出力信号線Ｚ１０３の信号が１
レベルの時、正しい事がわかる。もしも、ある時間経過
後に出力信号線Ｚ１０３の信号が１レベルにならなけれ
ば、出力信号線Ｚ１０１の信号を用いた処理は誤ってい
る事になるので、再度、処理をやり直す必要がある。こ
こで、出力信号線Ｚ１０３の論理は逆でも良い。
【００５５】図８は本願発明の第２の実施例の駆動回路
の動作を示すタイミング図である。
【００５６】図８を参照すると、入力信号線Ｉ１０１の
信号が０レベル１へと変化している状態を示している。
比較のために、従来の大容量負荷を駆動する入出バッフ
ァやバス駆動回路および高抵抗な配線やトランジスタを
駆動する回路では図８に示す過渡状態（０→１）がなま
り遅延が長くなる。
【００５７】そこで、図２に示す第１の制御回路Ｃ１０
１によりこの過渡状態の時間に比例した時間だけ入力信
号線Ｉ１０１の過渡状態の前の入力信号（０レベル）を
出力信号線Ｚ２０２に出力し、その時間の後で入力信号
線Ｉ１０１の入力信号の定常状態の信号（１レベル）を
出力信号線Ｚ２０２に出力する。この信号は入力信号の
過渡状態の前の値を出力しているのでこれにより、入力
信号の値の変化している方向を検出できる。
【００５８】この信号を使用して入力信号が変化してい
る方向に信号線Ｉ１０１を充放電する第３の制御回路Ｃ
２０１により入力信号線Ｉ１０１の信号変化を加速す
る。この結果、出力信号線Ｚ２０１の信号では、入力信
号の値が少しでも変化すると出力が変化してしまいノイ
ズマージンが低かったのに対して、高いノイズマージン
を維持しながら遅延を削減できる。
【００５９】さらに、図５を再び参照すると、本願発明
第５の実施例では出力信号線Ｚ２０１の信号と出力信号
線Ｚ２０２の信号を比較して出力信号線Ｚ１０３に一致
および不一致信号を出力する比較回路Ｃ１０３を設けて
いる。これにより出力信号線Ｚ２０１の信号を使って行
った処理が正しい答かどうかを出力信号線Ｚ１０３の値
によって確認できる。図５では出力信号線Ｚ１０３の信
号が１レベルの時、正しい事がわかる。もしも、ある時
間経過後に出力信号線Ｚ１０３の信号が１レベルになら
なければ、出力信号線Ｚ２０１の信号を用いた処理は誤
っている事になるので、再度、処理をやり直す必要があ
る。ここで、出力信号線Ｚ１０３の論理は逆でも良い。
【００６０】次に、本願発明の第３の実施例の駆動回路
の動作を示すタイミング図である図９を参照すると、入
力信号線Ｉ１０１の信号が０レベルから１レベルへと変
化している状態を示している。大容量負荷を駆動する入
出バッファやバス駆動回路および高抵抗の配線やトラン
ジスタを駆動する回路では図９に示す過渡状態がなまり
遅延が長くなる。
【００６１】そこで、図３に示す第１の制御回路Ｃ１０
１によりこの過渡状態の時間に比例した時間だけ入力信
号線の信号Ｉ１０１の過渡状態の前の入力信号（０レベ
ル）を出力信号線Ｚ１０２に出力し、その時間の後で入
力信号線Ｉ１０１の入力信号の定常状態の信号（１レベ
ル）を出力信号線Ｚ１０２に出力する。この入力信号の
過渡状態の前の値を出力しているのでこれにより、入力
信号の値の変化している方向を検出できる。
【００６２】この信号を使用して入力信号が変化してい
る方向に信号線Ｉ１０１を充放電する第３の制御回路Ｃ
２０１により入力信号線Ｉ１０１の信号変化を加速す
る。さらに同時に、信号線Ｉ１０１と信号線Ｉ１０６を
電気的に遮断する第４の制御回路Ｃ３０１により、入力
信号線Ｉ１０１に負荷された大きな容量を第３の制御回
路Ｃ２０１から切り放す事で、第３の制御回路Ｃ２０１
の加速の効果を著しくする。この結果、出力信号線Ｚ３
０１の信号では、入力信号の値が少しでも変化すると出
力が変化してしまいノイズマージンが低かったのに対し
て、高いノイズマージンを維持しながらいっそう遅延を
削減できる。
【００６３】さらに、図６を再び参照すると、本願発明
の第６の実施例では出力信号線Ｚ３０１の信号と出力信
号とＺ３０２の信号とを比較して出力信号線Ｚ１０３に
一致および不一致信号を出力する比較回路Ｃ１０３を設
けている。これにより出力信号線Ｚ３０１の信号を使っ
て行った処理が正しい答かどうかを出力信号線Ｚ１０３
の値によって確認できる。図６では出力信号線Ｚ１０３
の信号が１レベルの時、正しい事がわかる。もしも、あ
る時間経過後に出力信号線Ｚ１０３の信号が１レベルに
ならなければ、出力信号線Ｚ３０１の信号を用いた処理
は誤っている事になるので、再度、処理をやり直す必要
がある。ここで、出力信号線Ｚ１０３の論理は逆でも良
い。
【００６４】図１０は本願発明の第１の実施例の駆動回
路の詳細な回路図である。
【００６５】図１０を参照すると、この駆動回路の第２
の制御回路Ｃ１０２は、入力信号線Ｉ１０１をゲートに
入力するｐＭＯＳトランジスタＴ１００１およびＴ１０
０２と、入力信号線Ｉ１０２をゲートに入力するｎＭＯ
ＳトランジスタＴ１００４およびＴ１００５と、第１の
制御回路Ｃ１０１の入力信号線Ｚ１０２の信号ゲートに
入力するｐＭＯＳトランジスタＴ１００３およびｎＭＯ
ＳトランジスタＴ１００６とから構成される。
【００６６】さらに、この駆動回路の第１の制御回路Ｃ
１０１は、入力信号線Ｉ１０１をゲートに入力するｐＭ
ＯＳトランジスタＴ１０１１およびＴ１０１３と、入力
信号線Ｉ１０１をゲートに入力するｎＭＯＳトランジス
タＴ１１０１４、Ｔ１０１５、Ｚ１０２の信号を反転し
た信号をゲートに入力するｐＭＯＳトランジスタＴ１０
１３およびｎＭＯＳトランジスタＴ１０１６とから構成
される。
【００６７】入力信号線Ｉ１０１の信号が変化しても第
１の制御回路Ｃ１０１の出力信号線Ｚ１０２の信号は論
理しきい値が入力信号線Ｉ１０１の信号の変化方向に応
じて変わるため、入力Ｉ１０１の信号が変化し、その
後、変化後の信号の反転値を出力信号線Ｚ１０２に出力
する。出力信号線Ｚ１０２の信号は入力信号線Ｉ１０１
の信号が変化状態にある間、変化前の信号を出力するの
で、入力信号線Ｉ１０１の信号の変化する方向を示して
いる事になる。
【００６８】そこで、出力信号線Ｚ１０２の信号を使っ
て、第２の制御回路の論理しきい値を変化させる。例え
ば、図１０で入力信号線Ｉ１０１の信号が０レベルから
１レベルに変化しようとする事を考える。
【００６９】出力信号線は入力信号線Ｚ１０２Ｉ１０１
の信号が変化している状態の時間に比例した時間だけ１
レベルになっているので、制御回路Ｃ１０２のトランジ
スタＴ１００６とトランジスタＴ１００３のそれぞれの
ゲート電圧はｈｉｇｈレベルになる。この結果、制御回
路Ｃ１０２のトランジスタＴ１００６は導通しており、
出力信号線Ｚ１０１の信号を速く０レベルにする方向に
働く。すると、入力信号線Ｉ１０１の信号が少し０レベ
ルから大きな値になると出力信号線Ｚ１０１の信号は０
レベルになる。これと逆に、入力信号線Ｉ１０１が１レ
ベルから０レベルに変化するときも同様で、入力信号線
Ｉ１０１が少し１レベルから小さな値になると、出力信
号線Ｚ１０１の信号は１レベルになる。この結果、高抵
抗配線や大容量回路を駆動して変化が緩やかな信号を高
速に検出して遅延を削減できる。
【００７０】図１１は本願発明の第２の実施例の駆動回
路の詳細な回路図である。
【００７１】図１１をを参照すると、この駆動回路は入
力信号線Ｉ１０１を入力する第２の制御回路Ｃ１０２
と、入力信号線Ｉ１０１を入力する第１の制御回路Ｃ１
０１とを有し、さらに、この駆動回路の第３の制御回路
Ｃ２０１は、第１の制御回路Ｃ１０１の出力信号線Ｚ２
０２の信号を反転した信号線Ｉ１０５の信号をゲートに
入力するトランジスタおよびトランジスタＴ１１０２、
Ｔ１１０３と第２の制御回路Ｃ１０２の出力信号線Ｚ２
０１の信号をゲートに入力するトランジスタＴ１１０１
およびＴ１１０４とから構成され、トランジスタＴ１１
０１とＴ１１０２は高レベル電源とＩ１０１の間にたて
づみ接続され、トランジスタＴ１１０３とＴ１１０４は
低レベル電源とＩ１０１の間にたてづみ接続される。
【００７２】例えば、図１１で入力信号線Ｉ１０１の信
号が０レベルから１レベルに変化しようとする時を考え
る。
【００７３】出力信号線・Ｚ２０２の信号は入力信号線
Ｉ１０１の信号が変化している状態の時間に比例した時
間だけ１レベルになっており、その反転信号がゲートに
入力されている制御回路Ｃ２０１のトランジスタＴ１１
０２は導通し、トランジスタＴ１１０３は遮断されてい
る。更に、制御回路Ｃ１０２の出力信号線Ｚ２０１の信
号は、出力信号線Ｉ１０１の信号変化後すぐにその信号
の反転値になるので０レベルになっている。したがっ
て、トランジスタＴ１１０１とトランジスタＴ１１０４
のそれぞれのゲート電圧はＬｏｗレベルになる。また、
制御回路Ｃ２０１のトランジスタＴ１１０１は導通して
おり、入力信号線Ｉ１０１の信号をＨｉｇｈレベルにす
る方向に働く。
【００７４】この結果、ノイズマージンを維持しながら
高抵抗配線や大容量回路を駆動して変化が緩やかな信号
を高速に検出して遅延を削減できる。
【００７５】これと逆に、入力信号線Ｉ１０１が１レベ
ルから０レベルに変化するときも同様である。
【００７６】図１２に第４の制御回路Ｃ３０１の詳細回
路図を示す。
【００７７】図１２を参照すると、第４の制御回路Ｃ３
０１は、出力信号線Ｚ３０１の信号、出力信号線Ｚ３０
２の信号、出力信号線Ｚ３０１の反転信号、出力信号線
Ｚ３０２の反転信号のそれぞれにより、入力信号Ｉ１０
１の信号が変化している状態の時間に比例した時間、信
号線Ｉ１０１と信号線Ｉ１０６の信号を電気的に遮断す
る事ができる。
【００７８】比較回路Ｃ１０３の一実施例である図１３
を参照すると、この比較回路Ｃ１０３は、信号線Ｚ１０
１とＺ１０２のそれぞれの信号が一致しているときだ
け、出力信号線Ｚ１０３に１レベルを出力するＥＸＮＯ
Ｒ回路で実現できる。本回路はＥＸＯＲ回路でも実現可
能である。
【００７９】
【発明の効果】以上説明したように、本願発明において
は、入力信号が変化している状態を検出し変化している
状態の時間に比例した時間だけ入力信号の変化前の電圧
状態またはその反転状態またはその両方を出力信号とす
る制御回路を用いるため、従来の高速駆動回路のように
入力信号の遅延時間が長すぎると使用できなかったり、
遅延回路の遅延時間以下の周期の周波数で使用できない
等の問題がなく、どのような立ち上がり遅延時間の回路
であっても使用できるし、遅延時間が固定された遅延回
路がないので任意の周波数で動作できる。
【００８０】さらに本願発明においては、入力信号の変
化状態を検出するだけでなく変化の方向を検出し信号の
変化を加速する回路を動作させるため、高ノイズマージ
ンと遅延時間の削減の両方を達成できる。
【００８１】また、本願発明においては、入力信号の変
化状態を検出するだけでなく変化の方向を検出し信号の
変化を加速する回路を動作させると同時に、入力信号の
経路を切り放す事で信号の変化を加速する回路の高速化
の効果をより効果的にし、いっそうの遅延時間の削減を
実現できる。
【００８２】さらにまた、本願発明においては、入力信
号が変化するとすぐに出力信号が変化する回路の出力信
号と、入力信号が変化してもすぐには出力信号が変化せ
ず信号変化が終わりかけて出力信号が変化する回路の出
力信号を比較しそれが一致していると正しい信号、それ
が異なっていると信号の 化中または誤りとすること
で、入力信号が変化するとすぐに出力信号が変化する回
路の出力信号を用いて進めている処理が正しい答かどう
かを判断できる。
【００８３】またさらに、本願発明においては、入力信
号の変化の方向を検出し信号の変化を加速する回路を動
作させるので、入力信号が変化するとすぐに出力信号が
変化する回路の出力信号と、入力信号が変化してもすぐ
には出力信号が変化せず信号変化が終わりかけて出力信
号が変化する回路の出力信号を比較しそれが一致してい
ると正しい信号、それが異なっていると信号の変化中ま
たは誤りとする判断を速く下せる。この結果、誤り検出
後の再処理等の誤りからの復帰を速く行う事ができる。
【００８４】さらに、本願発明においては、入力信号の
変化の方向を検出し信号の変化を加速する回路を動作さ
せると同時に、入力信号の経路を切り放す事で信号の変
化を加速する回路の高速化の効果をより効果的にし、遅
延時間の削減を実現できるので、入力信号が変化すると
すぐに出力信号が変化する回路の出力信号と、入力信号
が変化してもすぐには出力信号が変化せず信号変化が終
わりかけて出力信号が変化する回路の出力信号を比較し
それが一致していると正しい信号、それが異なっている
と信号の変化中または誤りとする判断をいっそう速く下
せる。この結果、誤り検出後の再処理等の誤りからの復
帰をいっそう速く行う事ができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施例の駆動回路を示したブ
ロック図である。
【図２】本願発明の第２の実施例の駆動回路を示したブ
ロック図である。
【図３】本願発明の第３の実施例の駆動回路を示したブ
ロック図である。
【図４】本願発明の第４の実施例の駆動回路を示したブ
ロック図である。
【図５】本願発明の第５の実施例の駆動回路を示したブ
ロック図である。
【図６】本願発明の第６の実施例の駆動回路を示したブ
ロック図である。
【図７】図１に示す本発明の第１の実施例の駆動回路の
タイミングの説明図である。
【図８】図１に示す本発明の第２の実施例の駆動回路の
タイミングの説明図である。
【図９】図１に示す本発明の第３の実施例の駆動回路の
タイミングの説明図である。
【図１０】本願発明の第１の実施例の駆動回路の詳細を
示した回路図である。
【図１１】本願発明の第２の実施例の駆動回路の詳細を
示した回路図である。
【図１２】本願発明の第３の実施例の駆動回路の詳細を
示した回路図である。
【図１３】本願発明の第４の実施例の駆動回路の比較回
路の回路図である。
【図１４】従来例の駆動回路を示した図であり、部分図
（ａ）は従来例の駆動回路のブロック図で、部分図
（ｂ）はそのタイムチャートである。
【図１５】他の従来例の駆動回路を示した図であり、部
分図（ａ）は従来例の駆動回路のブロック図で、部分図
（ｂ）はそのタイムチャートである。
【符号の説明】
Ｃ１０１ 第１の制御回路 Ｃ１０２ 第２の制御回路 Ｃ２０１ 第３の制御回路 Ｃ３０１ 第４の制御回路 Ｃ１０３ 比較回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の信号を入力し前記第１の信号が変
    化している状態を検出し変化している状態の時間に比例
    した時間だけ前記第１の信号の変化前の電圧状態または
    その反転状態またはその両方を出力信号とし前記第１の
    信号の変化している状態の時間に比例した時間の後前記
    第１の信号の変化後の信号またはその反転信号またはそ
    の両方を出力信号とする第１の制御回路と、前記第１の
    信号と前記第１の制御回路の出力信号を入力し前記第１
    の信号の変化を検出しただちに出力信号を変化させる第
    ２の制御回路とから構成される事を特徴とする駆動回
    路。
  2. 【請求項２】 前記第１の制御回路の第１の出力信号と
    前記第２の制御回路の第２の出力信号から前記第１の信
    号の電圧の変化する方向を検出しその信号電圧の変化速
    度を速くするように充電および放電を行う第３の制御回
    路から構成される事を特徴とする請求項１記載の駆動回
    路。
  3. 【請求項３】 前記第１の制御回路の前記第１の出力信
    号と前記第２の制御回路の前記第２の出力信号から前記
    第１の信号の電圧の変化している時間を検出し前記第１
    の信号の経路をその時間だけ遮断する第４の制御回路か
    ら構成される事を特等とする請求項２記載の駆動回路。
  4. 【請求項４】 前記第１の制御回路の前記第１の出力信
    号と前記第２の制御回路の前記第２の出力信号を比較し
    一致しているか否かを出力する比較回路から構成される
    事を特徴とする請求項１，２または３記載の駆動回路。
  5. 【請求項５】 前記第１の制御回路は、前記第１の信号
    をゲートにする第１のｐチャネルＭＯＳトランジスタ
    と、前記第１の信号をゲートに入力し前記第１のｐチャ
    ネルトランジスタと直列接続する第２のｐチャネルＭＯ
    Ｓトランジスタと、前記第１の信号をゲートに入力し前
    記第１のｎチャネルＭＯＳトランジスタと直列接続する
    第２のｎチャネルＭＯＳトランジスタと、前記第２のｐ
    チャネルＭＯＳトランジスタと前記第２のｎチャネルＭ
    ＯＳトランジスタとを直列接続しこの接続点から前記第
    １の出力信号の反転信号をゲートに入力しソースを前記
    第１のｐチャネルＭＯＳトランジスタのソースにドレイ
    ンを前記第１のｐチャネルＭＯＳトランジスタのドレイ
    ンに接続する第３のｐチャネルＭＯＳトランジスタと、
    前記第１の出力信号の反転信号をゲートに入力しソース
    を前記第１のｎチャネルＭＯＳトランジスタのソースに
    ドレインを前記第１のｎチャネルＭＯＳトランジスタの
    ドレインに接続する第３のｎチャネルＭＯＳトランジス
    タとから構成されることを特徴とする請求項１，２，３
    または４記載の駆動回路。
  6. 【請求項６】 前記第２の制御回路は、前記第１の信号
    をゲートにする第４のｐチャネルＭＯＳトランジスタ
    と、前記第１の信号をゲートに入力し前記第４のｐチャ
    ネルトランジスタと直列接続する第５のｐチャネルＭＯ
    Ｓトランジスタと、前記第１の信号をゲートに入力し前
    記第４のｎチャネルＭＯＳトランジスタと直列接続する
    第５のｎチャネルＭＯＳトランジスタと、前記第２のｐ
    チャネルＭＯＳトランジスタと前記第５のｎチャネルＭ
    ＯＳトランジスタとを直列接続しこの接続点から前記第
    ２の出力信号を出力し、前記第１の出力信号をゲートに
    入力しソースを前記第４のｐチャネルＭＯＳトランジス
    タのソースにドレインを前記第４のｐチャネルＭＯＳト
    ランジスタのドレインに接続する第６のｐチャネルＭＯ
    Ｓトランジスタと、前記第１の出力信号をゲートに入力
    しソースを前記第４のｎチャネルＭＯＳトランジスタの
    ソースにドレインを前記第４のｎチャネルＭＯＳトラン
    ジスタのドレインに接続する第６のｎチャネルＭＯＳト
    ランジスタとから構成されることを特徴とする請求項
    １，２，３，４または５記載の駆動回路。
  7. 【請求項７】 前記第３の制御回路は、前記第２の信号
    をゲートに入力する第７のｎチャネルＭＯＳトランジス
    タと、前記第１の出力信号の反転信号をゲートに入力し
    前記第７のｎチャネルＭＯＳトランジスタと直列接続す
    る第８のｎチャネルＭＯＳトランジスタと、前記第２の
    出力信号をゲートに入力する第７のｐチャネルＭＯＳト
    ランジスタと、前記第１の出力信号の反転信号をゲート
    に入力し前記第７のｐチャネルＭＯＳトランジスタと直
    列接続する第８のｐチャネルＭＯＳトランジスタとを備
    え、前記第８のｎおよびｐチャネルトランジスタのそれ
    ぞれを直列接続し、この接続点に前記第１の信号を接続
    することを特徴とする請求項２，４，５または６記載の
    駆動回路。
JP6146339A 1994-06-28 1994-06-28 駆動回路 Expired - Lifetime JP2692589B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6146339A JP2692589B2 (ja) 1994-06-28 1994-06-28 駆動回路
US08/495,032 US5559461A (en) 1994-06-28 1995-06-27 Drive circuit detecting slow signal transition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6146339A JP2692589B2 (ja) 1994-06-28 1994-06-28 駆動回路

Publications (2)

Publication Number Publication Date
JPH0818432A true JPH0818432A (ja) 1996-01-19
JP2692589B2 JP2692589B2 (ja) 1997-12-17

Family

ID=15405466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6146339A Expired - Lifetime JP2692589B2 (ja) 1994-06-28 1994-06-28 駆動回路

Country Status (2)

Country Link
US (1) US5559461A (ja)
JP (1) JP2692589B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856750A (en) * 1996-02-28 1999-01-05 Nec Corporation Interface circuit having receiving side circuit for controlling logical threshold values

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085130B2 (ja) * 1995-03-22 2000-09-04 日本電気株式会社 ドライバ回路
JPH10326489A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体集積回路装置
US6124733A (en) * 1997-12-22 2000-09-26 Advanced Micro Devices, Inc. Input buffer providing virtual hysteresis
ATE249090T1 (de) * 1998-06-05 2003-09-15 Bae Systems Information Strahlengeschützter 6-transistorenspeicher mit wahlfreiem zugriff und speicherbauelement
US6617892B2 (en) * 1998-09-18 2003-09-09 Intel Corporation Single ended interconnect systems
US6204696B1 (en) 1998-09-22 2001-03-20 Intel Corporation Domino circuits with high performance and high noise immunity
US6225826B1 (en) 1998-12-23 2001-05-01 Intel Corporation Single ended domino compatible dual function generator circuits
FR2790887B1 (fr) * 1999-03-09 2003-01-03 Univ Joseph Fourier Circuit logique protege contre des perturbations transitoires
US6137319A (en) * 1999-04-30 2000-10-24 Intel Corporation Reference-free single ended clocked sense amplifier circuit
US6271713B1 (en) 1999-05-14 2001-08-07 Intel Corporation Dynamic threshold source follower voltage driver circuit
EP1203450A1 (en) 1999-07-28 2002-05-08 Lockheed Martin Corporation Enhanced single event upset immune latch circuit
US6392474B1 (en) 1999-09-07 2002-05-21 Bae Systems Information And Electronic Systems Integration Inc. Circuit for filtering single event effect (see) induced glitches
US6369630B1 (en) 1999-11-24 2002-04-09 Bae Systems Information And Electronic Systems Integration Inc. Single-event upset hardened reconfigurable bi-stable CMOS latch
US6668342B2 (en) 2000-04-28 2003-12-23 Bae Systems Information And Electronic Systems Integration, Inc. Apparatus for a radiation hardened clock splitter
US6640311B1 (en) 2000-08-10 2003-10-28 Bae Systems Information And Electronic Systems Integration, Inc. Redundant oscillator and method for generating a regulated signal
US7068088B2 (en) * 2004-10-27 2006-06-27 Hewlett-Packard Development Company, L.P. Soft-error rate improvement in a latch
KR20090131010A (ko) * 2008-06-17 2009-12-28 주식회사 동부하이텍 듀얼 모드 에지 트리거 플립플롭

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207735A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 入力回路
JPH022714A (ja) * 1988-06-17 1990-01-08 Hitachi Ltd 半導体集積回路装置
JPH02206912A (ja) * 1989-01-20 1990-08-16 Kogo Denno Kofun Yugenkoshi インタフェース制御回路
JPH02309810A (ja) * 1989-05-25 1990-12-25 Seiko Epson Corp 半導体装置
JPH0358621A (ja) * 1989-07-27 1991-03-13 Matsushita Electric Ind Co Ltd 入力バッファ回路
JPH057133A (ja) * 1991-06-26 1993-01-14 Nec Corp 発振回路
JPH05243964A (ja) * 1992-02-28 1993-09-21 Nippon Steel Corp バッファ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105711B2 (ja) * 1990-04-26 1995-11-13 株式会社東芝 入力回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207735A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 入力回路
JPH022714A (ja) * 1988-06-17 1990-01-08 Hitachi Ltd 半導体集積回路装置
JPH02206912A (ja) * 1989-01-20 1990-08-16 Kogo Denno Kofun Yugenkoshi インタフェース制御回路
JPH02309810A (ja) * 1989-05-25 1990-12-25 Seiko Epson Corp 半導体装置
JPH0358621A (ja) * 1989-07-27 1991-03-13 Matsushita Electric Ind Co Ltd 入力バッファ回路
JPH057133A (ja) * 1991-06-26 1993-01-14 Nec Corp 発振回路
JPH05243964A (ja) * 1992-02-28 1993-09-21 Nippon Steel Corp バッファ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856750A (en) * 1996-02-28 1999-01-05 Nec Corporation Interface circuit having receiving side circuit for controlling logical threshold values

Also Published As

Publication number Publication date
US5559461A (en) 1996-09-24
JP2692589B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
JP2692589B2 (ja) 駆動回路
EP0212584A2 (en) Output circuit device with stabilized potential
US5719509A (en) Method of controlling transmission of binary pulses on a transmission line
JPH10126249A (ja) 論理回路
US20030122581A1 (en) Semiconductor integrated circuit
US4728820A (en) Logic state transition detection circuit for CMOS devices
KR890007505A (ko) 프로그램이 가능한 논리 어레이 회로
JP3143750B2 (ja) クロック回路
US5548231A (en) Serial differential pass gate logic design
US4933662A (en) Comparator having variable width comparisons
US6928572B2 (en) Multistage clock delay circuit and method
JP2639207B2 (ja) 出力回路
US5148057A (en) Circuit apparatus for detecting preceding value one
US6573755B2 (en) Symmetric differential domino “AND gate”
US7138834B2 (en) Symmetric differential logic circuits
WO1985004965A1 (en) A carry propagate adder circuit which differentially senses a carry input
EP0320779B1 (en) Sense amplifier
US7365586B2 (en) Hysteresis-type input circuit
US5859546A (en) Circuit and method for signal processing
US5780942A (en) Input circuit and semiconductor integrated circuit device including same
JP3110221B2 (ja) 全加算器回路
KR100469374B1 (ko) 출력 버퍼 회로
US20040070419A1 (en) Semiconductor integrated circuit
KR101082091B1 (ko) 반도체 소자
JP2567607B2 (ja) 大小比較回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 16

EXPY Cancellation because of completion of term