JPH08201467A

JPH08201467A - 動作検知回路

Info

Publication number: JPH08201467A
Application number: JP7034463A
Authority: JP
Inventors: Sadayoshi Suzuki; 貞好鈴木
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1995-01-31
Filing date: 1995-01-31
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】パターン発生器等の信号発生手段の動作の有
無を検知できる動作検知回路を提供する。【構成】パターン発生器１３、周波数変換部１１、並
びに表示装置１２から構成される。パターン発生器１３
からのテスト信号１Ａ、基準タイミング信号１Ｂ、クリ
ア信号２Ａは周波数変換部１１に入力され、周波数変換
部１１において一定周波数信号１０Ａに変換され、この
一定周波数信号１０Ａに基づくパターン発生器１３の稼
働状態が表示装置１２に視覚的に表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動作検知回路に関
し、特に、任意の周波数信号を発生する機器や回路にお
ける動作の有無を検知するための動作検知回路に関する
ものである。

【０００２】

【従来の技術】例えば被試験ＩＣをテストするためのＩ
Ｃテスタでは、被試験ＩＣに所定のパターンを出力する
ためのパターン発生器が使用されている。この場合、一
般的に、パターン発生器からの出力信号の基準タイミン
グは、使用目的に応じて高速から低速までプログラマブ
ルになっており、つまり、パターンの発生レートによっ
てその信号の出力の周波数が変化する。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
パターン発生器のように出力信号の周波数が変化する信
号発生手段の場合、この信号発生手段の動作の有無、つ
まりその稼働または停止の状態を検知することが困難で
あるという問題がある。つまり、この出力信号の周波数
が例えば動作を検出するためのコンピュータ装置の動作
周波数よりも高い場合には、コンピュータ装置に出力信
号の有無を認識させることができない。また、この周波
数が例えば動作表示用の表示装置における所定の点滅周
期より高いレートである場合には、出力信号の有無を視
覚的に表示させることができなくなってしまう。

【０００４】この発明の目的は、パターン発生器等の信
号発生手段における動作の有無を検知することができ
る、動作検知回路を提供することにある。

【０００５】

【課題を解決するための手段】この発明の動作検知回路
は、信号発生手段から出力される任意の周波数の第１の
周波数信号を一定周波数の第２の周波数信号に変換する
周波数変換部を有してなり、該周波数変換部が、該第１
の周波数信号によりセットされ且つ該第１の周波数信号
の終りから所要の時間経過後にリセットされる所定の信
号を発生する第１の信号出力手段と、該第２の周波数信
号の周波数に対応する基準クロック信号を出力するタイ
ミング発生手段と、該所定の信号がセット状態の間に該
基準クロック信号のタイミングで該第２の周波数信号を
出力する第２の信号出力手段とを有する、構成とした。

【０００６】信号発生手段は、具体的には例えば、ＩＣ
テスタ用のパターン発生器である。また、上記第２の周
波数信号は、例えば、動作表示の認識のために表示装置
に入力され、あるいは、動作認識のためにコンピュータ
装置に入力される。

【０００７】

【作用】この発明の動作検知回路を構成する周波数変換
部では、任意の周波数の第１の周波数信号の最初のクロ
ックにてセットされるとともに最後のクロックから一定
時間経過してリセットされる所定の信号を発生し、この
所定の信号がセット状態である（つまり、アクティブに
保持されている）間に、一定周波数の第２の周波数信号
を出力することができる。

【０００８】そして、この第２の周波数信号を用いて、
信号発生手段から出力される任意の周波数を、視覚的に
確認するために表示装置に例えばランプ表示したり、ま
たはコンピュータ装置により認識させることができる。

【０００９】

【実施例】次に、この発明の実施例の動作検知回路を説
明する。この動作検知回路に使用される周波数変換部の
構成を図１に、また図２、３にその動作を説明するタイ
ムチャートをそれぞれ示した。

【００１０】ここで、図２（ａ）は基準タイミング信号
１Ｂ、図２（ｂ）はテスト信号（テスト中フラグ信号）
１Ａ、図２（ｃ）は基準タイミング信号１Ｂとテスト信
号１Ａの論理積であるタイミング信号１Ｃ、図２（ｄ）
と図３（ａ）はＱ出力信号３Ａの波形図、図３（ｂ）は
基準クロック信号４Ａ、図３（ｃ）はＱ出力信号３Ａと
基準クロック信号４Ａの論理積であるクロック信号５
Ａ、図３（ｄ）はキャリー信号６Ａ、図３（ｅ）はロー
ド信号８Ａ、図３（ｆ）は基準クロック信号４Ｂ、図３
（ｇ）はＱ出力信号３Ａと基準クロック信号４Ｂの論理
積であるクロック信号７Ａ、図３（ｈ）はカウンタ出力
信号９Ａ、図３（ｉ）は一定周波数信号１０Ａ、図３
（ｊ）はクリア信号２Ａ、のぞれぞれ波形図である。な
お、図２（ａ）〜（ｄ）までのタイムチャートと、図３
（ａ）〜（ｊ）までのタイムチャートとはスケールが異
なるものである。

【００１１】実施例の周波数変換部は、ＡＮＤゲート１
・５・７・１０、ＯＲゲート２、フリップフロップ３、
タイミング発生回路４、カウンタ回路６・９、並びにワ
ンショットマルチバイブレータ８等から構成される。

【００１２】ＡＮＤゲート１は、テスト信号１Ａと基準
タイミング信号１Ｂとを受け、タイミング信号１Ｃを出
力する。つまりＡＮＤゲート１では、テスト信号１Ａが
アクティブの場合にそのゲートを開いて基準タイミング
信号１Ｂを通過させ、タイミング信号１Ｃを出力する。
そして、任意の周波数のタイミング信号１Ｃは、フリッ
プフロップ３のセット入力Ｓとカウンタ回路６のロード
入力ＬＯにそれぞれ入力される。ＯＲゲート２は、クリ
ア信号２Ａとカウンタ回路６のキャリー信号６Ａを受け
て、フリップフロップ３にリセット信号２Ｂを出力す
る。フリップフロップ３は、タイミング信号１Ｃとリセ
ット信号２Ｂを受けて、Ｑ出力信号３ＡとＱ（−）出力
信号３Ｂを出力する。ここで、フリップフロップ３は、
タイミング信号１Ｃの最初のクロックによりセットさ
れ、また最後のクロックから一定時間経過してリセット
される。そして、フリップフロップ３のＱ出力信号３Ａ
がアクティブになると、ＡＮＤゲート５、７、１０のゲ
ートがそれぞれ開く。

【００１３】また、タイミング発生回路４は、２つの基
準クロック信号４Ａ・４Ｂを常時出力する。ここで、基
準クロック信号４Ａは、カウンタ回路６のクロック信号
であり、基準クロック信号４Ｂはカウンタ回路９のクロ
ック信号である。ＡＮＤゲート５は、基準クロック信号
４ＡとＱ出力信号３Ａを受け、カウンタ回路６のクロッ
ク入力ＣＫにクロック信号５Ａを出力する。カウンタ回
路６は、タイミング信号１Ｃのタイミングでロードを
し、またＡＮＤゲート５のクロック信号５Ａでカウント
動作をする。そして、カウンタ回路６はオーバーフロー
するとキャリー信号６Ａを出力し、このキャリー信号６
Ａによりフリップフロップ３がリセットされる。ここ
で、カウンタ回路６は、タイミング信号１Ｃの最後のク
ロックタイミングから一定時間の間、フリップフロップ
３のＱ出力信号３Ａをアクティブに保持するための、タ
イマーとして機能する。

【００１４】ＡＮＤゲート７は、基準クロック信号４Ｂ
とＱ出力信号３Ａを受け、クロック信号７Ａをカウンタ
回路９のクロック入力ＣＫに出力する。また、ワンショ
ットマルチバイブレータ８は、Ｑ（−）出力信号３Ｂを
受け、その立上がりエッジからパルス信号のロード信号
８Ａをカウンタ９のロード入力ＬＯに出力する。ここ
で、ワンショットマルチバイブレータ８により決定され
るパルス信号の幅は、基準クロック信号４Ｂの１周期以
下にされる。これにより、クロック信号７Ａの１クロッ
ク目を消滅させないようにすることができる。

【００１５】カウンタ回路９は、ロード信号８Ａのタイ
ミングでロードをし、またＡＮＤゲート７のクロック信
号７Ａでカウント動作をする。そして、カウンタ回路９
は、カウントが終わるとカウンタ出力信号９Ａを出力
し、また、クリア信号２Ａによりリセットされる。よっ
て、カウンタ回路９は、基準クロック７Ａのタイミング
に同期した一定の周波数の繰り返し波形を出力する。

【００１６】ＡＮＤゲート１０は、カウンタ出力信号９
ＡとＱ出力信号３Ａを受けて、一定周波数信号１０Ａを
出力する。この一定周波数信号１０Ａは、フリップフロ
ップ３のＱ出力信号３Ａが保持されている間に、一定周
波数の繰り返し波形を出力するものである。

【００１７】ここで、上記の周波数変換部は、要する
に、図示しないパターン発生器等から出力される任意の
周波数の出力信号であるタイミング信号１Ｃを一定周波
数信号に変換するために、タイミング信号１Ｃの最初の
クロックにてセットされ、またタイミング信号１Ｃの最
後のクロックから一定時間経過してリセットされるＱ出
力信号３Ａを発生し、このＱ出力信号３Ａがアクティブ
に保持されている間にカウンタ出力信号９Ａにより一定
周波数信号１０Ａを出力するものである。

【００１８】つまり、図２、３を参照して、基準タイミ
ング信号１Ｂをテスト信号１Ａにてゲートし、タイミン
グ信号１Ｃを得る（図２（ａ）〜（ｃ））。なお、基準
タイミング信号１Ｂの周期ｔ１は例えば２００ｎｓであ
り、またタイミング信号１Ｃにおけるクロック信号の数
Ｔ１は例えば１０回である。

【００１９】そして、周波数が変動するタイミング信号
１Ｃを確実に認識するために、このタイミング信号１Ｃ
をフリップフロップ３のセット信号とするとともに、タ
イミング信号１Ｃの最後のクロックから一定時間経って
から、カウンタ回路６のキャリー信号６Ａにてフリップ
フロップ３をリセットする。なお、この一定時間は、タ
イミング信号１Ｃが１クロックしかない場合にも最終の
出力ゲート信号である一定周波数信号１０Ａを確実に出
力できるように、カウンタ出力信号９Ａの半周期以上の
間だけホールドしておくことができる程度の時間に設定
される。

【００２０】また、フリップフロップ３が上記のように
ホールドしてアクティブである間に、カウンタ回路９の
カウンタ出力信号９Ａを発生させる。この信号は、一定
周波数の基準クロック４Ｂに同期しているため、一定周
波数信号となり、またこの周波数によって繰り返し周期
が決定される（図３（ａ）〜（ｊ））。なお、カウンタ
６、９を４ビットカウンタで構成した場合において、基
準クロック信号４Ａの周期ｔ２は例えば５０ｎｓ、また
クロック信号５Ａにおけるクロック信号の数Ｔ２は例え
ば１６回、また基準クロック信号４Ｂの周期ｔ３は例え
ば３００ｍｓである。

【００２１】以下に、基準タイミング信号１Ｂの周期、
基準クロック信号４Ａの周期と基準クロック信号４Ｂの
周期との関係を示す。

【００２２】基準タイミング信号１Ｂの最大周期＞２×（基準クロック信号４Ａの周期）基準タイミング信号１Ｂの最大周期＞２×（基準クロック信号４Ｂの周期）基準クロック信号４Ａの周期＜基準クロック信号４Ｂの周期基準タイミング信号１Ｂが入力されなくなると、最後の
クロックから一定時間経ってからフリップフロップ３は
キャリー信号６Ａにてリセットされる。そして、フリッ
プフロップ３のＱ出力信号３Ａはホールドされなくな
り、ＡＮＤゲート１０がゲートされるため、一定周波数
信号１０Ａは出力されなくなる。

【００２３】そして、変換された一定周波数信号１０Ａ
がアクティブであるときにはパターン発生器等が稼働状
態であることを示している。このため、この一定周波数
信号１０Ａを確認することで、パターン発生器等が稼働
しているか停止しているかが検出できる。

【００２４】図４に、上記の周波数変換部を用いて構成
される実施例の動作検知回路を示した。この動作検知回
路は、パターン発生器１３、周波数変換部１１、並びに
表示装置１２から構成され、パターン発生器１３の稼働
状態を検出して、表示装置１２に視覚的に表示するため
の回路である。

【００２５】この動作検知回路では、パターン発生器１
３からテスト信号１Ａ、基準タイミング信号１Ｂ、クリ
ア信号２Ａを周波数変換部１１に入力させる。周波数変
換部１１は上記のようにして一定周波数信号１０Ａを発
生し、この一定周波数信号１０Ａは表示装置１２に出力
される。

【００２６】ここで、一定周波数信号１０Ａの周波数
は、表示装置１２により稼働状態の表示を視覚的に認識
できるように考慮した周波数の基準クロック信号が適宜
選択される。よって、パターン発生器１３からの信号
は、周波数変換部１１により視覚的に捕らえられる一定
周波数信号１０Ａに変換されて、図３（ｉ）に示したタ
イミングで稼働状態が表示する。表示装置１２は、例え
ば、ＬＥＤ等を発光させて表示し、また点滅周期が０．
６秒、点滅間隔が０．３秒のものである。

【００２７】図５に、上記の周波数変換部を用いて構成
される他の実施例の動作検知回路を示した。この動作検
知回路は、パターン発生器１３、周波数変換部１１、並
びにコンピュータ装置のＣＰＵ回路部１４から構成さ
れ、パターン発生器１３の稼働状態をＣＰＵ回路部１４
に認識させるための回路である。

【００２８】この動作検知回路では、周波数変換部１１
からの一定周波数信号１０ＡはＣＰＵ回路部１４に入力
される。ＣＰＵ回路部１４は、システム制御等を行って
いるＣＰＵに対してパターン発生器１３の稼働状態を認
識させるための入力回路である。ここで、図５の動作検
知回路における一定周波数信号１０Ａの周波数は、図４
の場合とは異なるものでありる。つまり、ＣＰＵ回路部
１４が稼働状態を認識できるように、考慮した周波数の
基準クロック信号を選択する。

【００２９】

【発明の効果】この発明の動作検知回路によれば、信号
発生手段から出力される任意の周波数の第１の周波数信
号を一定周波数の第２の周波数信号に変換できるため、
この第２の周波数信号を用い、信号発生手段から出力さ
れる任意の周波数を、表示装置に表示したりコンピュー
タ装置に認識させることで、信号発生手段における動作
の有無を検知できる。

【図面の簡単な説明】

【図１】この発明の動作検知回路を構成する周波数変換
部の実施例の回路図である。

【図２】図１の周波数変換部のタイムチャートである。

【図３】図１の周波数変換部のタイムチャートである。

【図４】図１の周波数変換部を用いて構成されるこの発
明の動作検知回路の実施例の回路図である。

【図５】図１の周波数変換部を用いて構成されるこの発
明の動作検知回路の他の実施例の回路図である。

【符号の説明】

１ＡＮＤゲート２ＯＲゲート３フリップフロップ４タイミング発生回路５ＡＮＤゲート６カウンタ回路７ＡＮＤゲート８ワンショットマルチバイブレータ９カウンタ回路１０ＡＮＤゲート１１周波数変換部１２表示装置１３パターン発生器１４ＣＰＵ回路部

Claims

【特許請求の範囲】

【請求項１】信号発生手段(13)から出力される任意の
周波数の第１の周波数信号を一定周波数の第２の周波数
信号に変換する周波数変換部(1,2,3,4,5,6,7,8,9,10)を
有してなり、前記周波数変換部(1,2,3,4,5,6,7,8,9,10)が、前記第１
の周波数信号によりセットされかつ前記第１の周波数信
号の終りから所要の時間経過後にリセットされる所定の
信号を発生する第１の信号出力手段(1,2,3) と、前記第２の周波数信号の周波数に対応する基準クロック
信号を出力するタイミング発生手段(4) と、前記所定の信号がセット状態の間に前記基準クロック信
号のタイミングで前記第２の周波数信号を出力する第２
の信号出力手段(5,6,7,8,9,10)とを有していることを特
徴とする動作検知回路。
【請求項２】前記信号発生手段(13)がＩＣテスタ用の
パターン発生器(13)であることを特徴とする請求項１記
載の動作検知回路。
【請求項３】前記第２の周波数信号が表示装置(12)に
より表示されることを特徴とする請求項１または２記載
の動作検知回路。
【請求項４】前記第２の周波数信号がコンピュータ装
置(14)において認識されることを特徴とする請求項１ま
たは２記載の動作検知回路。
【請求項５】信号発生手段(13)から出力される任意の
周波数の第１の周波数信号を一定周波数の第２の周波数
信号に変換する周波数変換部(1,2,3,4,5,6,7,8,9,10)を
有してなり、前記周波数変換部(1,2,3,4,5,6,7,8,9,10)が、テスト信
号(1A)と基準タイミング信号(1B)とを入力してタイミン
グ信号(1C)を出力する第１のＡＮＤゲート(1)と、クリア信号(2A)と第１のカウンタ回路(6) のキャリー信
号(6A)とを入力してフリップフロップ(3) にリセット信
号(2B)を出力するＯＲゲート(2) と、前記タイミング信号(1C)によりセットされるとともに前
記リセット信号(2B)によりリセットされるフリップフロ
ップ(3) と、第１および第２の基準クロック信号(4A,4B) を発生する
タイミング発生回路(4) と、前記第１の基準クロック信号(4A)と前記フリップフロッ
プ(3) のＱ出力信号(3A)を入力して第１のクロック信号
(5A)を出力する第２のＡＮＤゲート(5) と、前記タイミング信号(1C)によりロードされるとともに前
記クリア信号(2A)によりリセットされ、かつ、前記第１
のクロック信号(5A)を基準クロックとする第１のカウン
タ回路(6) と、前記フリップフロップ(3) のＱ（−）出力信号(3B)を入
力してロード信号(8A)を出力するワンショットマルチバ
イブレータ(8) と、前記第２の基準クロック信号(4B)と前記Ｑ出力信号(3A)
を入力して第２のクロック信号(7A)を出力する第３のＡ
ＮＤゲート(7) と、前記ロード信号(8A)にてロードされるとともに前記クリ
ア信号(2A)によりリセットされ、かつ、前記第２のクロ
ック信号(7A)を基準クロックとする第２のカウンタ回路
(9) と、前記カウンタ回路(9) のカウンタ出力信号(9A)と前記Ｑ
出力信号(3A)を入力として一定周波数信号(10A）を出力
するＡＮＤゲート(10)とから構成されることを特徴とす
る動作検知回路。