JPH08201478A - 半導体試験装置の複合テストシステム - Google Patents
半導体試験装置の複合テストシステムInfo
- Publication number
- JPH08201478A JPH08201478A JP3161895A JP3161895A JPH08201478A JP H08201478 A JPH08201478 A JP H08201478A JP 3161895 A JP3161895 A JP 3161895A JP 3161895 A JP3161895 A JP 3161895A JP H08201478 A JPH08201478 A JP H08201478A
- Authority
- JP
- Japan
- Prior art keywords
- test
- heads
- semiconductor
- composite
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 152
- 239000002131 composite material Substances 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000011990 functional testing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 高速で多数の被測定デバイスを試験する場合
において、半導体試験装置の機能の稼働率が高く、全体
としてコストが安い半導体試験装置の複合テストシステ
ムを実現する。 【構成】 半導体試験装置を機能別の専用装置とし、各
テスト装置のテストヘッドを１つの集合体とし、被測定
デバイスを各テストヘッド間で搬送する搬送器を設け、
被測定デバイスをテストヘッドの集合体に搬入する搬送
器、及び搬出する搬送器を設ける。これにより、全ての
半導体試験装置の稼働率が上がるよう搬送器を制御する
ことで、全体として稼働率を高くできる。また、機能別
の半導体試験装置はコストを減少させることができる。
更に高速テストしたい場合は、一部の装置を増設するこ
とで対応でき、コストの上昇を低く押さえることができ
る。
において、半導体試験装置の機能の稼働率が高く、全体
としてコストが安い半導体試験装置の複合テストシステ
ムを実現する。 【構成】 半導体試験装置を機能別の専用装置とし、各
テスト装置のテストヘッドを１つの集合体とし、被測定
デバイスを各テストヘッド間で搬送する搬送器を設け、
被測定デバイスをテストヘッドの集合体に搬入する搬送
器、及び搬出する搬送器を設ける。これにより、全ての
半導体試験装置の稼働率が上がるよう搬送器を制御する
ことで、全体として稼働率を高くできる。また、機能別
の半導体試験装置はコストを減少させることができる。
更に高速テストしたい場合は、一部の装置を増設するこ
とで対応でき、コストの上昇を低く押さえることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、機能別の半導体試験装
置を複数台使用することで、多数機能をもった半導体試
験装置を複数台使用するより効率のよい半導体試験装置
の複合テストシステムに関するものである。
置を複数台使用することで、多数機能をもった半導体試
験装置を複数台使用するより効率のよい半導体試験装置
の複合テストシステムに関するものである。
【０００２】
【従来の技術】従来の半導体試験装置には、大きく分類
して、ダイナミック・ファンクショナル試験とＤＣパラ
メトリック試験の機能がある。このダイナミック・ファ
ンクショナル試験は時間的な変化を伴う動作をさせた場
合のタイミング特性を評価する試験であり、ＤＣパラメ
トリック試験は被測定デバイスの各ピンの入出力電流、
入出力電圧、及び電源等の直流特性を評価する試験であ
る。一般に上記で分類された２つの試験に要する時間
は、ダイナミック・ファンクショナル試験のほうが長
く、ＤＣパラメトリック試験との時間的比率が、例えば
４対１程度になる。ここで被測定デバイスのテストを高
速化したい場合、従来の多数機能をもった半導体試験装
置においては、例えば４倍の高速化を図るためには、４
台の半導体試験装置を導入していた。
して、ダイナミック・ファンクショナル試験とＤＣパラ
メトリック試験の機能がある。このダイナミック・ファ
ンクショナル試験は時間的な変化を伴う動作をさせた場
合のタイミング特性を評価する試験であり、ＤＣパラメ
トリック試験は被測定デバイスの各ピンの入出力電流、
入出力電圧、及び電源等の直流特性を評価する試験であ
る。一般に上記で分類された２つの試験に要する時間
は、ダイナミック・ファンクショナル試験のほうが長
く、ＤＣパラメトリック試験との時間的比率が、例えば
４対１程度になる。ここで被測定デバイスのテストを高
速化したい場合、従来の多数機能をもった半導体試験装
置においては、例えば４倍の高速化を図るためには、４
台の半導体試験装置を導入していた。
【０００３】
【発明が解決しようとする課題】以上のように被測定デ
バイスのテストを高速化する場合、その高速化の比率と
同じ比率で、高価な多数機能をもった半導体試験装置を
導入する必要があった。また、この多数機能をもった半
導体試験装置においては、複数機能のテストを同時に実
行することはできず、１機能ずつ順番に実行するため、
１つの機能を実行している間、別の機能の実行ができ
ず、半導体試験装置を機能別に見た場合、稼働率が高く
ない欠点があった。本発明は、高速で多数の被測定デバ
イスを試験する場合において、半導体試験装置の機能の
稼働率が高く、全体としてコストが安い半導体試験装置
の複合テストシステムを実現することを目的とする。
バイスのテストを高速化する場合、その高速化の比率と
同じ比率で、高価な多数機能をもった半導体試験装置を
導入する必要があった。また、この多数機能をもった半
導体試験装置においては、複数機能のテストを同時に実
行することはできず、１機能ずつ順番に実行するため、
１つの機能を実行している間、別の機能の実行ができ
ず、半導体試験装置を機能別に見た場合、稼働率が高く
ない欠点があった。本発明は、高速で多数の被測定デバ
イスを試験する場合において、半導体試験装置の機能の
稼働率が高く、全体としてコストが安い半導体試験装置
の複合テストシステムを実現することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、次のようにしている。つまり、
半導体試験装置を機能別の専用装置として、ＤＣテスト
装置、ＡＣテスト装置、高精度ＤＣテスト装置、高精度
ＡＣテスト装置及び各種オプションテスト装置を設け、
各テスト装置のテストヘッドを１つの集合体として設
け、被測定デバイスを各テストヘッド間で搬送する搬送
器を設け、被測定デバイスをテストヘッドの集合体に搬
入する搬送器、及びテストヘッドの集合体から搬出する
搬送器を設けている。また、各テスト装置のテストヘッ
ドは、被測定デバイスの搬送器を中心に配置する方法、
格子状に配置する方法がある。さらに、被測定デバイス
を各テストヘッド間で搬送する搬送器としては、回転ア
ーム型搬送器ＭＶや、ＸＹ移動型搬送器がある。
に、本発明においては、次のようにしている。つまり、
半導体試験装置を機能別の専用装置として、ＤＣテスト
装置、ＡＣテスト装置、高精度ＤＣテスト装置、高精度
ＡＣテスト装置及び各種オプションテスト装置を設け、
各テスト装置のテストヘッドを１つの集合体として設
け、被測定デバイスを各テストヘッド間で搬送する搬送
器を設け、被測定デバイスをテストヘッドの集合体に搬
入する搬送器、及びテストヘッドの集合体から搬出する
搬送器を設けている。また、各テスト装置のテストヘッ
ドは、被測定デバイスの搬送器を中心に配置する方法、
格子状に配置する方法がある。さらに、被測定デバイス
を各テストヘッド間で搬送する搬送器としては、回転ア
ーム型搬送器ＭＶや、ＸＹ移動型搬送器がある。
【０００５】
【作用】上記に示された半導体試験装置の複合テストシ
ステムにおいては、被測定デバイスを多数テストする場
合、全ての半導体試験装置の稼働率が上がるよう搬送器
を制御することで、全体として稼働率を高くすることが
できる。また、半導体試験装置を機能別の専用装置とす
ることで、各装置のコストを減少させることができ、テ
ストシステム全体としてのコストを低減できる。また、
被測定デバイスを更に高速にテストしたい場合において
は、現複合テストシステムの中で、他の装置より稼働率
の高い装置、例えばＡＣテスト装置、あるいはデバイス
投入及びデバイス出力搬送器を増設することで対応で
き、コストの上昇を低く押さえることができる。
ステムにおいては、被測定デバイスを多数テストする場
合、全ての半導体試験装置の稼働率が上がるよう搬送器
を制御することで、全体として稼働率を高くすることが
できる。また、半導体試験装置を機能別の専用装置とす
ることで、各装置のコストを減少させることができ、テ
ストシステム全体としてのコストを低減できる。また、
被測定デバイスを更に高速にテストしたい場合において
は、現複合テストシステムの中で、他の装置より稼働率
の高い装置、例えばＡＣテスト装置、あるいはデバイス
投入及びデバイス出力搬送器を増設することで対応で
き、コストの上昇を低く押さえることができる。
【０００６】
（実施例１）図１に本発明の一実施例を示す。本発明に
おいては、半導体試験装置を機能別の専用装置とし、Ｄ
Ｃテスト装置、ＡＣテスト装置、高精度ＤＣテスト装
置、高精度ＡＣテスト装置及び各種オプションテスト装
置を設ける。そして、各テスト装置のテストヘッドを、
図１に示すように被測定デバイスを回転アーム型搬送器
ＭＶで各テストヘッド間の搬送ができるよう、搬送器を
中心に並べる。さらに、図１に示すように被測定デバイ
スのデバイス投入口Ａ、Ｂ、Ｃ、及びデバイス出力口
Ｘ、Ｙ、Ｚ、に搬送器を設け、搬送機能を持った一つの
複合ヘッドを構成する。
おいては、半導体試験装置を機能別の専用装置とし、Ｄ
Ｃテスト装置、ＡＣテスト装置、高精度ＤＣテスト装
置、高精度ＡＣテスト装置及び各種オプションテスト装
置を設ける。そして、各テスト装置のテストヘッドを、
図１に示すように被測定デバイスを回転アーム型搬送器
ＭＶで各テストヘッド間の搬送ができるよう、搬送器を
中心に並べる。さらに、図１に示すように被測定デバイ
スのデバイス投入口Ａ、Ｂ、Ｃ、及びデバイス出力口
Ｘ、Ｙ、Ｚ、に搬送器を設け、搬送機能を持った一つの
複合ヘッドを構成する。
【０００７】デバイス投入口Ａ、Ｂ及びＣから投入され
た被測定デバイスは、回転アーム型搬送器により、稼働
していないテストヘッドに運ばれ、目的とする機能試験
を実施し、全ての機能試験を終了するとデバイス出力口
Ｘ、Ｙ及びＺに排出される。被測定デバイスを多数テス
トする場合、全ての半導体試験装置の稼働率が上がるよ
う搬送器を制御することで、全体として稼働率を高くす
ることができる。また、半導体試験装置を機能別の専用
装置とすることで、各装置のコストを減少させることが
でき、テストシステム全体としてのコストを低減でき
る。また、被測定デバイスを更に高速にテストしたい場
合においては、現複合テストシステムの中で、他の装置
より稼働率の高い装置、例えばＡＣテスト装置、あるい
はデバイス投入及びデバイス出力搬送器を増設すること
で対応でき、コストの上昇を低く押さえることができ
る。
た被測定デバイスは、回転アーム型搬送器により、稼働
していないテストヘッドに運ばれ、目的とする機能試験
を実施し、全ての機能試験を終了するとデバイス出力口
Ｘ、Ｙ及びＺに排出される。被測定デバイスを多数テス
トする場合、全ての半導体試験装置の稼働率が上がるよ
う搬送器を制御することで、全体として稼働率を高くす
ることができる。また、半導体試験装置を機能別の専用
装置とすることで、各装置のコストを減少させることが
でき、テストシステム全体としてのコストを低減でき
る。また、被測定デバイスを更に高速にテストしたい場
合においては、現複合テストシステムの中で、他の装置
より稼働率の高い装置、例えばＡＣテスト装置、あるい
はデバイス投入及びデバイス出力搬送器を増設すること
で対応でき、コストの上昇を低く押さえることができ
る。
【０００８】（実施例２）実施例１で示した複合ヘッド
の位置関係は、別の形態にすることができる。その変形
一実施例を図２に示す。図２の場合においては、機能別
テストヘッドである、ＤＣテストヘッドＤＣ、ＡＣテス
トヘッドＡＣ、高精度ＤＣテストヘッドＨＤＣ、高精度
ＡＣテストヘッドＨＡＣ及び各種オプションテストヘッ
ドＯＰを格子状に配置した場合である。当然、この場合
においても、各ヘッド間に被測定デバイスを搬送する搬
送器が装備され、デバイス投入口Ａ、Ｂ、Ｃ、及びデバ
イス出力口Ｘ、Ｙ、Ｚ、に搬送器が設けられる。
の位置関係は、別の形態にすることができる。その変形
一実施例を図２に示す。図２の場合においては、機能別
テストヘッドである、ＤＣテストヘッドＤＣ、ＡＣテス
トヘッドＡＣ、高精度ＤＣテストヘッドＨＤＣ、高精度
ＡＣテストヘッドＨＡＣ及び各種オプションテストヘッ
ドＯＰを格子状に配置した場合である。当然、この場合
においても、各ヘッド間に被測定デバイスを搬送する搬
送器が装備され、デバイス投入口Ａ、Ｂ、Ｃ、及びデバ
イス出力口Ｘ、Ｙ、Ｚ、に搬送器が設けられる。
【０００９】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。つ
まり、被測定デバイスを多数テストする場合、全ての半
導体試験装置の稼働率が上がるよう搬送器を制御するこ
とで、全体として稼働率を高くすることができる。ま
た、半導体試験装置を機能別の専用装置とすることで、
各装置のコストを減少させることができ、テストシステ
ム全体としてのコストを低減できる。また、被測定デバ
イスを更に高速にテストしたい場合においては、現複合
テストシステムの中で、他の装置より稼働率の高い装
置、例えばＡＣテスト装置、あるいはデバイス投入及び
デバイス出力搬送器を増設することで対応でき、コスト
の上昇を低く押さえることができる。
ているので、以下に記載されるような効果を奏する。つ
まり、被測定デバイスを多数テストする場合、全ての半
導体試験装置の稼働率が上がるよう搬送器を制御するこ
とで、全体として稼働率を高くすることができる。ま
た、半導体試験装置を機能別の専用装置とすることで、
各装置のコストを減少させることができ、テストシステ
ム全体としてのコストを低減できる。また、被測定デバ
イスを更に高速にテストしたい場合においては、現複合
テストシステムの中で、他の装置より稼働率の高い装
置、例えばＡＣテスト装置、あるいはデバイス投入及び
デバイス出力搬送器を増設することで対応でき、コスト
の上昇を低く押さえることができる。
【図１】本発明のテストヘッド集合体を示す説明図であ
る。
る。
【図２】本発明の別のテストヘッド集合体を示す説明図
である。
である。
ＤＣ ＤＣテストヘッド ＡＣ ＡＣテストヘッド ＭＶ 回転アーム型搬送器 ＨＤＣ 高精度ＤＣテストヘッド ＨＡＣ 高精度ＡＣテストヘッド ＯＰ 各種オプションテストヘッド Ａ、Ｂ、Ｃ デバイス投入口 Ｘ、Ｙ、Ｚ デバイス出力口
Claims (3)
- 【請求項１】 半導体試験装置を機能別の専用装置とし
て、ＤＣテスト装置、ＡＣテスト装置、高精度ＤＣテス
ト装置、高精度ＡＣテスト装置及び各種オプションテス
ト装置を設け、 各テスト装置のテストヘッドを１つの集合体として設
け、 被測定デバイスを各テストヘッド間で搬送する搬送器を
設け、 被測定デバイスをテストヘッドの集合体に搬入する搬送
器、及びテストヘッドの集合体から搬出する搬送器を設
けた、 ことを特徴とする半導体試験装置の複合テストシステ
ム。 - 【請求項２】 半導体試験装置を機能別の専用装置とし
て、ＤＣテスト装置、ＡＣテスト装置、高精度ＤＣテス
ト装置、高精度ＡＣテスト装置及び各種オプションテス
ト装置を設け、 各テスト装置のテストヘッドを回転アーム型搬送器（Ｍ
Ｖ）を中心に１つの集合体として設け、 被測定デバイスを各テストヘッド間で搬送する回転アー
ム型搬送器（ＭＶ）を設け、 被測定デバイスをテストヘッドの集合体に搬入する搬送
器、及びテストヘッドの集合体から搬出する搬送器を設
けた、 ことを特徴とする半導体試験装置の複合テストシステ
ム。 - 【請求項３】 半導体試験装置を機能別の専用装置とし
て、ＤＣテスト装置、ＡＣテスト装置、高精度ＤＣテス
ト装置、高精度ＡＣテスト装置及び各種オプションテス
ト装置を設け、 各テスト装置のテストヘッドを格子状に１つの集合体と
して設け、 被測定デバイスを各テストヘッド間で搬送するＸＹ移動
型搬送器を設け、 被測定デバイスをテストヘッドの集合体に搬入する搬送
器、及びテストヘッドの集合体から搬出する搬送器を設
けた、 ことを特徴とする半導体試験装置の複合テストシステ
ム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161895A JPH08201478A (ja) | 1995-01-27 | 1995-01-27 | 半導体試験装置の複合テストシステム |
| PCT/JP1996/000116 WO1996023233A1 (en) | 1995-01-27 | 1996-01-23 | Composite test system of semiconductor testing device |
| DE19680091T DE19680091T1 (de) | 1995-01-27 | 1996-01-23 | Mehrfach-Halbleitertestsystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161895A JPH08201478A (ja) | 1995-01-27 | 1995-01-27 | 半導体試験装置の複合テストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08201478A true JPH08201478A (ja) | 1996-08-09 |
Family
ID=12336210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161895A Withdrawn JPH08201478A (ja) | 1995-01-27 | 1995-01-27 | 半導体試験装置の複合テストシステム |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH08201478A (ja) |
| DE (1) | DE19680091T1 (ja) |
| WO (1) | WO1996023233A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3446065A (en) * | 1965-08-11 | 1969-05-27 | Transistor Automation Corp | Automatic probing apparatus |
| US3384236A (en) * | 1966-08-31 | 1968-05-21 | Corning Glass Works | Machine for automatically testing and orienting miniature semiconductor chips |
| JPS61168236A (ja) * | 1985-01-21 | 1986-07-29 | Nippon Kogaku Kk <Nikon> | ウエハ検査装置 |
| JPS6345828A (ja) * | 1986-08-13 | 1988-02-26 | Toshiba Corp | Ｉｃハンドリング装置 |
| JPH04340481A (ja) * | 1991-05-17 | 1992-11-26 | Nec Corp | Ｉｃのハンドリング装置 |
-
1995
- 1995-01-27 JP JP3161895A patent/JPH08201478A/ja not_active Withdrawn
-
1996
- 1996-01-23 DE DE19680091T patent/DE19680091T1/de not_active Withdrawn
- 1996-01-23 WO PCT/JP1996/000116 patent/WO1996023233A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996023233A1 (en) | 1996-08-01 |
| DE19680091T1 (de) | 1997-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847203B1 (en) | Applying parametric test patterns for high pin count ASICs on low pin count testers | |
| US3873818A (en) | Electronic tester for testing devices having a high circuit density | |
| TW369692B (en) | Test and burn-in apparatus, in-line system using the apparatus, and test method using the system | |
| EP1443339A1 (en) | Method and apparatus for performing simultaneous testing of integrated circuits | |
| CN101025432B (zh) | 片上系统流水线测试仪和方法 | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| US20080278186A1 (en) | Pipeline test apparatus and method | |
| TWI425223B (zh) | 用以使用受串列控制資源來測試元件之方法及裝置 | |
| CN109633417B (zh) | 多芯片同测结构及方法 | |
| US7406638B2 (en) | System and method for optimized test and configuration throughput of electronic circuits | |
| JPH08201478A (ja) | 半導体試験装置の複合テストシステム | |
| Mrugalski et al. | Star-EDT: Deterministic on-chip scheme using compressed test patterns | |
| US6134685A (en) | Package parallel test method and apparatus | |
| JP4026945B2 (ja) | 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法 | |
| CN102945814B (zh) | 具有旋动式测试手臂的半导体元件测试系统 | |
| CN114924181B (zh) | 一种基于高速信号测试的测试方法及其装置 | |
| JPH1068753A (ja) | 無線機検査装置 | |
| JPH0317575A (ja) | Ｌｓｉ試験装置 | |
| JPH07218585A (ja) | Ｉｃ試験装置用オートハンドラ | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JPH10221402A (ja) | Ｉｃテスタ用電源電流測定回路 | |
| JPH1062475A (ja) | 電子計測機器の検査システム | |
| JP2000041009A (ja) | 無線機検査装置 | |
| JPH01196158A (ja) | 半導体集積回路 | |
| JP2001183418A (ja) | オートハンドラ及びデバイスローテーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |