JPH08201853A - 電極基板および平面表示装置 - Google Patents
電極基板および平面表示装置Info
- Publication number
- JPH08201853A JPH08201853A JP25027595A JP25027595A JPH08201853A JP H08201853 A JPH08201853 A JP H08201853A JP 25027595 A JP25027595 A JP 25027595A JP 25027595 A JP25027595 A JP 25027595A JP H08201853 A JPH08201853 A JP H08201853A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- conductor layer
- region
- electrode
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 この発明は、電極配線の断線等の欠陥が極め
て軽減される電極基板および平面表示装置を提供するこ
とを目的としている。 【解決手段】 この発明は、第１露光（A1），（A2）と
第２露光（A3），（A4）とによって露光される第３露光
領域（A1,A3 ），（A2,A4 ）とを含む第１導体層(111)
と、第４露光（A1' ），（A2' ）と第５露光（A3' ），
（A4' ）とによって露光される第６露光領域（A1',A3'
），（A2',A4' ）とを含み，第１導体層(111) 上に第
１導体層(111) に電気的に接続されて積層配置されて成
る第２導体層(113) とを具備した電極配線を備えた電極
基板であって、第１導体層(111) の第３露光領域（A1,A
3 ），（A2,A4 ）と第２導体層(113) の第６露光領域
（A1',A3' ），（A2',A4' ）とが平面的に互いに異なる
領域にある。
て軽減される電極基板および平面表示装置を提供するこ
とを目的としている。 【解決手段】 この発明は、第１露光（A1），（A2）と
第２露光（A3），（A4）とによって露光される第３露光
領域（A1,A3 ），（A2,A4 ）とを含む第１導体層(111)
と、第４露光（A1' ），（A2' ）と第５露光（A3' ），
（A4' ）とによって露光される第６露光領域（A1',A3'
），（A2',A4' ）とを含み，第１導体層(111) 上に第
１導体層(111) に電気的に接続されて積層配置されて成
る第２導体層(113) とを具備した電極配線を備えた電極
基板であって、第１導体層(111) の第３露光領域（A1,A
3 ），（A2,A4 ）と第２導体層(113) の第６露光領域
（A1',A3' ），（A2',A4' ）とが平面的に互いに異なる
領域にある。
Description
【０００１】
【発明の属する技術分野】この発明は、微細な電極配線
を含む電極基板に係り、特に複数の領域に区画されて露
光されて成る電極基板および平面表示装置に関する。
を含む電極基板に係り、特に複数の領域に区画されて露
光されて成る電極基板および平面表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置に代表される平面表
示装置は、ＣＲＴ等に比べて軽量、薄型、低消費電力等
の特徴を生かして、テレビ表示装置、コンピューター表
示装置、カー・ナビゲーション表示装置等の各種分野で
利用されている。
示装置は、ＣＲＴ等に比べて軽量、薄型、低消費電力等
の特徴を生かして、テレビ表示装置、コンピューター表
示装置、カー・ナビゲーション表示装置等の各種分野で
利用されている。
【０００３】中でも、各表示画素毎に薄膜トランジスタ
（以下、ＴＦＴと略称する。）やＭＩＭ（Metal Insula
tor Metal ）素子等のスイッチ素子が用いられて成るア
クティブマトリクス型表示装置は、隣接画素間でのクロ
ストークのない良好な表示画像が実現できることから、
盛んに研究・開発が成されている。
（以下、ＴＦＴと略称する。）やＭＩＭ（Metal Insula
tor Metal ）素子等のスイッチ素子が用いられて成るア
クティブマトリクス型表示装置は、隣接画素間でのクロ
ストークのない良好な表示画像が実現できることから、
盛んに研究・開発が成されている。
【０００４】各表示画素毎にスイッチ素子としてＴＦＴ
が用いられて成るアクティブマトリクス型液晶表示装置
を例にとり従来の技術を簡単に説明する。アクティブマ
トリクス型液晶表示装置は、複数の画素電極が配列され
たアレイ基板と、対向電極が形成された対向基板との間
隙に光変調層として液晶組成物が封入されて成ってい
る。このアレイ基板は、ガラス基板等の透明な絶縁基板
上にＴＦＴ及びこれに接続された画素電極がマトリクス
状に配列され、さらに行方向に配列された各ＴＦＴのゲ
ート電極に共通に接続された走査線および列方向に配列
された各ＴＦＴのドレイン電極に共通に接続された信号
線、画素電極に絶縁層を介し相対して配置され、補助容
量（Cs）を構成する補助容量線等が配置されている。
が用いられて成るアクティブマトリクス型液晶表示装置
を例にとり従来の技術を簡単に説明する。アクティブマ
トリクス型液晶表示装置は、複数の画素電極が配列され
たアレイ基板と、対向電極が形成された対向基板との間
隙に光変調層として液晶組成物が封入されて成ってい
る。このアレイ基板は、ガラス基板等の透明な絶縁基板
上にＴＦＴ及びこれに接続された画素電極がマトリクス
状に配列され、さらに行方向に配列された各ＴＦＴのゲ
ート電極に共通に接続された走査線および列方向に配列
された各ＴＦＴのドレイン電極に共通に接続された信号
線、画素電極に絶縁層を介し相対して配置され、補助容
量（Cs）を構成する補助容量線等が配置されている。
【０００５】このようなアクティブマトリクス型液晶表
示装置のアレイ基板は、絶縁膜、導電膜あるいは誘電体
膜等が成膜され、レジストの塗布、露光、現像、更にパ
ターニングが繰り返されて製造される。
示装置のアレイ基板は、絶縁膜、導電膜あるいは誘電体
膜等が成膜され、レジストの塗布、露光、現像、更にパ
ターニングが繰り返されて製造される。
【０００６】ところで、近年、液晶表示装置に代表され
る平面表示装置には、大型で高精細な表示画像の実現が
要求されており、これを実現するために高精度の露光技
術が必要となる。
る平面表示装置には、大型で高精細な表示画像の実現が
要求されており、これを実現するために高精度の露光技
術が必要となる。
【０００７】このため、基板上のレジストを一括して露
光するのではなく、例えば図１３に示すように、複数領
域に区画し、各領域毎にそれぞれ露光する分割露光が知
られている。
光するのではなく、例えば図１３に示すように、複数領
域に区画し、各領域毎にそれぞれ露光する分割露光が知
られている。
【０００８】図１３中（A1）は第１露光によって露光さ
れる領域、（A2）は第２露光によって露光される領域、
（A3）は第３露光によって露光される領域、（A4）は第
４露光によって露光される領域をそれぞれ示している。
また、第１露光によって露光される領域（A1）と第２露
光によって露光される領域（A2）とは、領域（A1），
（A2）間で露光もれがないように互いに重複して露光さ
れる二重露光領域（A1,A2 ）を有している。同様に、領
域（A1）と領域（A3）、領域（A3）と領域（A4）、領域
（A2）と領域（A4）もそれぞれ互いに重複して露光され
る二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を
有している。
れる領域、（A2）は第２露光によって露光される領域、
（A3）は第３露光によって露光される領域、（A4）は第
４露光によって露光される領域をそれぞれ示している。
また、第１露光によって露光される領域（A1）と第２露
光によって露光される領域（A2）とは、領域（A1），
（A2）間で露光もれがないように互いに重複して露光さ
れる二重露光領域（A1,A2 ）を有している。同様に、領
域（A1）と領域（A3）、領域（A3）と領域（A4）、領域
（A2）と領域（A4）もそれぞれ互いに重複して露光され
る二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を
有している。
【０００９】このような露光技術によれば、一露光領域
は基板面積に対して、その区画数に応じて小さくできる
ので、各領域で高精度の露光が可能となり、よって大型
で高精細な表示画像の実現が可能な平面表示装置の提供
が可能となる。
は基板面積に対して、その区画数に応じて小さくできる
ので、各領域で高精度の露光が可能となり、よって大型
で高精細な表示画像の実現が可能な平面表示装置の提供
が可能となる。
【００１０】
【発明が解決しようとする課題】ところで、上記した分
割露光方法における二重露光領域（A1,A2 ），（A1,A
3），（A3,A4 ），（A2,A4 ）は、他の領域に比べて断
線等の配線不良の発生する割合が極めて高くなる。
割露光方法における二重露光領域（A1,A2 ），（A1,A
3），（A3,A4 ），（A2,A4 ）は、他の領域に比べて断
線等の配線不良の発生する割合が極めて高くなる。
【００１１】図１４（ａ）は、一電極配線を形成するた
めの第１露光によって露光されたレジストの第１露光像
（RP1 ）と、第２露光によって露光されたレジストの第
２露光像（RP2 ）とをそれぞれ示している。この第１露
光像（RP1 ）と第２露光像（RP2 ）とは、マスク間の合
わせ精度、基板の歪あるいはマスク自体の精度が互いに
異なる等の問題から、図１４（ａ）に示すように、第１
露光像（RP1 ）の配線幅（W1）と第２露光像（RP29）の
配線幅（W2）とが異なる、また互いに露光像ずれが生じ
ることがある。このようなことから、同図（ｂ）に示す
ように、第１露光像（RP1 ）に基づいてパターニングさ
れた電極配線の配線幅（W1' ）と、第２露光像（RP2 ）
に基づいてパターニングされた電極配線の配線幅（W2'
）とは、各ずれに基づいて異なる。
めの第１露光によって露光されたレジストの第１露光像
（RP1 ）と、第２露光によって露光されたレジストの第
２露光像（RP2 ）とをそれぞれ示している。この第１露
光像（RP1 ）と第２露光像（RP2 ）とは、マスク間の合
わせ精度、基板の歪あるいはマスク自体の精度が互いに
異なる等の問題から、図１４（ａ）に示すように、第１
露光像（RP1 ）の配線幅（W1）と第２露光像（RP29）の
配線幅（W2）とが異なる、また互いに露光像ずれが生じ
ることがある。このようなことから、同図（ｂ）に示す
ように、第１露光像（RP1 ）に基づいてパターニングさ
れた電極配線の配線幅（W1' ）と、第２露光像（RP2 ）
に基づいてパターニングされた電極配線の配線幅（W2'
）とは、各ずれに基づいて異なる。
【００１２】更に、第１露光と第２露光のそれぞれで露
光された二重露光領域（A1,A2 ）は、第１露光像（RP1
）と第２露光像（RP2 ）とのそれぞれに基づいてパタ
ーニングされるため、マスク間の合わせ精度、基板の歪
あるいはマスク自体の精度の相違に応じて電極配線の配
線幅（W3）は非常に狭くなる、あるいは断線等の不良を
引き起こす原因となる。
光された二重露光領域（A1,A2 ）は、第１露光像（RP1
）と第２露光像（RP2 ）とのそれぞれに基づいてパタ
ーニングされるため、マスク間の合わせ精度、基板の歪
あるいはマスク自体の精度の相違に応じて電極配線の配
線幅（W3）は非常に狭くなる、あるいは断線等の不良を
引き起こす原因となる。
【００１３】この発明は、上記した技術課題に対処して
成されたものであって、断線等の不良が極めて軽減され
る電極基板および平面表示装置を提供することを目的と
している。
成されたものであって、断線等の不良が極めて軽減され
る電極基板および平面表示装置を提供することを目的と
している。
【００１４】
【課題を解決するための手段】請求項１に記載される発
明は、基板上に配置される電極配線が少なくとも第１露
光によって露光されて成る第１露光領域，第２露光によ
って露光されて成る第２露光領域および前記第１露光と
前記第２露光とによって露光されて成る第３露光領域と
を含む第１導体層と、少なくとも第４露光によって露光
されて成る第４露光領域，第５露光によって露光されて
成る第５露光領域および前記第４露光と前記第５露光と
によって露光されて成る第６露光領域とを含み，前記第
１導体層上に前記第１導体層に電気的に接続されて積層
配置された第２導体層とを具備した電極配線を含み、前
記第１導体層の前記第３露光領域と前記第２導体層の前
記第６露光領域とが平面的に互いに異なる領域にあるこ
とを特徴とした電極基板にある。
明は、基板上に配置される電極配線が少なくとも第１露
光によって露光されて成る第１露光領域，第２露光によ
って露光されて成る第２露光領域および前記第１露光と
前記第２露光とによって露光されて成る第３露光領域と
を含む第１導体層と、少なくとも第４露光によって露光
されて成る第４露光領域，第５露光によって露光されて
成る第５露光領域および前記第４露光と前記第５露光と
によって露光されて成る第６露光領域とを含み，前記第
１導体層上に前記第１導体層に電気的に接続されて積層
配置された第２導体層とを具備した電極配線を含み、前
記第１導体層の前記第３露光領域と前記第２導体層の前
記第６露光領域とが平面的に互いに異なる領域にあるこ
とを特徴とした電極基板にある。
【００１５】請求項１４に記載の発明は、基板上に第１
導電膜を堆積し、少なくとも第１領域と第２領域とに区
画してそれぞれ露光し、パターニングして第１導体層を
形成し、前記第１導体層上に第２導電膜を堆積し、少な
くとも第３領域と第４領域とに区画してそれぞれ露光
し、パターニングして前記第１導体層に積層される第２
導体層を形成して成る電極基板において、前記第１領域
の露光と前記第２領域の露光の両方によって露光される
第１の二重露光領域と、前記第３領域の露光と前記第４
領域の露光の両方によって露光される第２の二重露光領
域とが平面的に異なる位置にあることを特徴とする電極
基板にある。
導電膜を堆積し、少なくとも第１領域と第２領域とに区
画してそれぞれ露光し、パターニングして第１導体層を
形成し、前記第１導体層上に第２導電膜を堆積し、少な
くとも第３領域と第４領域とに区画してそれぞれ露光
し、パターニングして前記第１導体層に積層される第２
導体層を形成して成る電極基板において、前記第１領域
の露光と前記第２領域の露光の両方によって露光される
第１の二重露光領域と、前記第３領域の露光と前記第４
領域の露光の両方によって露光される第２の二重露光領
域とが平面的に異なる位置にあることを特徴とする電極
基板にある。
【００１６】請求項１６に記載の発明は、基板上に配置
される複数の画素電極と、少なくとも第１露光によって
露光されて成る第１露光領域，第２露光によって露光さ
れて成る第２露光領域および前記第１露光と前記第２露
光とによって露光されて成る第３露光領域とを含む第１
導体層と、少なくとも第４露光によって露光されて成る
第４露光領域，第５露光によって露光されて成る第５露
光領域および前記第４露光と前記第５露光とによって露
光されて成る第６露光領域とを含み，前記第１導体層上
に前記第１導体層に電気的に接続されて積層配置された
第２導体層とを含み、前記第１導体層の前記第３露光領
域と前記第２導体層の前記第６露光領域とが平面的に互
いに異なる領域にある電極配線を備えた第１電極基板
と、前記画素電極に対向配置される電極を備えた対向基
板と、前記電極基板と前記対向基板との間に保持される
光変調層とを備えたことを特徴とした平面表示装置にあ
る。
される複数の画素電極と、少なくとも第１露光によって
露光されて成る第１露光領域，第２露光によって露光さ
れて成る第２露光領域および前記第１露光と前記第２露
光とによって露光されて成る第３露光領域とを含む第１
導体層と、少なくとも第４露光によって露光されて成る
第４露光領域，第５露光によって露光されて成る第５露
光領域および前記第４露光と前記第５露光とによって露
光されて成る第６露光領域とを含み，前記第１導体層上
に前記第１導体層に電気的に接続されて積層配置された
第２導体層とを含み、前記第１導体層の前記第３露光領
域と前記第２導体層の前記第６露光領域とが平面的に互
いに異なる領域にある電極配線を備えた第１電極基板
と、前記画素電極に対向配置される電極を備えた対向基
板と、前記電極基板と前記対向基板との間に保持される
光変調層とを備えたことを特徴とした平面表示装置にあ
る。
【００１７】この発明の電極配線は、第１導体層と第１
導体層上に電気的に接続されて配置される第２導体層と
を具備して構成される。しかも、第１導体層の第１露光
と、この第１露光と主として異なる露光領域を含む第２
露光の両方によって二重に露光されて成る第３露光領域
と、第２導体層の第４露光と、この第４露光と主として
異なる露光領域を含む第５露光の両方によって二重に露
光されて成る第６露光領域とが平面的に互いに異なる領
域にある。
導体層上に電気的に接続されて配置される第２導体層と
を具備して構成される。しかも、第１導体層の第１露光
と、この第１露光と主として異なる露光領域を含む第２
露光の両方によって二重に露光されて成る第３露光領域
と、第２導体層の第４露光と、この第４露光と主として
異なる露光領域を含む第５露光の両方によって二重に露
光されて成る第６露光領域とが平面的に互いに異なる領
域にある。
【００１８】従って、仮に第１導体層の第３露光領域、
あるいは第２導体層の第６露光領域のいずれか一方に断
線等の配線不良が発生しても、各導体層が冗長的に機能
するので、電極配線自体が断線することがない。
あるいは第２導体層の第６露光領域のいずれか一方に断
線等の配線不良が発生しても、各導体層が冗長的に機能
するので、電極配線自体が断線することがない。
【００１９】また、仮に第１導体層の第３露光領域と第
２導体層の第６露光領域とに同時に断線が生じても、第
１導体層の第３露光領域と第２導体層の第６露光領域と
は平面的に互いに異なる領域にあり、やはり電極配線自
体が断線することがない。ところで、第１導体層と第２
導体層のいずれか一方を画素電極と同時に形成すれば、
製造プロセスの増大もない。
２導体層の第６露光領域とに同時に断線が生じても、第
１導体層の第３露光領域と第２導体層の第６露光領域と
は平面的に互いに異なる領域にあり、やはり電極配線自
体が断線することがない。ところで、第１導体層と第２
導体層のいずれか一方を画素電極と同時に形成すれば、
製造プロセスの増大もない。
【００２０】
【発明の実施の形態】以下に、この発明に係るアクティ
ブマトリクス型液晶表示装置について図面を参照して説
明する。図１はこの実施例のアクティブマトリクス型液
晶表示装置に係る表示装置用アレイ基板の一部概略平面
図を示し、図２（ａ）は図１のＡ−Ａ’線に沿って切断
したアクティブマトリクス型液晶表示装置の概略断面図
を、同図（ｂ）は図１のＢ−Ｂ’線に沿って切断したア
クティブマトリクス型液晶表示装置の概略断面図を示
す。
ブマトリクス型液晶表示装置について図面を参照して説
明する。図１はこの実施例のアクティブマトリクス型液
晶表示装置に係る表示装置用アレイ基板の一部概略平面
図を示し、図２（ａ）は図１のＡ−Ａ’線に沿って切断
したアクティブマトリクス型液晶表示装置の概略断面図
を、同図（ｂ）は図１のＢ−Ｂ’線に沿って切断したア
クティブマトリクス型液晶表示装置の概略断面図を示
す。
【００２１】この実施例の表示装置用アレイ基板(100)
は、ガラスから成る透明絶縁基板(101) 上に６４０×３
本の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線
Ｙｊ（j=1,2,…,480）とが互いに略直交して配置され、
各信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(1
41) がＩＴＯ（Indium Tin Oxide）から成る画素電極(1
51) に電気的に接続されたＴＦＴ(131) が配置されてい
る。
は、ガラスから成る透明絶縁基板(101) 上に６４０×３
本の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線
Ｙｊ（j=1,2,…,480）とが互いに略直交して配置され、
各信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(1
41) がＩＴＯ（Indium Tin Oxide）から成る画素電極(1
51) に電気的に接続されたＴＦＴ(131) が配置されてい
る。
【００２２】ＴＦＴ(131) は、走査線Ｙｊ自体をゲート
電極とするよう走査線Ｙｊ上に形成される。即ち、走査
線Ｙｊをゲート電極とし、この上に酸化シリコン（Ｓｉ
Ｏ2）から成る絶縁膜(121) を介して非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜からなる半導体膜(123) が配置さ
れ、この半導体膜(123) 上に走査線Ｙｊに自己整合され
たチャネル保護膜( 125)、半導体膜(123) と信号線Ｘｉ
とをｎ+ 型非晶質シリコン薄膜から成るオーミックコン
タクト膜(127) を介して電気的に接続する信号線Ｘｉか
ら延在されるドレイン電極(143) を備えている。また、
上述したソース電極(141) は半導体膜(123) をｎ+ 型非
晶質シリコン薄膜から成るオーミックコンタクト膜(12
9) を介して画素電極(151) に電気的に接続している。
電極とするよう走査線Ｙｊ上に形成される。即ち、走査
線Ｙｊをゲート電極とし、この上に酸化シリコン（Ｓｉ
Ｏ2）から成る絶縁膜(121) を介して非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜からなる半導体膜(123) が配置さ
れ、この半導体膜(123) 上に走査線Ｙｊに自己整合され
たチャネル保護膜( 125)、半導体膜(123) と信号線Ｘｉ
とをｎ+ 型非晶質シリコン薄膜から成るオーミックコン
タクト膜(127) を介して電気的に接続する信号線Ｘｉか
ら延在されるドレイン電極(143) を備えている。また、
上述したソース電極(141) は半導体膜(123) をｎ+ 型非
晶質シリコン薄膜から成るオーミックコンタクト膜(12
9) を介して画素電極(151) に電気的に接続している。
【００２３】また、画素電極(151) に酸化シリコン（Ｓ
ｉＯ2 ）から成る絶縁膜(121) を介して重複し、且つ走
査線Ｙｊと略平行して補助容量線Ｃｊ（j=1,2,…,480）
が配置され、これにより画素電極(151) と補助容量線Ｃ
ｊとの間で補助容量（Cs）が形成される。
ｉＯ2 ）から成る絶縁膜(121) を介して重複し、且つ走
査線Ｙｊと略平行して補助容量線Ｃｊ（j=1,2,…,480）
が配置され、これにより画素電極(151) と補助容量線Ｃ
ｊとの間で補助容量（Cs）が形成される。
【００２４】走査線Ｙｊおよび補助容量線Ｃｊは、それ
ぞれ配線幅５ミクロンと配線幅１０ミクロンのアルミニ
ウム（Ａｌ）から成る第１走査線導体層(103) および第
１補助容量線導体層(105) と、第１走査線導体層(103)
および第１補助容量線導体層(105) に生じるヒロックや
丸膨れを防止し、更に耐薬品性等を向上させるよう第１
走査線導体層(103) を被覆するよう積層配置されるモリ
ブデン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅
９ミクロンの第２走査線導体層(107) および第１補助容
量線導体層(105) を被覆するよう積層配置されるモリブ
デン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅１
４ミクロンの第２補助容量線導体層(109) とを含む。第
１走査線導体層(103) および第１補助容量線導体層(10
5) としてアルミニウム（Ａｌ）を用いたのは、装置の
大型化に際しても十分な低抵抗を達成するためである。
第２走査線導体層(107) および第２補助容量線導体層(1
09)としては、モリブデン（Ｍｏ）と高融点金属との合
金が使用でき、モリブデン（Ｍｏ）−タンタル（Ｔａ）
合金の他にもモリブデン（Ｍｏ）−タングステン（Ｗ）
合金が好適に使用される。
ぞれ配線幅５ミクロンと配線幅１０ミクロンのアルミニ
ウム（Ａｌ）から成る第１走査線導体層(103) および第
１補助容量線導体層(105) と、第１走査線導体層(103)
および第１補助容量線導体層(105) に生じるヒロックや
丸膨れを防止し、更に耐薬品性等を向上させるよう第１
走査線導体層(103) を被覆するよう積層配置されるモリ
ブデン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅
９ミクロンの第２走査線導体層(107) および第１補助容
量線導体層(105) を被覆するよう積層配置されるモリブ
デン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅１
４ミクロンの第２補助容量線導体層(109) とを含む。第
１走査線導体層(103) および第１補助容量線導体層(10
5) としてアルミニウム（Ａｌ）を用いたのは、装置の
大型化に際しても十分な低抵抗を達成するためである。
第２走査線導体層(107) および第２補助容量線導体層(1
09)としては、モリブデン（Ｍｏ）と高融点金属との合
金が使用でき、モリブデン（Ｍｏ）−タンタル（Ｔａ）
合金の他にもモリブデン（Ｍｏ）−タングステン（Ｗ）
合金が好適に使用される。
【００２５】信号線Ｘｉは、半導体膜(123) を構成する
非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜からなる配線幅５
ミクロンの第１信号線導体層(111) 、オーミックコンタ
クト膜(127) を構成するｎ+ 型非晶質シリコン薄膜から
成り第１信号線導体層(111)上に同一配線幅で配される
第２信号線導体層(113) 、画素電極(151) と同時に形成
されるＩＴＯ膜から成り第２信号線導体層(113) 上に同
一配線幅で配される第３信号線導体層(115) と、更に第
１信号線導体層(111) 、第２信号線導体層(113) 及び第
３信号線導体層(115) を被覆するように積層されたモリ
ブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層体から
成る配線幅５ミクロンの第４信号線導体層(117) とを含
む。
非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜からなる配線幅５
ミクロンの第１信号線導体層(111) 、オーミックコンタ
クト膜(127) を構成するｎ+ 型非晶質シリコン薄膜から
成り第１信号線導体層(111)上に同一配線幅で配される
第２信号線導体層(113) 、画素電極(151) と同時に形成
されるＩＴＯ膜から成り第２信号線導体層(113) 上に同
一配線幅で配される第３信号線導体層(115) と、更に第
１信号線導体層(111) 、第２信号線導体層(113) 及び第
３信号線導体層(115) を被覆するように積層されたモリ
ブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層体から
成る配線幅５ミクロンの第４信号線導体層(117) とを含
む。
【００２６】対向基板(300) は、ガラスから成る透明絶
縁基板(301) 上に、信号線Ｘｉと画素電極(151) との間
隙、走査線Ｙｊと画素電極(151) との間隙およびＴＦＴ
(131) 上を遮光するようにクロム（Ｃｒ）から成るマト
リクス状の遮光膜(311) 、遮光膜(311) の開口部に配置
される赤（Ｒ），緑（Ｇ）及び青（Ｂ）のカラーフィル
タ(321) 、遮光膜(311) およびカラーフィルタ(321) 上
に配置される保護膜(331) 、保護膜(331) 上に配置され
るＩＴＯ膜から成る対向電極(341) を備えて構成され
る。
縁基板(301) 上に、信号線Ｘｉと画素電極(151) との間
隙、走査線Ｙｊと画素電極(151) との間隙およびＴＦＴ
(131) 上を遮光するようにクロム（Ｃｒ）から成るマト
リクス状の遮光膜(311) 、遮光膜(311) の開口部に配置
される赤（Ｒ），緑（Ｇ）及び青（Ｂ）のカラーフィル
タ(321) 、遮光膜(311) およびカラーフィルタ(321) 上
に配置される保護膜(331) 、保護膜(331) 上に配置され
るＩＴＯ膜から成る対向電極(341) を備えて構成され
る。
【００２７】そして、表示装置用アレイ基板(100) と対
向基板(300) との間には、それぞれ配向膜(401),(403)
を介してツイスト・ネマチック型の液晶組成物(400) が
保持されている。また、各基板(100),(300) 外表面に
は、それぞれ偏光板(411),(413) が、偏光軸が直交する
ように配置され、この実施例の光透過型の液晶表示装置
(1) は構成されている。
向基板(300) との間には、それぞれ配向膜(401),(403)
を介してツイスト・ネマチック型の液晶組成物(400) が
保持されている。また、各基板(100),(300) 外表面に
は、それぞれ偏光板(411),(413) が、偏光軸が直交する
ように配置され、この実施例の光透過型の液晶表示装置
(1) は構成されている。
【００２８】ところで、この実施例の表示装置用アレイ
基板(100) では、その露光に際し、図３に示すように、
透明絶縁基板(101) を第１露光領域（A1）、第２露光領
域（A2）、第３露光領域（A3）および第４露光領域（A
4）の４領域、また図示しないが第１露光領域（A1'
）、第２露光領域（A2' ）、第３露光領域（A3' ）お
よび第４露光領域（A4' ）の４領域に区画し、それぞれ
の領域を順次露光する。更に詳しくは、露光には円形の
レンズを用いるため、図３に示すような円形の領域が露
光可能領域（S1），（S2），（S3），（S4）となるが、
その周辺部分を光遮蔽して、長方形状の第１露光によっ
て露光される領域（A1）、第２露光によって露光される
領域（A2）、第３露光によって露光される領域（A3）、
第４露光によって露光される領域（A4）、図示しないが
長方形状の他の第１露光によって露光される領域（A1'
）、第２露光によって露光される領域（A2' ）、第３
露光によって露光される領域（A3' ）、第４露光によっ
て露光される領域（A4' ）によって順次露光する。
基板(100) では、その露光に際し、図３に示すように、
透明絶縁基板(101) を第１露光領域（A1）、第２露光領
域（A2）、第３露光領域（A3）および第４露光領域（A
4）の４領域、また図示しないが第１露光領域（A1'
）、第２露光領域（A2' ）、第３露光領域（A3' ）お
よび第４露光領域（A4' ）の４領域に区画し、それぞれ
の領域を順次露光する。更に詳しくは、露光には円形の
レンズを用いるため、図３に示すような円形の領域が露
光可能領域（S1），（S2），（S3），（S4）となるが、
その周辺部分を光遮蔽して、長方形状の第１露光によっ
て露光される領域（A1）、第２露光によって露光される
領域（A2）、第３露光によって露光される領域（A3）、
第４露光によって露光される領域（A4）、図示しないが
長方形状の他の第１露光によって露光される領域（A1'
）、第２露光によって露光される領域（A2' ）、第３
露光によって露光される領域（A3' ）、第４露光によっ
て露光される領域（A4' ）によって順次露光する。
【００２９】そして、各露光による露光もれがないよう
に、第１露光によって露光される領域（A1）と第２露光
によって露光される領域（A2）とは互いに重複して露光
される二重露光領域（A1,A2 ）を有し、領域（A1）と領
域（A3）、領域（A3）と領域（A4）、領域（A2）と領域
（A4）もそれぞれ互いに重複して露光される二重露光領
域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。
図示しないが、同様に、他の第１露光によって露光され
る領域（A1' ）と第２露光によって露光される領域（A
2' ）とは互いに重複して露光される二重露光領域（A
1',A2' ）を有し、領域（A1' ）と領域（A3' ）、領域
（A3' ）と領域（A4' ）、領域（A2' ）と領域（A4' ）
もそれぞれ互いに重複して露光される二重露光領域（A
1',A3' ），（A3',A4' ），（A2',A4' ）を有してい
る。
に、第１露光によって露光される領域（A1）と第２露光
によって露光される領域（A2）とは互いに重複して露光
される二重露光領域（A1,A2 ）を有し、領域（A1）と領
域（A3）、領域（A3）と領域（A4）、領域（A2）と領域
（A4）もそれぞれ互いに重複して露光される二重露光領
域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。
図示しないが、同様に、他の第１露光によって露光され
る領域（A1' ）と第２露光によって露光される領域（A
2' ）とは互いに重複して露光される二重露光領域（A
1',A2' ）を有し、領域（A1' ）と領域（A3' ）、領域
（A3' ）と領域（A4' ）、領域（A2' ）と領域（A4' ）
もそれぞれ互いに重複して露光される二重露光領域（A
1',A3' ），（A3',A4' ），（A2',A4' ）を有してい
る。
【００３０】そして、各二重露光領域（A1,A2 ），（A
1,A3 ），（A3,A4 ），（A2,A4 ）および（A1',A2'
），（A1',A3' ），（A3',A4' ），（A2',A4' ）で
は、その配線幅が他に比べて狭くなる、もしくは断線等
が生じる可能性が高いことから、この実施例では重複長
（OLL ）をいずれも６ミクロンに設定した。重複長（OL
L ）は露光漏れがない程度に小さくすることが望まし
く、隣接する画素電極の一辺長よりも短くすることが望
ましい。更に、この二重露光領域（A1,A2 ），（A1,A3
），（A3,A4 ），（A2,A4 ）および（A1' ,A2'），（A
1',A3' ），（A3',A4' ），（A2',A4' ）は、ＴＦＴ(13
1) 形成領域を避けて設定することが望ましい。
1,A3 ），（A3,A4 ），（A2,A4 ）および（A1',A2'
），（A1',A3' ），（A3',A4' ），（A2',A4' ）で
は、その配線幅が他に比べて狭くなる、もしくは断線等
が生じる可能性が高いことから、この実施例では重複長
（OLL ）をいずれも６ミクロンに設定した。重複長（OL
L ）は露光漏れがない程度に小さくすることが望まし
く、隣接する画素電極の一辺長よりも短くすることが望
ましい。更に、この二重露光領域（A1,A2 ），（A1,A3
），（A3,A4 ），（A2,A4 ）および（A1' ,A2'），（A
1',A3' ），（A3',A4' ），（A2',A4' ）は、ＴＦＴ(13
1) 形成領域を避けて設定することが望ましい。
【００３１】以下に、図４および図５〜８を参照して、
詳細に説明する。まず、ガラスから成る透明絶縁基板(1
01) 上に、スパッターによってアルミニウム（Ａｌ）膜
を堆積し、図４（ａ）に示すように、パターニングして
４８０本の第１走査線導体層(103) および第１走査線導
体層(103) と略平行する４８０本の第１補助容量線導体
層(105) を同時に形成する。アルミニウム（Ａｌ）膜の
パターニングは、アルミニウム（Ａｌ）膜を堆積した
後、アルミニウム（Ａｌ）膜上にフォトレジストを塗布
し乾燥した後、図５に示すように４領域（A1），（A
2），（A3），（A4）に分割して順次露光し、現像、エ
ッチングした後、フォトレジストを除去して配線幅５ミ
クロンの第１走査線導体層(103) および配線幅１０ミク
ロンの第１補助容量線導体層(105) を得た。
詳細に説明する。まず、ガラスから成る透明絶縁基板(1
01) 上に、スパッターによってアルミニウム（Ａｌ）膜
を堆積し、図４（ａ）に示すように、パターニングして
４８０本の第１走査線導体層(103) および第１走査線導
体層(103) と略平行する４８０本の第１補助容量線導体
層(105) を同時に形成する。アルミニウム（Ａｌ）膜の
パターニングは、アルミニウム（Ａｌ）膜を堆積した
後、アルミニウム（Ａｌ）膜上にフォトレジストを塗布
し乾燥した後、図５に示すように４領域（A1），（A
2），（A3），（A4）に分割して順次露光し、現像、エ
ッチングした後、フォトレジストを除去して配線幅５ミ
クロンの第１走査線導体層(103) および配線幅１０ミク
ロンの第１補助容量線導体層(105) を得た。
【００３２】第１〜第４露光で露光もれがないように、
領域（A1）と領域（A2）とは互いに重複して露光される
二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A
3）、領域（A3）と領域（A4）、領域（A2）と領域（A
4）もそれぞれ互いに重複して露光される二重露光領域
（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そ
して、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A
4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロ
ンに設定され、第１走査線導体層(103) 及び第１補助容
量線導体層(105) と略平行する二重露光領域（A1,A3
），（A2,A4 ）は、隣接する第１走査線導体層(103)
間、更に詳しくは隣接する第１走査線用導体層(103) と
第１補助容量線用導体層(105) との間となるように設定
される。各二重露光領域（A1,A2 ），（A1,A3 ），（A
3,A4 ），（A2,A4 ）の重複長（OLL ）は、マスク間の
合わせ精度に応じて決定することができるが、１０ミク
ロン以下であることが望ましい。
領域（A1）と領域（A2）とは互いに重複して露光される
二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A
3）、領域（A3）と領域（A4）、領域（A2）と領域（A
4）もそれぞれ互いに重複して露光される二重露光領域
（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そ
して、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A
4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロ
ンに設定され、第１走査線導体層(103) 及び第１補助容
量線導体層(105) と略平行する二重露光領域（A1,A3
），（A2,A4 ）は、隣接する第１走査線導体層(103)
間、更に詳しくは隣接する第１走査線用導体層(103) と
第１補助容量線用導体層(105) との間となるように設定
される。各二重露光領域（A1,A2 ），（A1,A3 ），（A
3,A4 ），（A2,A4 ）の重複長（OLL ）は、マスク間の
合わせ精度に応じて決定することができるが、１０ミク
ロン以下であることが望ましい。
【００３３】このようにして形成された第１走査線導体
層(103) および第１補助容量線導体層(105) の二重露光
領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ（A1,A2
），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4 ）で
は、マスク精度、マスク合わせずれ、あるいは基板( 10
1)の歪等で配線幅が狭くなったり、場合によっては断線
が生じることがある。そこで、この実施例では、第１走
査線導体層(103) および第１補助容量線導体層(105) の
二重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ
（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4
）で配線細りする、あるいは断線することが軽減され
るよう、二重露光領域（A1,A2 ），（A3,A4 ）に対応す
るマスクの配線幅を他の領域より予め１ミクロン程度太
く設定した。
層(103) および第１補助容量線導体層(105) の二重露光
領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ（A1,A2
），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4 ）で
は、マスク精度、マスク合わせずれ、あるいは基板( 10
1)の歪等で配線幅が狭くなったり、場合によっては断線
が生じることがある。そこで、この実施例では、第１走
査線導体層(103) および第１補助容量線導体層(105) の
二重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ
（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4
）で配線細りする、あるいは断線することが軽減され
るよう、二重露光領域（A1,A2 ），（A3,A4 ）に対応す
るマスクの配線幅を他の領域より予め１ミクロン程度太
く設定した。
【００３４】しかしながら、マスク精度、マスク合わせ
ずれ、あるいは基板(101) の歪等の影響により、例え
ば、Ｙｊ（A1,A2 ）に断線が生じているとする。次に、
この上に、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金
膜を堆積し、パターニングして、図４（ｂ）に示すよう
に、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜から
成り、第１走査線用導体層(103) を被覆する配線幅９ミ
クロンの第２走査線導体層(107) 、第１補助容量線導体
層(105) を被覆する配線幅１４ミクロンの第２補助容量
線導体層(109) を形成して、４８０本の走査線Ｙｊ及び
補助容量線Ｃｊを得る。モリブデン（Ｍｏ）−タンタル
（Ｔａ）合金膜のパターニングは、モリブデン（Ｍｏ）
−タンタル（Ｔａ）合金膜を堆積した後、モリブデン
（Ｍｏ）−タンタル（Ｔａ）合金膜上にフォトレジスト
を塗布し乾燥した後、図６に示す４領域（A1' ），（A
2' ），（A3' ），（A4' ）に分割して順次露光し、現
像、エッチングし、フォトレジストを除去して第２走査
線導体層(107) および４８０本の第２補助容量線導体層
(109) を得る。
ずれ、あるいは基板(101) の歪等の影響により、例え
ば、Ｙｊ（A1,A2 ）に断線が生じているとする。次に、
この上に、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金
膜を堆積し、パターニングして、図４（ｂ）に示すよう
に、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜から
成り、第１走査線用導体層(103) を被覆する配線幅９ミ
クロンの第２走査線導体層(107) 、第１補助容量線導体
層(105) を被覆する配線幅１４ミクロンの第２補助容量
線導体層(109) を形成して、４８０本の走査線Ｙｊ及び
補助容量線Ｃｊを得る。モリブデン（Ｍｏ）−タンタル
（Ｔａ）合金膜のパターニングは、モリブデン（Ｍｏ）
−タンタル（Ｔａ）合金膜を堆積した後、モリブデン
（Ｍｏ）−タンタル（Ｔａ）合金膜上にフォトレジスト
を塗布し乾燥した後、図６に示す４領域（A1' ），（A
2' ），（A3' ），（A4' ）に分割して順次露光し、現
像、エッチングし、フォトレジストを除去して第２走査
線導体層(107) および４８０本の第２補助容量線導体層
(109) を得る。
【００３５】モリブデン（Ｍｏ）−タンタル（Ｔａ）合
金膜のパターニングに際する露光領域（A1' ），（A2'
），（A3' ），（A4' ）は、図６に示すように、アル
ミニウム（Ａｌ）膜のパターニングに際する露光領域
（A1），（A2），（A3），（A4）と二重露光領域が平面
的に異なる位置に配されるよう設定される。また、第２
走査線導体層(107) および第２補助容量線導体層(109)
の二重露光領域（A1',A2'），（A3',A4' ）に相当する
領域Ｙ（A1',A2' ），Ｙ（A3',A4' ），Ｃ（A1',A2'
），Ｃ（A3',A4' ）においても、配線細りする、ある
いは断線することが軽減されるよう、二重露光領域（A
1,A2 ），（A3,A4 ）に対応するマスクの配線幅を他の
領域より予め１ミクロン程度太く設定した。
金膜のパターニングに際する露光領域（A1' ），（A2'
），（A3' ），（A4' ）は、図６に示すように、アル
ミニウム（Ａｌ）膜のパターニングに際する露光領域
（A1），（A2），（A3），（A4）と二重露光領域が平面
的に異なる位置に配されるよう設定される。また、第２
走査線導体層(107) および第２補助容量線導体層(109)
の二重露光領域（A1',A2'），（A3',A4' ）に相当する
領域Ｙ（A1',A2' ），Ｙ（A3',A4' ），Ｃ（A1',A2'
），Ｃ（A3',A4' ）においても、配線細りする、ある
いは断線することが軽減されるよう、二重露光領域（A
1,A2 ），（A3,A4 ）に対応するマスクの配線幅を他の
領域より予め１ミクロン程度太く設定した。
【００３６】ところが、マスク精度、マスク合わせず
れ、あるいは基板(101) の歪等で配線幅が狭くなった
り、断線が生じることがあり、例えば第２走査線導体層
(107) の領域Ｙｊ（A1',A2' ）においても断線が生じて
いるとする。
れ、あるいは基板(101) の歪等で配線幅が狭くなった
り、断線が生じることがあり、例えば第２走査線導体層
(107) の領域Ｙｊ（A1',A2' ）においても断線が生じて
いるとする。
【００３７】しかしながら、この実施例では、第１走査
線導体層(103) および第１補助容量線導体層(105) の二
重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ
（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4
）と、第２走査線用導体層(107) および第２補助容量
線用導体層(109) の二重露光領域（A1',A2' ），（A3',
A4' ）に相当する領域Ｙ（A1',A2' ），Ｙ（A3',A4'
），Ｃ（A1',A2' ），Ｃ（A3',A4' ）とは、平面的に
互いに異なっている。
線導体層(103) および第１補助容量線導体層(105) の二
重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ
（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4
）と、第２走査線用導体層(107) および第２補助容量
線用導体層(109) の二重露光領域（A1',A2' ），（A3',
A4' ）に相当する領域Ｙ（A1',A2' ），Ｙ（A3',A4'
），Ｃ（A1',A2' ），Ｃ（A3',A4' ）とは、平面的に
互いに異なっている。
【００３８】このため、走査線Ｙｊの第１走査線導体層
(103) の二重露光領域（A1,A2 ）に相当する領域Ｙｊ
（A1,A2 ）に断線が生じていても、走査線Ｙｊの第２走
査線導体層(107) が冗長的に作用し、走査線Ｙｊの断線
が防止される。また、走査線Ｙｊの第２走査線導体層(1
07) の二重露光領域（A1',A2' ）に相当する領域Ｙｊ
（A1',A2' ）に断線が生じていても、走査線Ｙｊの第１
走査線導体層(103) が冗長的に作用し、走査線Ｙｊの断
線が防止される。
(103) の二重露光領域（A1,A2 ）に相当する領域Ｙｊ
（A1,A2 ）に断線が生じていても、走査線Ｙｊの第２走
査線導体層(107) が冗長的に作用し、走査線Ｙｊの断線
が防止される。また、走査線Ｙｊの第２走査線導体層(1
07) の二重露光領域（A1',A2' ）に相当する領域Ｙｊ
（A1',A2' ）に断線が生じていても、走査線Ｙｊの第１
走査線導体層(103) が冗長的に作用し、走査線Ｙｊの断
線が防止される。
【００３９】次に、図４（ｃ）に示すように絶縁膜(12
1) としてシリコン酸化膜（ＳｉＯ2）、非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜(122) 、シリコン窒化膜（ＳｉＮ
x ）(124) を大気に曝すことなく連続して堆積する。こ
の後、走査線Ｙｊをマスクとして基板(101) 裏面から露
光することにより、シリコン窒化膜（ＳｉＮx ）(124)
をパターニングして走査線Ｙｊに自己整合されたチャネ
ル保護膜(125) を形成する。
1) としてシリコン酸化膜（ＳｉＯ2）、非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜(122) 、シリコン窒化膜（ＳｉＮ
x ）(124) を大気に曝すことなく連続して堆積する。こ
の後、走査線Ｙｊをマスクとして基板(101) 裏面から露
光することにより、シリコン窒化膜（ＳｉＮx ）(124)
をパターニングして走査線Ｙｊに自己整合されたチャネ
ル保護膜(125) を形成する。
【００４０】しかる後に、ｎ+ 型非晶質シリコン薄膜を
堆積し、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+
型非晶質シリコン薄膜を島状にパターニングして、図４
（ｄ）に示すように半導体膜(123) および島状ｎ+ 型非
晶質シリコン薄膜(126) を得る。尚、この時、信号線Ｘ
ｉ下に相当する領域に非晶質シリコン（ａ−Ｓｉ：Ｈ）
薄膜及びｎ+ 型非晶質シリコン薄膜が配線されるようパ
ターニングして、配線幅３ミクロンの第１信号線導体層
(111) 及び第２信号線導体層(113) を形成する。この非
晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+ 型非晶質シ
リコン薄膜のパターニングは、図５と同様の４領域（A
1），（A2），（A3），（A4）に分割してそれぞれ順次
露光して行った。
堆積し、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+
型非晶質シリコン薄膜を島状にパターニングして、図４
（ｄ）に示すように半導体膜(123) および島状ｎ+ 型非
晶質シリコン薄膜(126) を得る。尚、この時、信号線Ｘ
ｉ下に相当する領域に非晶質シリコン（ａ−Ｓｉ：Ｈ）
薄膜及びｎ+ 型非晶質シリコン薄膜が配線されるようパ
ターニングして、配線幅３ミクロンの第１信号線導体層
(111) 及び第２信号線導体層(113) を形成する。この非
晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+ 型非晶質シ
リコン薄膜のパターニングは、図５と同様の４領域（A
1），（A2），（A3），（A4）に分割してそれぞれ順次
露光して行った。
【００４１】この後、ＩＴＯ膜を堆積し、パターニング
して、画素電極(151) 、及び第１信号線導体層(111) 及
び第２信号線導体層(113) 上に積層され、第１信号線導
体層(111) 及び第２信号線導体層(113) と略同一の配線
幅を有する第３信号線導体層(115) を形成する。ＩＴＯ
膜のパターニングは、ＩＴＯ膜を堆積した後、ＩＴＯ膜
上にフォトレジストを塗布し乾燥した後、図５と同様、
図７に示す４領域（A1），（A2），（A3），（A4) に区
画して順次露光し、現像、エッチングし、フォトレジス
トを除去して、図４（ｅ）及び図７に示すように、画素
電極(151) 及び第３信号線導体層(115) を得る。
して、画素電極(151) 、及び第１信号線導体層(111) 及
び第２信号線導体層(113) 上に積層され、第１信号線導
体層(111) 及び第２信号線導体層(113) と略同一の配線
幅を有する第３信号線導体層(115) を形成する。ＩＴＯ
膜のパターニングは、ＩＴＯ膜を堆積した後、ＩＴＯ膜
上にフォトレジストを塗布し乾燥した後、図５と同様、
図７に示す４領域（A1），（A2），（A3），（A4) に区
画して順次露光し、現像、エッチングし、フォトレジス
トを除去して、図４（ｅ）及び図７に示すように、画素
電極(151) 及び第３信号線導体層(115) を得る。
【００４２】第１〜第４露光で露光もれがないように、
領域（A1）と領域（A2）とは互いに重複して露光される
二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A
3）、領域（A3）と領域（A4）、領域（A2）と領域（A
4）もそれぞれ互いに重複して露光される二重露光領域
（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そ
して、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A
4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロ
ンに設定され、二重露光領域（A1,A2 ），（A3,A4）は
隣接する第１信号線導体層(111) 間であって、ＴＦＴ(1
31) 配置領域を避けるように、また二重露光領域（A1,A
3 ），（A2,A4 ）は隣接する走査線Ｙｊ間であって、Ｔ
ＦＴ(131) 配置領域を避けるように設定される。ここで
も、上述したと同様に、各二重露光領域（A1,A2 ），
（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）
は、マスク間の合わせ精度に応じて決定することができ
るが、１０ミクロン以下であることが望ましい。
領域（A1）と領域（A2）とは互いに重複して露光される
二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A
3）、領域（A3）と領域（A4）、領域（A2）と領域（A
4）もそれぞれ互いに重複して露光される二重露光領域
（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そ
して、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A
4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロ
ンに設定され、二重露光領域（A1,A2 ），（A3,A4）は
隣接する第１信号線導体層(111) 間であって、ＴＦＴ(1
31) 配置領域を避けるように、また二重露光領域（A1,A
3 ），（A2,A4 ）は隣接する走査線Ｙｊ間であって、Ｔ
ＦＴ(131) 配置領域を避けるように設定される。ここで
も、上述したと同様に、各二重露光領域（A1,A2 ），
（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）
は、マスク間の合わせ精度に応じて決定することができ
るが、１０ミクロン以下であることが望ましい。
【００４３】また、ここでは、第１信号線導体層(111)
及び第２信号線導体層(113) の二重露光領域と第３信号
線導体層(115) の二重露光領域とを略同一位置とした
が、冗長性を高めるべく異ならしめてもかまわない。
及び第２信号線導体層(113) の二重露光領域と第３信号
線導体層(115) の二重露光領域とを略同一位置とした
が、冗長性を高めるべく異ならしめてもかまわない。
【００４４】このようにして形成された第１，２及び３
信号線導体層(111),(113),(115) の二重露光領域（A1,A
3 ），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｘ（A
2,A4）では、マスク精度、マスク合わせずれ、あるいは
基板(101) の歪等で配線幅が狭くなったり、断線が生じ
ることがあるため、ここでも予め対応するマスクの配線
幅を他の領域より予め１ミクロン程度太く設定した。
信号線導体層(111),(113),(115) の二重露光領域（A1,A
3 ），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｘ（A
2,A4）では、マスク精度、マスク合わせずれ、あるいは
基板(101) の歪等で配線幅が狭くなったり、断線が生じ
ることがあるため、ここでも予め対応するマスクの配線
幅を他の領域より予め１ミクロン程度太く設定した。
【００４５】しかしながら、例えば、Ｘｉ（A1,A3 ）で
断線が生じているとする。次に、モリブデン（Ｍｏ）膜
とアルミニウム（Ａｌ）膜を連続してスパッターによっ
て堆積し、パターニングして、図４（ｆ）及び図８に示
すように、モリブデン（Ｍｏ）膜とアルミニウム（Ａ
ｌ）膜との積層体から成る第４信号線導体層(117) 、第
４信号線導体層(117) と一体のドレイン電極(143) を形
成する。同時に、モリブデン（Ｍｏ）膜とアルミニウム
（Ａｌ）膜との積層体から成り、画素電極(151) に電気
的に接続されるソース電極(141) を得る。また、同時に
島状ｎ+ 型非晶質シリコン薄膜(126) をパターニングし
て、ドレイン電極(143) と半導体膜(123) の間に介在さ
れるオーミックコンタクト層(129) 、ソース電極(141)
と半導体膜(123) の間に介在されるオーミックコンタク
ト層(127) を得る。
断線が生じているとする。次に、モリブデン（Ｍｏ）膜
とアルミニウム（Ａｌ）膜を連続してスパッターによっ
て堆積し、パターニングして、図４（ｆ）及び図８に示
すように、モリブデン（Ｍｏ）膜とアルミニウム（Ａ
ｌ）膜との積層体から成る第４信号線導体層(117) 、第
４信号線導体層(117) と一体のドレイン電極(143) を形
成する。同時に、モリブデン（Ｍｏ）膜とアルミニウム
（Ａｌ）膜との積層体から成り、画素電極(151) に電気
的に接続されるソース電極(141) を得る。また、同時に
島状ｎ+ 型非晶質シリコン薄膜(126) をパターニングし
て、ドレイン電極(143) と半導体膜(123) の間に介在さ
れるオーミックコンタクト層(129) 、ソース電極(141)
と半導体膜(123) の間に介在されるオーミックコンタク
ト層(127) を得る。
【００４６】ここで、モリブデン（Ｍｏ）膜とアルミニ
ウム（Ａｌ）膜との積層体、更に島状ｎ+ 型非晶質シリ
コン薄膜(126) のパターニングに際する露光領域（A1'
），（A2' ），（A3' ），（A4' ）は、図８に示すよ
うに、ＩＴＯ膜のパターニングに際する露光領域（A
1），（A2），（A3），（A4）と二重露光領域が異なる
よう設定される。
ウム（Ａｌ）膜との積層体、更に島状ｎ+ 型非晶質シリ
コン薄膜(126) のパターニングに際する露光領域（A1'
），（A2' ），（A3' ），（A4' ）は、図８に示すよ
うに、ＩＴＯ膜のパターニングに際する露光領域（A
1），（A2），（A3），（A4）と二重露光領域が異なる
よう設定される。
【００４７】モリブデン（Ｍｏ）膜とアルミニウム（Ａ
ｌ）膜との積層体から成る第４信号線導体層(117) の二
重露光領域（A1',A3' ），（A2',A4' ）に相当する領域
Ｘ（A1',A3' ），Ｘ（A2',A4' ）においても、マスク精
度、マスク合わせずれ、あるいは基板(101) の歪等で配
線幅が狭くなったり、断線が生じることがあるため、や
はり予め対応するマスクの配線幅を他の領域より予め１
ミクロン程度太く設定した。
ｌ）膜との積層体から成る第４信号線導体層(117) の二
重露光領域（A1',A3' ），（A2',A4' ）に相当する領域
Ｘ（A1',A3' ），Ｘ（A2',A4' ）においても、マスク精
度、マスク合わせずれ、あるいは基板(101) の歪等で配
線幅が狭くなったり、断線が生じることがあるため、や
はり予め対応するマスクの配線幅を他の領域より予め１
ミクロン程度太く設定した。
【００４８】しかしながら、例えば第４信号線導体層(1
17) の領域Ｘｉ（A2',A4' ）においても断線が生じてい
るとする。しかし、この実施例では、第１，２及び３信
号線導体層(111),(113),(115) の二重露光領域（A1,A3
），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｙ（A2,
A4）と、第４信号線導体層(117) の二重露光領域（A1',
A3' ），（A2',A4' ）に相当する領域Ｘ（A1',A3' ），
Ｙ（A2',A4' ）とは、平面的に互いに異なっている。こ
のため、信号線Ｘｉを構成する第１，２及び３信号線導
体層(111),(113),(1115)の二重露光領域（A1,A3 ）に相
当する領域Ｘｉ（A1,A3 ）に断線が生じていても、信号
線Ｘｉを構成する第４信号線導体層(111),(113),(115)
が冗長的に作用し、信号線Ｘｉの断線が防止される。ま
た、同様に、信号線Ｘｉを構成する第４信号線導体層(1
17) の二重露光領域（A2',A4' ）に相当する領域Ｘｉ
（A2',A4' ）に断線が生じていても、信号線Ｘｉを構成
する第１，２及び３信号線導体層(111),(113),(115) が
冗長的に作用し、信号線Ｘｉの断線が防止される。
17) の領域Ｘｉ（A2',A4' ）においても断線が生じてい
るとする。しかし、この実施例では、第１，２及び３信
号線導体層(111),(113),(115) の二重露光領域（A1,A3
），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｙ（A2,
A4）と、第４信号線導体層(117) の二重露光領域（A1',
A3' ），（A2',A4' ）に相当する領域Ｘ（A1',A3' ），
Ｙ（A2',A4' ）とは、平面的に互いに異なっている。こ
のため、信号線Ｘｉを構成する第１，２及び３信号線導
体層(111),(113),(1115)の二重露光領域（A1,A3 ）に相
当する領域Ｘｉ（A1,A3 ）に断線が生じていても、信号
線Ｘｉを構成する第４信号線導体層(111),(113),(115)
が冗長的に作用し、信号線Ｘｉの断線が防止される。ま
た、同様に、信号線Ｘｉを構成する第４信号線導体層(1
17) の二重露光領域（A2',A4' ）に相当する領域Ｘｉ
（A2',A4' ）に断線が生じていても、信号線Ｘｉを構成
する第１，２及び３信号線導体層(111),(113),(115) が
冗長的に作用し、信号線Ｘｉの断線が防止される。
【００４９】以上説明したように、この実施例によれ
ば、分割露光に際しての信号線Ｘｉや走査線Ｙｊの断線
不良が大幅に軽減され、製造歩留まりを向上させること
ができる。特に、信号線Ｘｉの配線幅を５ミクロン、ま
た走査線Ｙｊの配線幅を９ミクロンと、いずれも１０ミ
クロンよりも小さい微細な配線幅に形成しても、断線不
良が大幅に軽減される。
ば、分割露光に際しての信号線Ｘｉや走査線Ｙｊの断線
不良が大幅に軽減され、製造歩留まりを向上させること
ができる。特に、信号線Ｘｉの配線幅を５ミクロン、ま
た走査線Ｙｊの配線幅を９ミクロンと、いずれも１０ミ
クロンよりも小さい微細な配線幅に形成しても、断線不
良が大幅に軽減される。
【００５０】また、この実施例の信号線Ｘｉは、非晶質
シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+ 型非晶質シリコ
ン薄膜から成る第１信号線導体層(111) 及び第２信号線
導体層(113) 、ＩＴＯ膜から成る第３信号線導体層(11
5) とモリブデン（Ｍｏ）及びアルミニウム（Ａｌ）と
の積層体からなる第４信号線導体層(117) との積層構造
としているが、第１信号線導体層(111) 及び第２信号線
導体層(113) はＴＦＴ(131) の作成と同時に、また第３
信号線導体層(115) は画素電極(151) のパターニングと
同時に形成されるので、製造工程が増大することもな
い。
シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+ 型非晶質シリコ
ン薄膜から成る第１信号線導体層(111) 及び第２信号線
導体層(113) 、ＩＴＯ膜から成る第３信号線導体層(11
5) とモリブデン（Ｍｏ）及びアルミニウム（Ａｌ）と
の積層体からなる第４信号線導体層(117) との積層構造
としているが、第１信号線導体層(111) 及び第２信号線
導体層(113) はＴＦＴ(131) の作成と同時に、また第３
信号線導体層(115) は画素電極(151) のパターニングと
同時に形成されるので、製造工程が増大することもな
い。
【００５１】上記した実施例では、二重露光領域（A1，
A2）と（A1' ，A2' ）、また二重露光領域（A3，A4）と
（A3' ，A4' ）とが平面的に重複しないよう、特に一信
号線Ｘｉを隔てるようにして露光したが、平面的に重複
しないのであれば、信号線Ｘｉを隔てなくても良い。同
様に、二重露光領域（A1，A3）と（A1' ，A3' ）、また
二重露光領域（A2，A4）と（A2' ，A4' ）とが平面的に
重複しないよう、特に一走査線Ｙｊを隔てるようにして
露光したが、平面的に重複しないのであれば、走査線Ｙ
ｊを隔てなくても良い。しかしながら、二重露光領域が
少なくとも一信号線Ｘｉあるいは一走査線Ｙｊを隔てる
ようにする方が、露光領域の境界線が視認されることが
軽減される。
A2）と（A1' ，A2' ）、また二重露光領域（A3，A4）と
（A3' ，A4' ）とが平面的に重複しないよう、特に一信
号線Ｘｉを隔てるようにして露光したが、平面的に重複
しないのであれば、信号線Ｘｉを隔てなくても良い。同
様に、二重露光領域（A1，A3）と（A1' ，A3' ）、また
二重露光領域（A2，A4）と（A2' ，A4' ）とが平面的に
重複しないよう、特に一走査線Ｙｊを隔てるようにして
露光したが、平面的に重複しないのであれば、走査線Ｙ
ｊを隔てなくても良い。しかしながら、二重露光領域が
少なくとも一信号線Ｘｉあるいは一走査線Ｙｊを隔てる
ようにする方が、露光領域の境界線が視認されることが
軽減される。
【００５２】また、上述した実施例では、各露光領域
（A1），（A2），（A3），（A4）及び（A1' ），（A2'
），（A3' ），（A4' ）を長方形状としているので、
各露光領域の境界は直線状となる。露光領域（A1）と
（A1' ）とに基づいて形成される領域と、露光領域（A
2）と（A2' ）とに基づいて形成される領域とでは、そ
のマスクの精度、基板の歪等の影響から、ＴＦＴの特
性、画素電極に影響する寄生容量等が異なり、表示状態
に若干差が生じ、各露光領域の境界が視認されることが
ある。
（A1），（A2），（A3），（A4）及び（A1' ），（A2'
），（A3' ），（A4' ）を長方形状としているので、
各露光領域の境界は直線状となる。露光領域（A1）と
（A1' ）とに基づいて形成される領域と、露光領域（A
2）と（A2' ）とに基づいて形成される領域とでは、そ
のマスクの精度、基板の歪等の影響から、ＴＦＴの特
性、画素電極に影響する寄生容量等が異なり、表示状態
に若干差が生じ、各露光領域の境界が視認されることが
ある。
【００５３】そこで、各露光領域（A1），（A2），（A
3），（A4）及び（A1' ），（A2' ），（A3' ），（A4'
）を上述した如く長方形状とするのではなく、例えば
図９に示すように凹凸を持たせ、各露光領域の境界を非
直線状にして、各露光領域の境界が視認されにくくする
と良い。即ち、上記した如く構成すれば、露光領域の境
界領域には、露光領域（A1）と（A1' ）とに対応する表
示画素、露光領域（A2）と（A2' ）とに対応する表示画
素、露光領域（A1）と（A2' ）とに対応する表示画素、
露光領域（A2）と（A1' ）とに対応する表示画素が混在
するため、境界領域は露光領域（A1）と（A1' ）とに対
応する表示画素と露光領域（A2）と（A2'）とに対応す
る表示画素との中間の表示状態を呈する領域となり、こ
のため境界が視認されにくい。
3），（A4）及び（A1' ），（A2' ），（A3' ），（A4'
）を上述した如く長方形状とするのではなく、例えば
図９に示すように凹凸を持たせ、各露光領域の境界を非
直線状にして、各露光領域の境界が視認されにくくする
と良い。即ち、上記した如く構成すれば、露光領域の境
界領域には、露光領域（A1）と（A1' ）とに対応する表
示画素、露光領域（A2）と（A2' ）とに対応する表示画
素、露光領域（A1）と（A2' ）とに対応する表示画素、
露光領域（A2）と（A1' ）とに対応する表示画素が混在
するため、境界領域は露光領域（A1）と（A1' ）とに対
応する表示画素と露光領域（A2）と（A2'）とに対応す
る表示画素との中間の表示状態を呈する領域となり、こ
のため境界が視認されにくい。
【００５４】次に、この発明の他の実施例について図１
０を参照して説明する。この実施例の表示装置用アレイ
基板(500) は、上述した実施例と同様にガラスから成る
透明絶縁基板(501) 上に、図示しないが、６４０×３本
の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線Ｙ
ｊ（j=1,2,…,480）とが互いに略直交して配置され、各
信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(68
1) がＩＴＯから成る画素電極(671) に電気的に接続さ
れたＴＦＴ(621) （図１１参照）を備えた表示画素領域
(511) を含む。
０を参照して説明する。この実施例の表示装置用アレイ
基板(500) は、上述した実施例と同様にガラスから成る
透明絶縁基板(501) 上に、図示しないが、６４０×３本
の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線Ｙ
ｊ（j=1,2,…,480）とが互いに略直交して配置され、各
信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(68
1) がＩＴＯから成る画素電極(671) に電気的に接続さ
れたＴＦＴ(621) （図１１参照）を備えた表示画素領域
(511) を含む。
【００５５】ＴＦＴ(621) は、図１１に示すように、多
結晶シリコン（ｐ−Ｓｉ）薄膜からなる半導体膜(631)
のチャネル領域(633) 上に酸化シリコン（ＳｉＯ2 ）か
ら成るゲート絶縁膜(641) を介して走査線Ｙｊに電気的
に接続されるゲート電極(651) が配置されている。半導
体膜(631) のドレイン領域(635) は、ゲート絶縁膜(64
1) 、層間絶縁膜(661) を介して画素電極(671) と同時
に形成されたＩＴＯから成る第１信号線導体層(551)
と、この上に配線されるアルミニウムから成る第２信号
線導体層(553) とから成る信号線Ｘｉに電気的に接続さ
れている。また、半導体膜(631) のソース領域(637)
も、ゲート絶縁膜(641) 、層間絶縁膜(661) を介してア
ルミニウムから成るソース電極(681) により画素電極(6
71) と電気的に接続されている。
結晶シリコン（ｐ−Ｓｉ）薄膜からなる半導体膜(631)
のチャネル領域(633) 上に酸化シリコン（ＳｉＯ2 ）か
ら成るゲート絶縁膜(641) を介して走査線Ｙｊに電気的
に接続されるゲート電極(651) が配置されている。半導
体膜(631) のドレイン領域(635) は、ゲート絶縁膜(64
1) 、層間絶縁膜(661) を介して画素電極(671) と同時
に形成されたＩＴＯから成る第１信号線導体層(551)
と、この上に配線されるアルミニウムから成る第２信号
線導体層(553) とから成る信号線Ｘｉに電気的に接続さ
れている。また、半導体膜(631) のソース領域(637)
も、ゲート絶縁膜(641) 、層間絶縁膜(661) を介してア
ルミニウムから成るソース電極(681) により画素電極(6
71) と電気的に接続されている。
【００５６】各信号線Ｘｉは、図１０中上側に引き出さ
れ、信号線駆動回路部(521) に電気的に接続され、また
各走査線Ｙｊは図１０中左側に引き出され、走査線駆動
回路部(531) に電気的に接続される。信号線駆動回路部
(521) 及び走査線駆動回路部(531) は、それぞれ表示画
素領域(511) の形成と同時に一体形成される。
れ、信号線駆動回路部(521) に電気的に接続され、また
各走査線Ｙｊは図１０中左側に引き出され、走査線駆動
回路部(531) に電気的に接続される。信号線駆動回路部
(521) 及び走査線駆動回路部(531) は、それぞれ表示画
素領域(511) の形成と同時に一体形成される。
【００５７】ところで、この実施例の表示装置用アレイ
基板(500) は、図１０に示すように、略４つの区画に区
分され、成膜、レジストの塗布、乾燥、露光及びパター
ニングが繰り返されて構成される。
基板(500) は、図１０に示すように、略４つの区画に区
分され、成膜、レジストの塗布、乾燥、露光及びパター
ニングが繰り返されて構成される。
【００５８】信号線駆動回路部(521) 及び走査線駆動回
路部(531) は、それぞれ内部に電極配線を含むが、その
二重露光領域では、やはり配線細りや断線が生じること
がある。
路部(531) は、それぞれ内部に電極配線を含むが、その
二重露光領域では、やはり配線細りや断線が生じること
がある。
【００５９】そこで、この信号線駆動回路部(521) 内に
おける電極配線を例に取り説明すると、図１２に示すよ
うに、この電極配線(523) は、表示画素領域(511) にお
ける画素電極( 671)と同時に形成される配線幅５ミクロ
ンのＩＴＯから成る第１電極配線層(525) 、この上に積
層配置される同一配線幅のアルミニウムから成る第２電
極配線層(527) とを含む。この実施例では、第１電極配
線層(525) と第２電極配線層(527) とを同一配線幅とし
たが、例えば第１電極配線層(525) を３ミクロン配線幅
として第２電極配線層(527) にて被覆される構成として
も良い。
おける電極配線を例に取り説明すると、図１２に示すよ
うに、この電極配線(523) は、表示画素領域(511) にお
ける画素電極( 671)と同時に形成される配線幅５ミクロ
ンのＩＴＯから成る第１電極配線層(525) 、この上に積
層配置される同一配線幅のアルミニウムから成る第２電
極配線層(527) とを含む。この実施例では、第１電極配
線層(525) と第２電極配線層(527) とを同一配線幅とし
たが、例えば第１電極配線層(525) を３ミクロン配線幅
として第２電極配線層(527) にて被覆される構成として
も良い。
【００６０】そして、第１電極配線層(525) の二重露光
領域（A1,A2 ）に相当する領域Ｅ（A1,A2 ）と第２電極
配線層(527) の二重露光領域（A1',A2' ）に相当する領
域Ｅ（A1',A2' ）とは、それぞれ平面的に異ならしめら
れるように、第１電極配線層(525) 及び第２電極配線層
(527) がパターニングされて成る。
領域（A1,A2 ）に相当する領域Ｅ（A1,A2 ）と第２電極
配線層(527) の二重露光領域（A1',A2' ）に相当する領
域Ｅ（A1',A2' ）とは、それぞれ平面的に異ならしめら
れるように、第１電極配線層(525) 及び第２電極配線層
(527) がパターニングされて成る。
【００６１】このように、電極配線層(523) を、少なく
とも２層の導電体層(525),(527) で、しかも互いに電気
的に接続される構成とし、更に各層の二重露光領域(A1,
A2)，(A1',A2') を平面的に異ならしめることにより、
少なくとも一方の電極配線層に断線等の配線不良が生じ
ても、他方の電極配線層が冗長的に作用するので、配線
自体が断線することがない。
とも２層の導電体層(525),(527) で、しかも互いに電気
的に接続される構成とし、更に各層の二重露光領域(A1,
A2)，(A1',A2') を平面的に異ならしめることにより、
少なくとも一方の電極配線層に断線等の配線不良が生じ
ても、他方の電極配線層が冗長的に作用するので、配線
自体が断線することがない。
【００６２】このような二重露光領域(A1,A2) ，(A1',A
2') は、表示画素領域(511) と同様に各駆動回路部(52
1),(531) を構成するＴＦＴ等のスイッチ素子を避ける
ように位置させることが望ましい。これは、二重露光領
域に相当するＴＦＴは、他のＴＦＴと比べてチャネル長
やチャネル幅が異なることがあり、動作特性自体が損な
われることがあるためである また、この実施例では説明を省略するが、表示画素領域
(511) については、上述した実施例と略同様にして構成
することができる。
2') は、表示画素領域(511) と同様に各駆動回路部(52
1),(531) を構成するＴＦＴ等のスイッチ素子を避ける
ように位置させることが望ましい。これは、二重露光領
域に相当するＴＦＴは、他のＴＦＴと比べてチャネル長
やチャネル幅が異なることがあり、動作特性自体が損な
われることがあるためである また、この実施例では説明を省略するが、表示画素領域
(511) については、上述した実施例と略同様にして構成
することができる。
【００６３】この実施例では、信号線駆動回路部の一電
極配線について説明したが、走査線駆動回路部の電極配
線についても同様にして構成することができる。また、
電極配線の構成材料は、この実施例に限定されるもので
はなく、各種電極材料を使用することができる。
極配線について説明したが、走査線駆動回路部の電極配
線についても同様にして構成することができる。また、
電極配線の構成材料は、この実施例に限定されるもので
はなく、各種電極材料を使用することができる。
【００６４】上述した実施例は、非晶質シリコン（ａ−
Ｓｉ：Ｈ）薄膜を半導体層として用いたＴＦＴ、多結晶
シリコン（ｐ−Ｓｉ）薄膜を半導体層として用いたＴＦ
Ｔを例に取り説明したが、ＴＦＴを構成する半導体層
は、微結晶シリコンであっても、また単結晶シリコンで
あってもかまわない。
Ｓｉ：Ｈ）薄膜を半導体層として用いたＴＦＴ、多結晶
シリコン（ｐ−Ｓｉ）薄膜を半導体層として用いたＴＦ
Ｔを例に取り説明したが、ＴＦＴを構成する半導体層
は、微結晶シリコンであっても、また単結晶シリコンで
あってもかまわない。
【００６５】また、スイッチ素子としてＴＦＴが用いら
れて成る表示装置用アレイ基板及びそれを用いたアクテ
ィブマトリクス型液晶表示装置を例に取り説明したが、
スイッチ素子としてはＴＦＴの他にもＭＩＭ等の２端子
非線形素子等、適宜使用できる。
れて成る表示装置用アレイ基板及びそれを用いたアクテ
ィブマトリクス型液晶表示装置を例に取り説明したが、
スイッチ素子としてはＴＦＴの他にもＭＩＭ等の２端子
非線形素子等、適宜使用できる。
【００６６】また、液晶組成物としてポリマー分散型液
晶等を使用するのであれば、配向膜や偏光板が不要にで
きる。更に、反射型で構成するのであれば、画素電極を
ＩＴＯ膜に代えてアルミニウム（Ａｌ）等の高反射材料
で形成する、あるいはアレイ基板裏面に反射板を貼り付
ける等すれば良い。
晶等を使用するのであれば、配向膜や偏光板が不要にで
きる。更に、反射型で構成するのであれば、画素電極を
ＩＴＯ膜に代えてアルミニウム（Ａｌ）等の高反射材料
で形成する、あるいはアレイ基板裏面に反射板を貼り付
ける等すれば良い。
【００６７】
【発明の効果】この発明によれば、電極配線の断線等の
欠陥が極めて軽減される電極基板および平面表示装置が
得られる。
欠陥が極めて軽減される電極基板および平面表示装置が
得られる。
【図１】図１は、本発明の一実施例の表示装置用アレイ
基板の一部概略正面図である。
基板の一部概略正面図である。
【図２】図２は、図１中Ａ−Ａ’線に沿って切断したア
クティブマトリクス型液晶表示装置の概略断面図であ
る。
クティブマトリクス型液晶表示装置の概略断面図であ
る。
【図３】図３は、この発明の一実施例の表示装置用アレ
イ基板の分割露光の概念図である。
イ基板の分割露光の概念図である。
【図４】図４は、図１の表示装置用アレイ基板の製造プ
ロセスを説明するための一部概略断面図である。
ロセスを説明するための一部概略断面図である。
【図５】図５は、図１の表示装置用アレイ基板の製造プ
ロセスを説明するための一部概略正面図である。
ロセスを説明するための一部概略正面図である。
【図６】図６は、図１の表示装置用アレイ基板の製造プ
ロセスを説明するための一部概略正面図である。
ロセスを説明するための一部概略正面図である。
【図７】図７は、図１の表示装置用アレイ基板の製造プ
ロセスを説明するための一部概略正面図である。
ロセスを説明するための一部概略正面図である。
【図８】図８は、図１の表示装置用アレイ基板の製造プ
ロセスを説明するための一部概略正面図である。
ロセスを説明するための一部概略正面図である。
【図９】図９は、図１の表示装置用アレイ基板の他の製
造プロセスを説明するための一部概略正面図である。
造プロセスを説明するための一部概略正面図である。
【図１０】図１０は、本発明の他の実施例の表示装置用
アレイ基板の一部概略正面図である。
アレイ基板の一部概略正面図である。
【図１１】図１１は、図１０における表示画素領域のＴ
ＦＴの概略断面図である。
ＦＴの概略断面図である。
【図１２】図１２は、図１０における信号線駆動回路部
における一電極配線の概略構成図である。
における一電極配線の概略構成図である。
【図１３】図１３は、分割露光の概念図である。
【図１４】図１４は、従来技術の問題点を説明するため
の概念図である。
の概念図である。
(1) …アクティブマトリクス型液晶表示装置 (100) …表示装置用アレイ基板 (131) …ＴＦＴ (300) …対向基板 (400) …液晶組成物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (17)
- 【請求項１】 基板上に配置される電極配線が少なくと
も第１露光によって露光されて成る第１露光領域，第２
露光によって露光されて成る第２露光領域および前記第
１露光と前記第２露光とによって露光されて成る第３露
光領域とを含む第１導体層と、 少なくとも第４露光によって露光されて成る第４露光領
域，第５露光によって露光されて成る第５露光領域およ
び前記第４露光と前記第５露光とによって露光されて成
る第６露光領域とを含み，前記第１導体層上に前記第１
導体層に電気的に接続されて積層配置された第２導体層
とを具備した電極配線を含み、 前記第１導体層の前記第３露光領域と前記第２導体層の
前記第６露光領域とが平面的に互いに異なる領域にある
ことを特徴とした電極基板。 - 【請求項２】 複数の画素電極が配列されて成る表示画
素領域と、前記表示画素領域周辺に配される周辺領域と
を含み、少なくとも前記電極配線が前記表示画素領域に
配されることを特徴とした請求項１記載の電極基板。 - 【請求項３】 前記電極配線の前記第１導体層または前
記第２導体層の少なくとも一方が前記画素電極と同一工
程で成膜されて成ることを特徴とした請求項２記載の電
極基板。 - 【請求項４】 前記電極配線の前記第１導体層が前記画
素電極と同一工程で成膜されたＩＴＯから成ることを特
徴とした請求項３記載の電極基板。 - 【請求項５】 前記画素電極は少なくともスイッチ素子
を介して前記電極配線に電気的に接続されることを特徴
とした請求項２記載の電極基板。 - 【請求項６】 前記スイッチ素子が前記画素電極に電気
的に接続されるソース電極を備えた薄膜トランジスタで
あって、前記薄膜トランジスタのゲート電極は走査線に
電気的に接続され、ドレイン電極は信号線に電気的に接
続されて成り、 前記信号線と前記走査線の少なくとも一方が前記電極配
線を含むことを特徴とした請求項５記載の電極基板。 - 【請求項７】 複数の画素電極が配列されて成る表示画
素領域と、前記表示画素領域周辺に配される周辺領域と
を含み、少なくとも前記電極配線が前記周辺領域に配さ
れることを特徴とした請求項１記載の電極基板。 - 【請求項８】 前記電極配線の前記第１導体層または前
記第２導体層の少なくとも一方が前記画素電極と同一工
程で成膜されて成ることを特徴とした請求項７記載の電
極基板。 - 【請求項９】 前記電極配線の前記第１導体層が前記画
素電極と同一工程で成膜されたＩＴＯから成ることを特
徴とした請求項８記載の電極基板。 - 【請求項１０】 前記第１導体層の配線幅よりも前記第
２導体層の配線幅が広いことを特徴とする請求項１記載
の電極基板。 - 【請求項１１】 前記第１導体層が前記第２導体層によ
り被覆されることを特徴とする請求項１０記載の電極基
板。 - 【請求項１２】 前記第１導体層の前記第３露光領域に
おける配線幅が前記第１露光領域における配線幅と略等
しくなるよう、前記第３露光領域に対応する前記第１露
光による設定配線幅が前記配線幅よりも大きく設定され
ることを特徴とした請求項１記載の電極基板。 - 【請求項１３】 前記第２導体層の前記第６露光領域に
おける配線幅が前記第４露光領域における配線幅と略等
しくなるよう、前記第６露光領域に対応する前記第４露
光による設定配線幅が前記配線幅よりも大きく設定され
ることを特徴とした請求項１記載の電極基板。 - 【請求項１４】 基板上に第１導電膜を堆積し、少なく
とも第１領域と第２領域とに区画してそれぞれ露光し、
パターニングして第１導体層を形成し、 前記第１導体層上に第２導電膜を堆積し、少なくとも第
３領域と第４領域とに区画してそれぞれ露光し、パター
ニングして前記第１導体層に積層される第２導体層を形
成して成る電極基板において、 前記第１領域の露光と前記第２領域の露光の両方によっ
て露光される第１の二重露光領域と、前記第３領域の露
光と前記第４領域の露光の両方によって露光される第２
の二重露光領域とが平面的に異なる位置にあることを特
徴とする電極基板。 - 【請求項１５】 前記第１の二重露光領域と前記第２の
二重露光領域の少なくとも一方は、凹凸状であることを
特徴とする請求項１４記載の電極基板。 - 【請求項１６】 基板上に配置される複数の画素電極
と、少なくとも第１露光によって露光されて成る第１露
光領域，第２露光によって露光されて成る第２露光領域
および前記第１露光と前記第２露光とによって露光され
て成る第３露光領域とを含む第１導体層と、少なくとも
第４露光によって露光されて成る第４露光領域，第５露
光によって露光されて成る第５露光領域および前記第４
露光と前記第５露光とによって露光されて成る第６露光
領域とを含み，前記第１導体層上に前記第１導体層に電
気的に接続されて積層配置された第２導体層とを含み、
前記第１導体層の前記第３露光領域と前記第２導体層の
前記第６露光領域とが平面的に互いに異なる領域にある
電極配線を備えた第１電極基板と、 前記画素電極に対向配置される電極を備えた対向基板
と、 前記電極基板と前記対向基板との間に保持される光変調
層とを備えたことを特徴とした平面表示装置。 - 【請求項１７】 前記光変調層が液晶組成物を主体とし
たことを特徴とする請求項１６記載の平面表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25027595A JPH08201853A (ja) | 1994-11-24 | 1995-09-28 | 電極基板および平面表示装置 |
| US08/561,971 US6208390B1 (en) | 1994-11-24 | 1995-11-22 | Electrode substrate resistant to wire breakage for an active matrix display device |
| TW084112511A TW293173B (ja) | 1994-11-24 | 1995-11-23 | |
| KR1019950044505A KR100207136B1 (ko) | 1994-11-24 | 1995-11-24 | 전극기판, 그 제조방법 및 이를 사용한 표시장치 |
| US09/789,811 US6411350B2 (en) | 1994-11-24 | 2001-02-22 | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28932494 | 1994-11-24 | ||
| JP6-289324 | 1994-11-24 | ||
| JP25027595A JPH08201853A (ja) | 1994-11-24 | 1995-09-28 | 電極基板および平面表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004278385A Division JP3987889B2 (ja) | 1994-11-24 | 2004-09-24 | 電極基板および平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08201853A true JPH08201853A (ja) | 1996-08-09 |
Family
ID=26539712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25027595A Withdrawn JPH08201853A (ja) | 1994-11-24 | 1995-09-28 | 電極基板および平面表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6208390B1 (ja) |
| JP (1) | JPH08201853A (ja) |
| KR (1) | KR100207136B1 (ja) |
| TW (1) | TW293173B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167212A (ja) * | 2003-10-28 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、配線基板の作製方法 |
| JP2008145918A (ja) * | 2006-12-13 | 2008-06-26 | Dainippon Printing Co Ltd | 多重露光技術におけるマスク製造誤差検証方法 |
| JP2010066486A (ja) * | 2008-09-10 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | 大型ｌｃｏｓ表示素子及びその製造方法 |
| JP4935963B2 (ja) * | 2009-09-28 | 2012-05-23 | 凸版印刷株式会社 | アクティブマトリクス基板及びその製造方法並びに画像表示装置 |
| JP2023075087A (ja) * | 2007-07-27 | 2023-05-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08201853A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 電極基板および平面表示装置 |
| JP3762002B2 (ja) * | 1996-11-29 | 2006-03-29 | 株式会社東芝 | 薄膜トランジスタ、及び液晶表示装置 |
| KR100472174B1 (ko) * | 1997-06-18 | 2005-06-07 | 삼성전자주식회사 | 중첩 노광을 이용한 액정 표시 장치의 제조방법 |
| JP4070896B2 (ja) * | 1998-10-07 | 2008-04-02 | 三菱電機株式会社 | 電気光学素子および該電気光学素子の製造方法 |
| JP2001005038A (ja) | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100333979B1 (ko) * | 1999-04-26 | 2002-04-24 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6900084B1 (en) * | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| JP3880356B2 (ja) * | 2000-12-05 | 2007-02-14 | キヤノン株式会社 | 表示装置 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2004219991A (ja) | 2002-12-27 | 2004-08-05 | Sharp Corp | 表示装置用基板およびこれを有する液晶表示装置 |
| JP4784382B2 (ja) * | 2005-09-26 | 2011-10-05 | ソニー株式会社 | 液晶表示装置 |
| KR101928983B1 (ko) * | 2011-07-20 | 2018-12-14 | 삼성디스플레이 주식회사 | 표시 기판 제조 방법 |
| JP6229658B2 (ja) * | 2012-09-21 | 2017-11-15 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法、画像表示装置 |
| TWI545381B (zh) * | 2014-05-21 | 2016-08-11 | 群創光電股份有限公司 | 顯示裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| FR2702286B1 (fr) * | 1993-03-04 | 1998-01-30 | Samsung Electronics Co Ltd | Affichage à cristaux liquides et procédé pour le fabriquer. |
| US5502583A (en) * | 1993-05-15 | 1996-03-26 | Nec Corporation | Liquid crystal display device capable of compensating for a positioning error between a drain line and a display electrode |
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
| JPH08201853A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 電極基板および平面表示装置 |
| JPH0980476A (ja) * | 1995-09-12 | 1997-03-28 | Nec Corp | アクティブマトリックス基板とその製造方法 |
| JP3222762B2 (ja) * | 1996-04-26 | 2001-10-29 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
-
1995
- 1995-09-28 JP JP25027595A patent/JPH08201853A/ja not_active Withdrawn
- 1995-11-22 US US08/561,971 patent/US6208390B1/en not_active Expired - Fee Related
- 1995-11-23 TW TW084112511A patent/TW293173B/zh active
- 1995-11-24 KR KR1019950044505A patent/KR100207136B1/ko not_active Expired - Fee Related
-
2001
- 2001-02-22 US US09/789,811 patent/US6411350B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167212A (ja) * | 2003-10-28 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、配線基板の作製方法 |
| JP2008145918A (ja) * | 2006-12-13 | 2008-06-26 | Dainippon Printing Co Ltd | 多重露光技術におけるマスク製造誤差検証方法 |
| JP2023075087A (ja) * | 2007-07-27 | 2023-05-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2024153898A (ja) * | 2007-07-27 | 2024-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2010066486A (ja) * | 2008-09-10 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | 大型ｌｃｏｓ表示素子及びその製造方法 |
| JP4935963B2 (ja) * | 2009-09-28 | 2012-05-23 | 凸版印刷株式会社 | アクティブマトリクス基板及びその製造方法並びに画像表示装置 |
| US8848124B2 (en) | 2009-09-28 | 2014-09-30 | Toppan Printing Co., Ltd. | Active matrix substrate, manufacturing method thereof, and image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW293173B (ja) | 1996-12-11 |
| KR100207136B1 (ko) | 1999-07-15 |
| US6411350B2 (en) | 2002-06-25 |
| US6208390B1 (en) | 2001-03-27 |
| KR960018698A (ko) | 1996-06-17 |
| US20010026342A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08201853A (ja) | 電極基板および平面表示装置 | |
| US8212976B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| GB2275809A (en) | Liquid crystal display | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US6030265A (en) | Method of manufacturing liquid crystal display device | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| CN100458533C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JPH0682830A (ja) | アクティブマトリックス液晶表示装置およびその製造方法 | |
| JP3987889B2 (ja) | 電極基板および平面表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH11271808A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040927 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070329 |