JPH08204015A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH08204015A JPH08204015A JP1149395A JP1149395A JPH08204015A JP H08204015 A JPH08204015 A JP H08204015A JP 1149395 A JP1149395 A JP 1149395A JP 1149395 A JP1149395 A JP 1149395A JP H08204015 A JPH08204015 A JP H08204015A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fuse wiring
- aluminum pad
- opening
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 フューズ配線上の絶縁膜を開口するエッチン
グの際に，シリコン基板の露出を防止し，フューズ配線
とシリコン基板間の電流のリークを抑制する。 【構成】 １）基板上に被着された第１絶縁膜上にフュ
ーズ配線を形成し，フューズ配線上に形成される後記第
４の絶縁膜の開口予定領域を含み且つ該開口予定領域よ
り大きい領域に第２の絶縁膜を形成し，第１及び第２絶
縁膜を覆い基板上に第３の絶縁膜を成膜し，その上にア
ルミニウムパッドを形成し，アルミニウムパッドとフュ
ーズ配線を覆い基板上に第４の絶縁膜を成膜し，アルミ
ニウムパッドとフューズ配線上の第４及び該第３の絶縁
膜を開口し，アルミニウムパッドとフューズ配線を露出
させる工程を有する製造方法， ２）前記１記載の製造方法により製造され，前記フュー
ズ配線の開口の周縁部の絶縁膜が該周縁部の周囲より厚
く形成されてなる半導体装置。
グの際に，シリコン基板の露出を防止し，フューズ配線
とシリコン基板間の電流のリークを抑制する。 【構成】 １）基板上に被着された第１絶縁膜上にフュ
ーズ配線を形成し，フューズ配線上に形成される後記第
４の絶縁膜の開口予定領域を含み且つ該開口予定領域よ
り大きい領域に第２の絶縁膜を形成し，第１及び第２絶
縁膜を覆い基板上に第３の絶縁膜を成膜し，その上にア
ルミニウムパッドを形成し，アルミニウムパッドとフュ
ーズ配線を覆い基板上に第４の絶縁膜を成膜し，アルミ
ニウムパッドとフューズ配線上の第４及び該第３の絶縁
膜を開口し，アルミニウムパッドとフューズ配線を露出
させる工程を有する製造方法， ２）前記１記載の製造方法により製造され，前記フュー
ズ配線の開口の周縁部の絶縁膜が該周縁部の周囲より厚
く形成されてなる半導体装置。
Description
【０００１】
【産業上の利用分野】本発明はレーザによるフューズ切
断をおこなう冗長回路を持つ半導体装置の製造方法及び
それによって製造された半導体装置に関する。
断をおこなう冗長回路を持つ半導体装置の製造方法及び
それによって製造された半導体装置に関する。
【０００２】
【従来の技術】上記の半導体装置は, フューズ配線とし
てポリシリコン配線やポリサイド配線を用いている。
てポリシリコン配線やポリサイド配線を用いている。
【０００３】レーザ光を照射してフューズ配線を切断す
る場合, レーザ光がカバー絶縁膜により強度が低下する
のを防ぐため, フューズ配線上のカバー絶縁膜に窓を開
口する必要がある。このフューズ配線上のカバー絶縁膜
に窓を開ける工程は，ボンディング用のアルミニウム(A
l)パッド上のカバー絶縁膜に窓を開ける工程と同じリソ
グラフィ工程とすることで, 工程数を低減している。
る場合, レーザ光がカバー絶縁膜により強度が低下する
のを防ぐため, フューズ配線上のカバー絶縁膜に窓を開
口する必要がある。このフューズ配線上のカバー絶縁膜
に窓を開ける工程は，ボンディング用のアルミニウム(A
l)パッド上のカバー絶縁膜に窓を開ける工程と同じリソ
グラフィ工程とすることで, 工程数を低減している。
【０００４】次に, フューズ配線上及びアルミニウムパ
ッド上のカバー絶縁膜に窓を開ける工程の従来例を説明
する。図３(A),(B) は従来例の説明図である。
ッド上のカバー絶縁膜に窓を開ける工程の従来例を説明
する。図３(A),(B) は従来例の説明図である。
【０００５】図３(A) は平面図, 図３(B) はA-A 断面図
である。図において, 1はシリコン(Si)基板, 2はフィ
ールド絶縁膜 (フィールド酸化膜) , 3はフューズ配線
でポリサイド配線あるいはポリシリコン配線, 4はアル
ミニウムパッド, 5はカバー絶縁膜, 6はフューズ配線
上の開口部, 7はアルミニウムパッド上の開口部，10は
層間絶縁膜で気相成長による二酸化シリコン(CVDSiO2)
膜, 11は層間絶縁膜でりん含有りん珪酸ガラス(PSG) 膜
である。
である。図において, 1はシリコン(Si)基板, 2はフィ
ールド絶縁膜 (フィールド酸化膜) , 3はフューズ配線
でポリサイド配線あるいはポリシリコン配線, 4はアル
ミニウムパッド, 5はカバー絶縁膜, 6はフューズ配線
上の開口部, 7はアルミニウムパッド上の開口部，10は
層間絶縁膜で気相成長による二酸化シリコン(CVDSiO2)
膜, 11は層間絶縁膜でりん含有りん珪酸ガラス(PSG) 膜
である。
【０００６】ここで，フューズ配線 3上のカバー絶縁膜
5を開口するエッチングは酸化膜系のエッチングでおこ
なわれるため，アルミニウムやポリシリコンで覆われて
いない部分のフィールド酸化膜がエッチングされてしま
い，シリコン基板の表面が露出する。
5を開口するエッチングは酸化膜系のエッチングでおこ
なわれるため，アルミニウムやポリシリコンで覆われて
いない部分のフィールド酸化膜がエッチングされてしま
い，シリコン基板の表面が露出する。
【０００７】
【発明が解決しようとする課題】従来例では，フューズ
配線上の開口部内でシリコン基板の露出部ができ，フュ
ーズ配線とシリコン基板間に電流のリークを生じてい
た。
配線上の開口部内でシリコン基板の露出部ができ，フュ
ーズ配線とシリコン基板間に電流のリークを生じてい
た。
【０００８】本発明はフューズ配線上のカバー絶縁膜を
開口するエッチングの際に，シリコン基板の露出を防止
し，フューズ配線とシリコン基板間の電流のリークを抑
制することを目的とする。
開口するエッチングの際に，シリコン基板の露出を防止
し，フューズ配線とシリコン基板間の電流のリークを抑
制することを目的とする。
【０００９】
【課題を解決するための手段】上記課題の解決は， １）フューズ切断をおこなう冗長回路を持つ半導体装置
の製造方法において，半導体基板上に被着された第１の
絶縁膜上にフューズ配線を形成する工程と，次いで，該
フューズ配線上に形成される後記第４の絶縁膜の開口予
定領域を含み且つ該開口予定領域より大きい領域に第２
の絶縁膜を形成する工程と，次いで，該第１及び第２の
絶縁膜を覆い該半導体基板上に第３の絶縁膜を成膜し，
その上にアルミニウムパッドを該フューズ配線上以外の
領域に形成する工程と，次いで，該アルミニウムパッド
と該フューズ配線を覆い該半導体基板上に第４の絶縁膜
を成膜する工程と，次いで，該アルミニウムパッドと該
フューズ配線上の該第４及び該第３の絶縁膜を開口し，
該アルミニウムパッドと該フューズ配線を露出させる工
程とを有する半導体装置の製造方法，あるいは ２）前記１記載の製造方法により製造され，前記フュー
ズ配線の開口の周縁部の絶縁膜が該周縁部の周囲より厚
く形成されてなる半導体装置により達成される。
の製造方法において，半導体基板上に被着された第１の
絶縁膜上にフューズ配線を形成する工程と，次いで，該
フューズ配線上に形成される後記第４の絶縁膜の開口予
定領域を含み且つ該開口予定領域より大きい領域に第２
の絶縁膜を形成する工程と，次いで，該第１及び第２の
絶縁膜を覆い該半導体基板上に第３の絶縁膜を成膜し，
その上にアルミニウムパッドを該フューズ配線上以外の
領域に形成する工程と，次いで，該アルミニウムパッド
と該フューズ配線を覆い該半導体基板上に第４の絶縁膜
を成膜する工程と，次いで，該アルミニウムパッドと該
フューズ配線上の該第４及び該第３の絶縁膜を開口し，
該アルミニウムパッドと該フューズ配線を露出させる工
程とを有する半導体装置の製造方法，あるいは ２）前記１記載の製造方法により製造され，前記フュー
ズ配線の開口の周縁部の絶縁膜が該周縁部の周囲より厚
く形成されてなる半導体装置により達成される。
【００１０】
【作用】本発明では，同じフォトリソグラフィ工程で，
フューズ配線上及びアルミニウムパッド上のカバー絶縁
膜（第４の絶縁膜）に窓を開ける際に，フューズ配線上
の開口部を含み且つ該開口部より大きい領域に本発明に
よる第２の絶縁膜をカバー絶縁膜等の成膜前に形成し，
その後にカバー絶縁膜等を成膜することによりフューズ
配線上の開口部上の絶縁膜を厚くした後にこれをエッチ
ングする。開口部の絶縁膜を厚くすることにより, 厚く
した分オーバエッチングによるフィールド絶縁膜（第１
の絶縁膜）の浸食を防止するため，シリコン基板は露出
することはない。
フューズ配線上及びアルミニウムパッド上のカバー絶縁
膜（第４の絶縁膜）に窓を開ける際に，フューズ配線上
の開口部を含み且つ該開口部より大きい領域に本発明に
よる第２の絶縁膜をカバー絶縁膜等の成膜前に形成し，
その後にカバー絶縁膜等を成膜することによりフューズ
配線上の開口部上の絶縁膜を厚くした後にこれをエッチ
ングする。開口部の絶縁膜を厚くすることにより, 厚く
した分オーバエッチングによるフィールド絶縁膜（第１
の絶縁膜）の浸食を防止するため，シリコン基板は露出
することはない。
【００１１】
【実施例】図１(A),(B) は本発明の構造説明図である。
図は開口部エッチング後の構造を示し, 図１(A) は平面
図, 図１(B) はA-A 断面図である。
図は開口部エッチング後の構造を示し, 図１(A) は平面
図, 図１(B) はA-A 断面図である。
【００１２】図において, 1はシリコン(Si)基板, 2は
第１の絶縁膜でフィールド絶縁膜,3はフューズ配線でポ
リシリコン配線, 4はアルミニウムパッド, 5は第４の
絶縁膜でカバー絶縁膜, 6はフューズ配線上の開口部,
7はアルミニウムパッド上の開口部， 8は本発明による
第２の絶縁膜 (開口部形成の際にエッチングされてサイ
ドウォールとなっている), 9は第２の絶縁膜を開口部
上に残すためのエッチングマスク, 10は層間絶縁膜（第
３の絶縁膜）でCVD SiO2膜, 11は層間絶縁膜でPSG)膜で
ある。 この構造は，フューズ配線上の開口部の周縁部
の絶縁膜が額縁状に厚く形成されていることが特徴であ
る。
第１の絶縁膜でフィールド絶縁膜,3はフューズ配線でポ
リシリコン配線, 4はアルミニウムパッド, 5は第４の
絶縁膜でカバー絶縁膜, 6はフューズ配線上の開口部,
7はアルミニウムパッド上の開口部， 8は本発明による
第２の絶縁膜 (開口部形成の際にエッチングされてサイ
ドウォールとなっている), 9は第２の絶縁膜を開口部
上に残すためのエッチングマスク, 10は層間絶縁膜（第
３の絶縁膜）でCVD SiO2膜, 11は層間絶縁膜でPSG)膜で
ある。 この構造は，フューズ配線上の開口部の周縁部
の絶縁膜が額縁状に厚く形成されていることが特徴であ
る。
【００１３】次に, 製造工程について説明する。図２
(A) 〜(D) は本発明の製造工程の実施例の説明図であ
る。図２(A) において，選択酸化法により，シリコン基
板 1上にフィールド絶縁膜（第１の絶縁膜）として，厚
さ5000ÅのSiO2膜 2を形成し，その上にフューズ配線と
して厚さ2000Åのポリシリコン配線 3を気相成長(CVD)
法及びリソグラフィ工程により形成する。
(A) 〜(D) は本発明の製造工程の実施例の説明図であ
る。図２(A) において，選択酸化法により，シリコン基
板 1上にフィールド絶縁膜（第１の絶縁膜）として，厚
さ5000ÅのSiO2膜 2を形成し，その上にフューズ配線と
して厚さ2000Åのポリシリコン配線 3を気相成長(CVD)
法及びリソグラフィ工程により形成する。
【００１４】次いで, 基板上に本発明による第２の絶縁
膜として厚さ1500〜2000ÅのCVD SiO2膜 8を成長する。
図２(B) において, 通常のリソグラフィ工程によりCVD
SiO2膜 8をパターニングして，フューズ配線上の開口部
より大きい領域を残す。
膜として厚さ1500〜2000ÅのCVD SiO2膜 8を成長する。
図２(B) において, 通常のリソグラフィ工程によりCVD
SiO2膜 8をパターニングして，フューズ配線上の開口部
より大きい領域を残す。
【００１５】このパターニングの際のCVD SiO2膜 8のエ
ッチング条件の一例を次に示す。 反応ガス： CF4 CHF3 ガス流量： 100 SCCM 100 SCCM ガス圧力： 0.4 Torr ＲＦ電力： 800 W ここで，第２の絶縁膜であるCVD SiO2膜 8をパターニン
グして，フューズ配線上の開口部より大きい領域以外を
除去するのは，後工程で除去領域に形成されるFET のソ
ース／ドレイン形成のイオン注入ができないためであ
る。
ッチング条件の一例を次に示す。 反応ガス： CF4 CHF3 ガス流量： 100 SCCM 100 SCCM ガス圧力： 0.4 Torr ＲＦ電力： 800 W ここで，第２の絶縁膜であるCVD SiO2膜 8をパターニン
グして，フューズ配線上の開口部より大きい領域以外を
除去するのは，後工程で除去領域に形成されるFET のソ
ース／ドレイン形成のイオン注入ができないためであ
る。
【００１６】図２(C) において，基板上に層間絶縁膜
（第３の絶縁膜）として厚さ1500ÅのCVD SiO2膜10及び
厚さ5000Åの硼素含有りん珪酸ガラス(BPSG)膜11を成長
する。この上にボンディング用の厚さ 10000Åのアルミ
ニウムパッド 4を形成する。
（第３の絶縁膜）として厚さ1500ÅのCVD SiO2膜10及び
厚さ5000Åの硼素含有りん珪酸ガラス(BPSG)膜11を成長
する。この上にボンディング用の厚さ 10000Åのアルミ
ニウムパッド 4を形成する。
【００１７】次いで, CVD 法により, 基板上にカバー絶
縁膜（第４の絶縁膜）として厚さ7000ÅのBPSG膜 5を成
膜する。図２(D) において，通常のリソグラフィ工程に
より, カバー絶縁膜及び層間絶縁膜にフューズ配線 3上
の開口部 6及びアルミニウムパッド 4上の開口部 7を形
成する。
縁膜（第４の絶縁膜）として厚さ7000ÅのBPSG膜 5を成
膜する。図２(D) において，通常のリソグラフィ工程に
より, カバー絶縁膜及び層間絶縁膜にフューズ配線 3上
の開口部 6及びアルミニウムパッド 4上の開口部 7を形
成する。
【００１８】この際の開口部形成のための絶縁膜のエッ
チング条件の一例を次に示す。 反応ガス： O2 CHF3 ガス流量： 24 SCCM 65 SCCM ガス圧力： 80 mTorr ＲＦ電力： 1600 W エッチング後のフューズ配線 3上の開口部の側面には本
発明による第２の絶縁膜であるCVD SiO2膜 8が残ってい
る。このCVD SiO2膜 8の厚さ分だけフィールド絶縁膜 2
上の被エッチング絶縁膜が厚くなるため，開口エッチン
グの際にフィールド絶縁膜 2の浸食が低減される。
チング条件の一例を次に示す。 反応ガス： O2 CHF3 ガス流量： 24 SCCM 65 SCCM ガス圧力： 80 mTorr ＲＦ電力： 1600 W エッチング後のフューズ配線 3上の開口部の側面には本
発明による第２の絶縁膜であるCVD SiO2膜 8が残ってい
る。このCVD SiO2膜 8の厚さ分だけフィールド絶縁膜 2
上の被エッチング絶縁膜が厚くなるため，開口エッチン
グの際にフィールド絶縁膜 2の浸食が低減される。
【００１９】実施例ではフューズ配線にポリシリコン膜
を用いたが，ポリサイド膜を用いても同等の効果が得ら
れることは勿論である。
を用いたが，ポリサイド膜を用いても同等の効果が得ら
れることは勿論である。
【００２０】
【発明の効果】本発明によれば，フューズ配線上のカバ
ー絶縁膜を開口するエッチングの際に，シリコン基板の
露出を防止でき，フューズ配線とシリコン基板間に電流
のリークを防止することができる。
ー絶縁膜を開口するエッチングの際に，シリコン基板の
露出を防止でき，フューズ配線とシリコン基板間に電流
のリークを防止することができる。
【図１】 本発明の構造説明図
【図２】 本発明の製造工程の実施例の説明図
【図３】 従来例の説明図
1 半導体基板でシリコン基板 2 第１の絶縁膜（フィールド絶縁膜）で熱酸化SiO2膜 3 フューズ配線でポリシリコン配線 4 アルミニウムパッド 5 第４の絶縁膜 (カバー絶縁膜) でPSG 膜 6 フューズ配線上の開口部 7 アルミニウムパッド上の開口部 8 本発明による第２の絶縁膜でCVD SiO2膜 9 第２の絶縁膜を開口部上に残すためのエッチングマ
スク 10 第３の絶縁膜（層間絶縁膜）でCVD SiO2膜 11 第３の絶縁膜（層間絶縁膜）でBPSG膜
スク 10 第３の絶縁膜（層間絶縁膜）でCVD SiO2膜 11 第３の絶縁膜（層間絶縁膜）でBPSG膜
Claims (2)
- 【請求項１】 半導体基板上に被着された第１の絶縁膜
上にフューズ配線を形成する工程と，次いで，該フュー
ズ配線上に形成される後記第４の絶縁膜の開口予定領域
を含み且つ該開口予定領域より大きい領域に第２の絶縁
膜を形成する工程と，次いで，該第１及び第２の絶縁膜
を覆い該半導体基板上に第３の絶縁膜を成膜し，その上
にアルミニウムパッドを該フューズ配線上以外の領域に
形成する工程と，次いで，該アルミニウムパッドと該フ
ューズ配線を覆い該半導体基板上に第４の絶縁膜を成膜
する工程と，次いで，該アルミニウムパッドと該フュー
ズ配線上の該第４及び該第３の絶縁膜を開口し，該アル
ミニウムパッドと該フューズ配線を露出させる工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の製造方法により製造さ
れ，前記フューズ配線の開口の周縁部の絶縁膜が該周縁
部の周囲より厚く形成されてなることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149395A JPH08204015A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149395A JPH08204015A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204015A true JPH08204015A (ja) | 1996-08-09 |
Family
ID=11779571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149395A Pending JPH08204015A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204015A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| JP2007067087A (ja) * | 2005-08-30 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| KR100762874B1 (ko) * | 2005-12-08 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 형성방법 |
-
1995
- 1995-01-27 JP JP1149395A patent/JPH08204015A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| JP2007067087A (ja) * | 2005-08-30 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| KR100762874B1 (ko) * | 2005-12-08 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795811A (en) | Method for forming insulating films in semiconductor devices | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH0547920A (ja) | 半導体装置及びその製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH09219535A (ja) | 発光素子の製造方法 | |
| JPH0367351B2 (ja) | ||
| JPS6230494B2 (ja) | ||
| JPH028451B2 (ja) | ||
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS6349901B2 (ja) | ||
| JPH0320908B2 (ja) | ||
| JPH0358531B2 (ja) | ||
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |