JPS6349901B2 - - Google Patents
Info
- Publication number
- JPS6349901B2 JPS6349901B2 JP56047473A JP4747381A JPS6349901B2 JP S6349901 B2 JPS6349901 B2 JP S6349901B2 JP 56047473 A JP56047473 A JP 56047473A JP 4747381 A JP4747381 A JP 4747381A JP S6349901 B2 JPS6349901 B2 JP S6349901B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- plasma
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は多層配線形成方法の改良に関する。
半導体集積回路（IC）特にロジツクICに於て
は、配線の密度がその集積度を左右している。
は、配線の密度がその集積度を左右している。
通常の多層配線では上層、下層ともにアルミニ
ウム（Al）又はアルミニウムを主体とする合金
が用いられており、該多層配線は一般に、下層の
Al配線上に層間絶縁膜を形成し、次いで該絶縁
膜にコンタクト窓を形成し、次いで該絶縁膜上に
上層のAl膜を形成し、次いで該Al膜上にレジス
トによる上層配線パターンを形成し、次いで該レ
ジスト・パターンをマスクとして上層Al膜をパ
ターンニングする方法で形成される。従つて上層
配線のパターンニングを行う際にマスクとして用
いるレジスト・パターンとコンタクト窓とに位置
ずれがあつた場合、下層配線もエツチングされ
て、該下層配線に断面積の減少或るいは断線等が
生じ、ICの信頼性が著しく損なわれる。この状
態を示したのが、第１図の上面図ａ及び断面図ｂ
で、図に於て１は下層絶縁膜、２は下層Al配線、
３は層間絶縁膜、４はコンタクト窓、５は上層
Al配線、６はレジスト・パターン、７は下層配
線のエツチング除去された領域を示す。
ウム（Al）又はアルミニウムを主体とする合金
が用いられており、該多層配線は一般に、下層の
Al配線上に層間絶縁膜を形成し、次いで該絶縁
膜にコンタクト窓を形成し、次いで該絶縁膜上に
上層のAl膜を形成し、次いで該Al膜上にレジス
トによる上層配線パターンを形成し、次いで該レ
ジスト・パターンをマスクとして上層Al膜をパ
ターンニングする方法で形成される。従つて上層
配線のパターンニングを行う際にマスクとして用
いるレジスト・パターンとコンタクト窓とに位置
ずれがあつた場合、下層配線もエツチングされ
て、該下層配線に断面積の減少或るいは断線等が
生じ、ICの信頼性が著しく損なわれる。この状
態を示したのが、第１図の上面図ａ及び断面図ｂ
で、図に於て１は下層絶縁膜、２は下層Al配線、
３は層間絶縁膜、４はコンタクト窓、５は上層
Al配線、６はレジスト・パターン、７は下層配
線のエツチング除去された領域を示す。
そこで従来は第２図に示す上面図のように、上
層Al配線５の下層配線２とのコンタクト部に、
その面積を広く形成した座ぶとん状領域８を設
け、上層Al配線５をパターンニングする際に、
多少の位置ずれがあつてもコンタクト窓４が上層
Al配線パターンの外にはみ出さないようにして、
下層Al配線２がエツチングされることを防止す
る手段がこうじられていた。
層Al配線５の下層配線２とのコンタクト部に、
その面積を広く形成した座ぶとん状領域８を設
け、上層Al配線５をパターンニングする際に、
多少の位置ずれがあつてもコンタクト窓４が上層
Al配線パターンの外にはみ出さないようにして、
下層Al配線２がエツチングされることを防止す
る手段がこうじられていた。
しかしこの座ぶとん状領域は、通常のフオトリ
ソグラフイを用いるパターンニングに於て、その
位置合わせ誤差を考慮すると配線幅よりもその両
側に1.5〜２〔μｍ〕程度広く形成する必要があ
り、例えば同層配線間の絶縁を確保するために必
要な３〔μｍ〕程度の間隔を座ぶとん状領域間に
設けた場合には、配線間隔は６〜７〔μｍ〕程度
となり、配線密度が著しく低下するという問題が
あつた。
ソグラフイを用いるパターンニングに於て、その
位置合わせ誤差を考慮すると配線幅よりもその両
側に1.5〜２〔μｍ〕程度広く形成する必要があ
り、例えば同層配線間の絶縁を確保するために必
要な３〔μｍ〕程度の間隔を座ぶとん状領域間に
設けた場合には、配線間隔は６〜７〔μｍ〕程度
となり、配線密度が著しく低下するという問題が
あつた。
本発明は上記問題点を除去する目的で、上層配
線のコンタクト部に特に広い面積の領域を設け
ず、然かも上層配線のパターンニングに際してコ
ンタクト窓と上層配線のマスク・パターンに位置
ずれがあつても、コンタクト窓内に表出する下層
配線がエツチングされることがない、多層配線の
形成方法を提供する。
線のコンタクト部に特に広い面積の領域を設け
ず、然かも上層配線のパターンニングに際してコ
ンタクト窓と上層配線のマスク・パターンに位置
ずれがあつても、コンタクト窓内に表出する下層
配線がエツチングされることがない、多層配線の
形成方法を提供する。
即ち本発明は同様のエツチング手段によつてエ
ツチングがなされる配線用金属をその上層及び下
層の金属配線に用いて多層配線を形成するに際し
て、少なくとも層間絶縁膜の配線コンタクト窓内
に表出する下層金属配線の上面に、水素を含むシ
リコン化合物ガスを反応ガスに用いるプラズマ化
学気相成長法によるプラズマ・シリコン膜を形成
する工程と、該配線コンタクト窓を有する面上に
上層配線用の金属膜を形成する工程と、該配線用
金属が該プラズマ・シリコンに比しより容易にエ
ツチングされ且つ該プラズマ・シリコンがエツチ
ングされ難いエツチング手段により該上層配線用
金属膜の選択エツチングを行つて、該配線コンタ
クト窓部に於て該下層金属配線上の該プラズマ・
シリコン膜に接する上層金属配線を形成する工程
と、熱処理により該プラズマ・シリコン膜を上層
及び下層の金属配線中に拡散せしめて該上層金属
配線と下層金属配線との良好な電気的接続を得る
工程とを含むことを特徴とする。
ツチングがなされる配線用金属をその上層及び下
層の金属配線に用いて多層配線を形成するに際し
て、少なくとも層間絶縁膜の配線コンタクト窓内
に表出する下層金属配線の上面に、水素を含むシ
リコン化合物ガスを反応ガスに用いるプラズマ化
学気相成長法によるプラズマ・シリコン膜を形成
する工程と、該配線コンタクト窓を有する面上に
上層配線用の金属膜を形成する工程と、該配線用
金属が該プラズマ・シリコンに比しより容易にエ
ツチングされ且つ該プラズマ・シリコンがエツチ
ングされ難いエツチング手段により該上層配線用
金属膜の選択エツチングを行つて、該配線コンタ
クト窓部に於て該下層金属配線上の該プラズマ・
シリコン膜に接する上層金属配線を形成する工程
と、熱処理により該プラズマ・シリコン膜を上層
及び下層の金属配線中に拡散せしめて該上層金属
配線と下層金属配線との良好な電気的接続を得る
工程とを含むことを特徴とする。
以下本発明を第３図ａ乃至ｈに示す第１の実施
例の工程断面図、及び第４図ａ乃至ｅに示す第２
の実施例の工程断面図を用いて詳細に説明する。
例の工程断面図、及び第４図ａ乃至ｅに示す第２
の実施例の工程断面図を用いて詳細に説明する。
本発明の方法を用いて例えばバイポーラ型IC
に於ける多層アルミニウム（Al）配線を形成す
るに際の第１の実施例に於ては、第３図ａに示す
ように埋込み層１１が設けられたシリコン（Si）
基板１２上に、通常のバイポーラICの製造方法
に従つて、例えばコレクタ領域１３、ベース領域
１４、エミツタ領域１５からなる複数のトランジ
スタ等が、分離拡散領域１６により分離形成さ
れ、表面にベース電極窓１７、エミツタ電極窓１
８、コレクタ電極窓（図示せず）等を有する例え
ばりん珪酸ガラス（PSG）等からなる下層絶縁
膜１９が形成されてなる被処理半導体IC基板上
に、先ず通常のスパツタリング法を用いて例えば
Al−Si（２％）の合金からなる１〔μｍ〕程度の
厚さの下層Al膜２０を被着形成する。次いで通
常のフオト・プロセスを用いて第３図ｂに示すよ
うに、前記下層Al膜２０上にフオト・レジスト
からなる下層配線パターン２１を形成して後、該
フオト・レジスト・パターン２１をマスクとして
前記下層Al膜２０を、通常の三塩化硼素（Bcl3）
等をエツチング・ガスとする平行平板型式のプラ
ズマ・エツチング或るいはリアクテイブ・イオ
ン・エツチング法によりエツチングして下層Al
配線２０′を形成する。
に於ける多層アルミニウム（Al）配線を形成す
るに際の第１の実施例に於ては、第３図ａに示す
ように埋込み層１１が設けられたシリコン（Si）
基板１２上に、通常のバイポーラICの製造方法
に従つて、例えばコレクタ領域１３、ベース領域
１４、エミツタ領域１５からなる複数のトランジ
スタ等が、分離拡散領域１６により分離形成さ
れ、表面にベース電極窓１７、エミツタ電極窓１
８、コレクタ電極窓（図示せず）等を有する例え
ばりん珪酸ガラス（PSG）等からなる下層絶縁
膜１９が形成されてなる被処理半導体IC基板上
に、先ず通常のスパツタリング法を用いて例えば
Al−Si（２％）の合金からなる１〔μｍ〕程度の
厚さの下層Al膜２０を被着形成する。次いで通
常のフオト・プロセスを用いて第３図ｂに示すよ
うに、前記下層Al膜２０上にフオト・レジスト
からなる下層配線パターン２１を形成して後、該
フオト・レジスト・パターン２１をマスクとして
前記下層Al膜２０を、通常の三塩化硼素（Bcl3）
等をエツチング・ガスとする平行平板型式のプラ
ズマ・エツチング或るいはリアクテイブ・イオ
ン・エツチング法によりエツチングして下層Al
配線２０′を形成する。
次いで前記フオト・レジスト・パターン２１を
除去した後、第３図ｃに示すように前記下層Al
配線２０′を有する被処理基板上に、モノシラン
（SiH4）とフオスフイン（PH3）を用いる通常の
化学気相成長（CVD）法を用いて、長さ１〔μ
ｍ〕程度のりん珪酸ガラス（PSG）からなる層
間絶縁膜２２を形成し、次いで通常のフオト・プ
ロセスにより形成したフオト・レジスト・パター
ンをマスクとして、0.2〔Torr〕程度の圧力を有
する四弗化炭素（CF4）と水素（H2）との混合ガ
スを用いて、1.5〔Ｗ／cm2〕程度の高周波パワーで
リアクテイブ・イオン・エツチングを行い、該層
間絶縁膜２２に配線コンタクト窓２３を形成す
る。
除去した後、第３図ｃに示すように前記下層Al
配線２０′を有する被処理基板上に、モノシラン
（SiH4）とフオスフイン（PH3）を用いる通常の
化学気相成長（CVD）法を用いて、長さ１〔μ
ｍ〕程度のりん珪酸ガラス（PSG）からなる層
間絶縁膜２２を形成し、次いで通常のフオト・プ
ロセスにより形成したフオト・レジスト・パター
ンをマスクとして、0.2〔Torr〕程度の圧力を有
する四弗化炭素（CF4）と水素（H2）との混合ガ
スを用いて、1.5〔Ｗ／cm2〕程度の高周波パワーで
リアクテイブ・イオン・エツチングを行い、該層
間絶縁膜２２に配線コンタクト窓２３を形成す
る。
次いで該配線コンタクト窓２３のリ・フロー処
理等を行つた後上記層間絶縁膜２２を有する被処
理基板を、例えば0.1〔Torr〕程度の圧力の水素
を含んだシリコン化合物よりなる反応ガス例えば
SiH4を流した平行平板型のプラズマ・デホジシ
ヨン装置中に於て300〔℃〕程度に昇温せしめ、１
〔Ｗ／cm2〕程度の高周波パワーを所望の時間印加
して、第３図ｄに示すように層間絶縁膜２２の上
面、該層間絶縁膜に於ける配線コンタクト窓２３
の内面及び該コンタクト窓２３内に表出する下層
Al配線２０′の上面を含む被処理基板上面全域
に、例えば1000〔Å〕程度厚さの非晶質構造を有
するプラズマSi膜２４を形成する。
理等を行つた後上記層間絶縁膜２２を有する被処
理基板を、例えば0.1〔Torr〕程度の圧力の水素
を含んだシリコン化合物よりなる反応ガス例えば
SiH4を流した平行平板型のプラズマ・デホジシ
ヨン装置中に於て300〔℃〕程度に昇温せしめ、１
〔Ｗ／cm2〕程度の高周波パワーを所望の時間印加
して、第３図ｄに示すように層間絶縁膜２２の上
面、該層間絶縁膜に於ける配線コンタクト窓２３
の内面及び該コンタクト窓２３内に表出する下層
Al配線２０′の上面を含む被処理基板上面全域
に、例えば1000〔Å〕程度厚さの非晶質構造を有
するプラズマSi膜２４を形成する。
次いで通常のスパツタリング法を用いて、第３
図ｅに示すように前記被処理基板のプラズマSi膜
２４上に、純Alからなる１〔μｍ〕程度の厚さの
上層Al膜２５を形成し、次いで第３図ｆに示す
ように該上層Al膜２５上に通常のフオト・プロ
セスによりフオト・レジストからなる上層配線パ
ターン２６を形成し、次いで該フオト・レジス
ト・パターン２６をマスクとして、前述した塩素
系のガスによる平行平板型式のプラズマ・エツチ
ング或るいはリアクテイブ・イオン．エツチング
法により上層Al膜２５をエツチングして上層Al
配線２５′を形成する。なお該エツチング処理に
於てAlのエツチング・レートは1000〔Å／分〕で
あるのに対して前記水素を含むSi化合物ガスから
プラズマ気相成長せしめたプラズマSiのエツチン
グ・レートは70〔Å／分〕程度である。従つて２
〔分〕程度のオーバ・エツチングを行つてもプラ
ズマSi膜２４は140〔Å〕程度しかエツチングされ
ず図のように上層Al配線２５とコンタクト窓２
３の位置ずれによりコンタクト窓２３内に表出せ
しめられた下層Al配線２０′はプラズマSi膜２４
によりエツチング反応から完全に保護される。次
いで同一エツチング装置内で0.3〔Torr〕程度の
圧力の四弗化炭素（CF4）と酸素（O2）の混合ガ
スを用い1.5〔Ｗ／cm2〕程度の高周波パワーによ
り、前記Al配線２５の外に表出しているプラズ
マSI層２４を選択的にエツチング除去して、第３
図ｇに示すように層間絶縁膜２２上に、該層間絶
縁膜２２の配線コンタクト窓２３部に於てプラズ
マSi膜２４を介して下層Al配線２０に接し、下
部にプラズマSi膜２４を有する上層Al配線２５
を形成する。なお該プラズマSi膜２４のエツチン
グ処理に於て、Alは殆んどエツチングされず、
又PSGからなる層間絶縁膜２２のエツチング量
も200〔Å〕以下である。従つて該エツチング処理
による多層配線品質の低下は無視できる。
図ｅに示すように前記被処理基板のプラズマSi膜
２４上に、純Alからなる１〔μｍ〕程度の厚さの
上層Al膜２５を形成し、次いで第３図ｆに示す
ように該上層Al膜２５上に通常のフオト・プロ
セスによりフオト・レジストからなる上層配線パ
ターン２６を形成し、次いで該フオト・レジス
ト・パターン２６をマスクとして、前述した塩素
系のガスによる平行平板型式のプラズマ・エツチ
ング或るいはリアクテイブ・イオン．エツチング
法により上層Al膜２５をエツチングして上層Al
配線２５′を形成する。なお該エツチング処理に
於てAlのエツチング・レートは1000〔Å／分〕で
あるのに対して前記水素を含むSi化合物ガスから
プラズマ気相成長せしめたプラズマSiのエツチン
グ・レートは70〔Å／分〕程度である。従つて２
〔分〕程度のオーバ・エツチングを行つてもプラ
ズマSi膜２４は140〔Å〕程度しかエツチングされ
ず図のように上層Al配線２５とコンタクト窓２
３の位置ずれによりコンタクト窓２３内に表出せ
しめられた下層Al配線２０′はプラズマSi膜２４
によりエツチング反応から完全に保護される。次
いで同一エツチング装置内で0.3〔Torr〕程度の
圧力の四弗化炭素（CF4）と酸素（O2）の混合ガ
スを用い1.5〔Ｗ／cm2〕程度の高周波パワーによ
り、前記Al配線２５の外に表出しているプラズ
マSI層２４を選択的にエツチング除去して、第３
図ｇに示すように層間絶縁膜２２上に、該層間絶
縁膜２２の配線コンタクト窓２３部に於てプラズ
マSi膜２４を介して下層Al配線２０に接し、下
部にプラズマSi膜２４を有する上層Al配線２５
を形成する。なお該プラズマSi膜２４のエツチン
グ処理に於て、Alは殆んどエツチングされず、
又PSGからなる層間絶縁膜２２のエツチング量
も200〔Å〕以下である。従つて該エツチング処理
による多層配線品質の低下は無視できる。
次いで通常の方法によりフオト・レジスト・パ
ターン２６を除去して後、第３図ｈに示すように
上層Al配線２５の形成された被処理基板上に、
例えば前述同様のCVD法によりPSGからなるガ
バー絶縁膜２７を形成し、次いで該被処理基板を
酸化性雰囲気或るいは不活性雰囲気中に於て400
〔℃〕程度の温度に所望の時間加熱し、前記プラ
ズマSi膜２４を上層Al配線２５及び下層Al配線
２０中に拡散せしめ、上層Al配線２５′と下層Al
配線２０′を低い電気抵抗を有する状態で接続せ
しめる。なお図に示すように該配線接続処理に於
てプロズマSi膜２４が完全に上層及び下層のAl
配線２５′，２０′中に拡散されずに下層Al配線
２０′上に薄く残留しても、該残留量が許容され
る配線接続抵抗が得られる範囲であれば問題はな
い。
ターン２６を除去して後、第３図ｈに示すように
上層Al配線２５の形成された被処理基板上に、
例えば前述同様のCVD法によりPSGからなるガ
バー絶縁膜２７を形成し、次いで該被処理基板を
酸化性雰囲気或るいは不活性雰囲気中に於て400
〔℃〕程度の温度に所望の時間加熱し、前記プラ
ズマSi膜２４を上層Al配線２５及び下層Al配線
２０中に拡散せしめ、上層Al配線２５′と下層Al
配線２０′を低い電気抵抗を有する状態で接続せ
しめる。なお図に示すように該配線接続処理に於
てプロズマSi膜２４が完全に上層及び下層のAl
配線２５′，２０′中に拡散されずに下層Al配線
２０′上に薄く残留しても、該残留量が許容され
る配線接続抵抗が得られる範囲であれば問題はな
い。
次いで図示しないが、前記カバー絶縁膜にボン
デイング・パツドの窓明け等がなされて、Al多
層配線構造を有するバイポーラICチツプが提供
される。
デイング・パツドの窓明け等がなされて、Al多
層配線構造を有するバイポーラICチツプが提供
される。
なお本発明で限定するプラズマSi膜の代わりに
プラズマSi膜同様に低温形成が可能なスパツタリ
ング法によるSi膜を用いた場合には、上層Al膜
のエツチングに際しての該スパツタSi膜のエツチ
ングレートがAl膜の1/2弱の400Å／分程度の大
きな値になり、前記上層Al配線パターニング時
のオーバエツチングに際して、下層Al配線の保
護が不完全になる。この差は、スパツタSiが不純
物を含まないのに対して、本発明に係る水素を含
んだSi化合物ガスによるプラズマSiが、ダングリ
ングボンドや水素等の不純物を多量に含んでいる
ためと考えられる。
プラズマSi膜同様に低温形成が可能なスパツタリ
ング法によるSi膜を用いた場合には、上層Al膜
のエツチングに際しての該スパツタSi膜のエツチ
ングレートがAl膜の1/2弱の400Å／分程度の大
きな値になり、前記上層Al配線パターニング時
のオーバエツチングに際して、下層Al配線の保
護が不完全になる。この差は、スパツタSiが不純
物を含まないのに対して、本発明に係る水素を含
んだSi化合物ガスによるプラズマSiが、ダングリ
ングボンドや水素等の不純物を多量に含んでいる
ためと考えられる。
次に本発明の第２の実施例について述べる。即
ち該実施例に於ては第４図ａに示すように、前記
第１の実施例同様トランジスタの形成が完了し、
表面にベース電極窓１７、エミツタ電極窓１８等
の電極窓を有する下層絶縁膜１９が形成されてな
るバイポーラIC基板上に、通常のスパツタリン
グ法により、例えば厚さ１〔μｍ〕程度のAl−Si
（２％）からなる下層Al膜２０を形成し、次いで
第１の実施例同様のプラズマCVD法により該下
層Al膜２０上に1000〔Å〕程度の厚さの非晶質プ
ラズマSi膜２４を形成する。（図に於て１１は埋
込み層、１２はSi基板、１３はコレクタ領域、１
４はベース領域、１５はエミツタ領域、１６は分
離拡散領域） 次いで第４図ｂに示すように、通常のフオト・
プロセスにより、プラズマSi膜２４上にフオト・
レジストからなる下層配線パターン２１を形成し
て後、該フオト・レジスト・パターンをマスクと
して第１の実施例に示したのと同様（CF4＋O2）
ガスによるプラズマ・エツチング或るいはリアク
テイブ・イオン・エツチング法を用いて先ずプラ
ズマSi膜２４を選択エツチングし、続いて下層
Al膜２０をCl系ガスによるプラズマ・エツチン
グ或いはリアクテイブ・イオン・エツチングによ
つて選択エツチングして、上部にプラズマSi膜２
４を有する下層Al配線２０′を形成する。次いで
フオト・レジスト・パターンを除去して後、第４
図ｃに示すように第１の実施例と同様の方法によ
り前記下層Al配線２０′を有する基板上に層間絶
縁膜２２を形成し、次いで該層間絶縁膜２２に配
線コンタクト窓２３を形成して後、スパツタリン
グ法等により該層間絶縁膜２２上に上層AL膜２
５を形成する。
ち該実施例に於ては第４図ａに示すように、前記
第１の実施例同様トランジスタの形成が完了し、
表面にベース電極窓１７、エミツタ電極窓１８等
の電極窓を有する下層絶縁膜１９が形成されてな
るバイポーラIC基板上に、通常のスパツタリン
グ法により、例えば厚さ１〔μｍ〕程度のAl−Si
（２％）からなる下層Al膜２０を形成し、次いで
第１の実施例同様のプラズマCVD法により該下
層Al膜２０上に1000〔Å〕程度の厚さの非晶質プ
ラズマSi膜２４を形成する。（図に於て１１は埋
込み層、１２はSi基板、１３はコレクタ領域、１
４はベース領域、１５はエミツタ領域、１６は分
離拡散領域） 次いで第４図ｂに示すように、通常のフオト・
プロセスにより、プラズマSi膜２４上にフオト・
レジストからなる下層配線パターン２１を形成し
て後、該フオト・レジスト・パターンをマスクと
して第１の実施例に示したのと同様（CF4＋O2）
ガスによるプラズマ・エツチング或るいはリアク
テイブ・イオン・エツチング法を用いて先ずプラ
ズマSi膜２４を選択エツチングし、続いて下層
Al膜２０をCl系ガスによるプラズマ・エツチン
グ或いはリアクテイブ・イオン・エツチングによ
つて選択エツチングして、上部にプラズマSi膜２
４を有する下層Al配線２０′を形成する。次いで
フオト・レジスト・パターンを除去して後、第４
図ｃに示すように第１の実施例と同様の方法によ
り前記下層Al配線２０′を有する基板上に層間絶
縁膜２２を形成し、次いで該層間絶縁膜２２に配
線コンタクト窓２３を形成して後、スパツタリン
グ法等により該層間絶縁膜２２上に上層AL膜２
５を形成する。
次いで第４図ｄに示すように、上層AL膜２５
上にフオト・レジストからなる上層配線パターン
２６を形成し、次いで該フオト・レジスト・パタ
ーン２６をマスクとして、第１の実施例と同様の
Bcl3等をエツチング・ガスとする平行平板型のプ
ラズマ・エツチング法により、上層Al膜２５を
選択的にエツチング除去して上層Al配線２５′を
形成する。なお該エツチング処理に於て、図のよ
うに上層配線２５′とコンタクト窓２３の位置ず
れによりコンタクト窓２３内に表出される下層
Al配線２０′の上面は、該Al配線２０′上に前も
つて形成されているプラズマSi膜２４に覆われて
いるので、第１の実施例同様下層Al配線２０′は
エツチング反応から完全に保護される。
上にフオト・レジストからなる上層配線パターン
２６を形成し、次いで該フオト・レジスト・パタ
ーン２６をマスクとして、第１の実施例と同様の
Bcl3等をエツチング・ガスとする平行平板型のプ
ラズマ・エツチング法により、上層Al膜２５を
選択的にエツチング除去して上層Al配線２５′を
形成する。なお該エツチング処理に於て、図のよ
うに上層配線２５′とコンタクト窓２３の位置ず
れによりコンタクト窓２３内に表出される下層
Al配線２０′の上面は、該Al配線２０′上に前も
つて形成されているプラズマSi膜２４に覆われて
いるので、第１の実施例同様下層Al配線２０′は
エツチング反応から完全に保護される。
次いで通常の方法によりフオト・レジスト・パ
ターン２６を除去して後、第４図ｅに示すように
第１の実施例と同様な方法を用いて被処理基板上
を覆うカーバー絶縁膜２７を形成し、次いで被処
理基板を400〔℃〕程度に昇温せしめて前記プラズ
マSi膜Al配線２５′及び下層Al配線２０′中に拡
散せしめ、上層Al配線２５′と下層Al配線２０′
を低電気抵抗状態で接続せしめる。なお図に示す
ように配線接続処理完了後、両配線の界面に薄い
プラズマSi層２４が残留しても、許容される配線
接続抵抗が確保できれば問題はない。
ターン２６を除去して後、第４図ｅに示すように
第１の実施例と同様な方法を用いて被処理基板上
を覆うカーバー絶縁膜２７を形成し、次いで被処
理基板を400〔℃〕程度に昇温せしめて前記プラズ
マSi膜Al配線２５′及び下層Al配線２０′中に拡
散せしめ、上層Al配線２５′と下層Al配線２０′
を低電気抵抗状態で接続せしめる。なお図に示す
ように配線接続処理完了後、両配線の界面に薄い
プラズマSi層２４が残留しても、許容される配線
接続抵抗が確保できれば問題はない。
次いで図示しないが前述同様該カバー絶縁膜に
ボンデイング・ハツドの窓明け等がなされて、
Al多層配線構造を有するバイポーラICチツプが
提供される。
ボンデイング・ハツドの窓明け等がなされて、
Al多層配線構造を有するバイポーラICチツプが
提供される。
以上二つの実施例により説明したように、本発
明の方法に於ては、上層Al配線のパターンニン
グを行う際に、少くとも層間絶縁膜のコンタクト
窓内に表出する下層Al配線の上面はプラズマSi
膜で覆われているので、上層Al配線とコンタク
ト窓に位置ずれが生じても、コンタクト窓内に表
出する下層配線は該プラズマSi膜によりエツチン
グ反応から完全に保護される。従つて上層配線に
於けるコンタクト領域の面積を拡大して位置ずれ
をカバーする手段をこうじなくても、位置ずれ部
に表出する下層Al配線がエツチングされること
がなく、下層Al配線に断面積の減少や断線が発
生することはない。なおまた、本発明の方法にお
いては、下層Al配線と上層Al配線のコンタクト
部に介在するプラズマSi膜は、熱処理によつて下
層及び上層のAl配線中に拡散せしめられるので、
低コンタクト抵抗を有する配線接続が得られる。
従つて本発明の方法によれば歩留まりを低下せし
めずにAl多層配線の形成密度を上げることがで
き、半導体ICの集積度の向上が図れる。
明の方法に於ては、上層Al配線のパターンニン
グを行う際に、少くとも層間絶縁膜のコンタクト
窓内に表出する下層Al配線の上面はプラズマSi
膜で覆われているので、上層Al配線とコンタク
ト窓に位置ずれが生じても、コンタクト窓内に表
出する下層配線は該プラズマSi膜によりエツチン
グ反応から完全に保護される。従つて上層配線に
於けるコンタクト領域の面積を拡大して位置ずれ
をカバーする手段をこうじなくても、位置ずれ部
に表出する下層Al配線がエツチングされること
がなく、下層Al配線に断面積の減少や断線が発
生することはない。なおまた、本発明の方法にお
いては、下層Al配線と上層Al配線のコンタクト
部に介在するプラズマSi膜は、熱処理によつて下
層及び上層のAl配線中に拡散せしめられるので、
低コンタクト抵抗を有する配線接続が得られる。
従つて本発明の方法によれば歩留まりを低下せし
めずにAl多層配線の形成密度を上げることがで
き、半導体ICの集積度の向上が図れる。
なお上記実施例に於ては、本発明をアルミニウ
ム多層配線により説明したが、本発明の方法はア
ルミニウムを主体とする合金は勿論他の金属によ
る多層配線にも適用することができる。
ム多層配線により説明したが、本発明の方法はア
ルミニウムを主体とする合金は勿論他の金属によ
る多層配線にも適用することができる。
又本発明の方法はMIS ICや磁気バブル素子等
にも適用することができる。
にも適用することができる。
第１図は従来のアルミニウム多層配線に於ける
一例の上面図ａ及び断面図ｂ、第２図は従来の他
の一例に於ける上面図、第３図ａ乃至ｈ及び第４
図ａ乃至ｅは本発明の第１及び第２の実施例に於
ける工程断面図である。 図に於て、１９は下層絶縁膜、２０は下層アル
ミニウム、２０′は下層アルミニウム配線、２１
及び２６はフオト・レジスト・パターン、２２は
層間絶縁膜、２３は配線コンタクト窓、２４はプ
ラズマ・シリコン膜、２５は上層アルミニウム
膜、２５′は上層アルミニウム配線、２７はカバ
ー絶縁膜を示す。
一例の上面図ａ及び断面図ｂ、第２図は従来の他
の一例に於ける上面図、第３図ａ乃至ｈ及び第４
図ａ乃至ｅは本発明の第１及び第２の実施例に於
ける工程断面図である。 図に於て、１９は下層絶縁膜、２０は下層アル
ミニウム、２０′は下層アルミニウム配線、２１
及び２６はフオト・レジスト・パターン、２２は
層間絶縁膜、２３は配線コンタクト窓、２４はプ
ラズマ・シリコン膜、２５は上層アルミニウム
膜、２５′は上層アルミニウム配線、２７はカバ
ー絶縁膜を示す。
Claims (1)
- 【特許請求の範囲】 １ 同様のエツチング手段によつてエツチングが
なされる配線用金属をその上層及び下層の金属配
線に用いて多層配線を形成するに際して、 少なくとも層間絶縁膜の配線コンタクト窓内に
表出する下層金属配線の上面に、水素を含むシリ
コン化合物ガスを反応ガスに用いるプラズマ化学
気相成長法によるプラズマ・シリコン膜を形成す
る工程と、 該配線コンタクト窓を有する面上に上層配線用
の金属膜を形成する工程と、 該配線用金属が該プラズマ・シリコンに比しよ
り容易にエツチングされ且つ該プラズマ・シリコ
ンがエツチングされ難いエツチング手段により該
上層配線用金属膜の選択エツチングを行つて、該
配線コンタクト窓部に於て該下層金属配線上の該
プラズマ・シリコン膜に接する上層金属配線を形
成する工程と、 熱処理により該プラズマ・シリコン膜を上層及
び下層の金属配線中に拡散せしめて該上層金属配
線と下層金属配線との良好な電気的接続を得る工
程とを含むことを特徴とする多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047473A JPS57162449A (en) | 1981-03-31 | 1981-03-31 | Formation of multilayer wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047473A JPS57162449A (en) | 1981-03-31 | 1981-03-31 | Formation of multilayer wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162449A JPS57162449A (en) | 1982-10-06 |
| JPS6349901B2 true JPS6349901B2 (ja) | 1988-10-06 |
Family
ID=12776106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56047473A Granted JPS57162449A (en) | 1981-03-31 | 1981-03-31 | Formation of multilayer wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162449A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165345A (ja) * | 1986-01-16 | 1987-07-21 | Fuji Electric Co Ltd | 半導体装置の電極配線形成方法 |
| JP2616062B2 (ja) * | 1989-11-13 | 1997-06-04 | 日本電気株式会社 | コンタクト孔埋め込み方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881971A (en) * | 1972-11-29 | 1975-05-06 | Ibm | Method for fabricating aluminum interconnection metallurgy system for silicon devices |
-
1981
- 1981-03-31 JP JP56047473A patent/JPS57162449A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162449A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| JP2906873B2 (ja) | 金配線の製造方法 | |
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
| JPH0514417B2 (ja) | ||
| JPH08191104A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP3676185B2 (ja) | 半導体装置 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH01243553A (ja) | 半導体装置の製造方法 | |
| US5663094A (en) | Process for producing semiconductor device with wire for three conductive layers | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPS6160580B2 (ja) | ||
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| KR100342976B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS63143842A (ja) | 半導体集積回路装置 | |
| JPH073825B2 (ja) | 半導体集積回路およびその製造方法 |