JPH08204192A - Ｍｏｓ型半導体装置及びその製造方法 - Google Patents
Ｍｏｓ型半導体装置及びその製造方法Info
- Publication number
- JPH08204192A JPH08204192A JP2998995A JP2998995A JPH08204192A JP H08204192 A JPH08204192 A JP H08204192A JP 2998995 A JP2998995 A JP 2998995A JP 2998995 A JP2998995 A JP 2998995A JP H08204192 A JPH08204192 A JP H08204192A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity concentration
- region
- semiconductor substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ソース・ドレイン領域の接合容量を低減させ
るとともに、ショートチャネル効果の影響も受けにくく
する。 【構成】 ソース・ドレイン領域は高不純物濃度拡散層
２６と、高不純物濃度拡散層２６に接合されとチャネル
側に延びた第１の低不純物濃度拡散層２８と、第１の低
不純物濃度拡散層２８に接合されてさらにチャネル領域
側に延び、第１の低不純物濃度拡散層２８よりもさらに
不純物濃度の低い第２の低不純物濃度拡散層３０とから
なるＬＤＤ構造となっている。高濃度拡散層２６及び第
１の低濃度拡散層２８の下方にはそれぞれの拡散層と接
合したＮ型の低濃度拡散層３２が形成されている。低濃
度拡散層３２の不純物濃度は高濃度拡散層２６とウエル
２２との中間的な不純物濃度である。
るとともに、ショートチャネル効果の影響も受けにくく
する。 【構成】 ソース・ドレイン領域は高不純物濃度拡散層
２６と、高不純物濃度拡散層２６に接合されとチャネル
側に延びた第１の低不純物濃度拡散層２８と、第１の低
不純物濃度拡散層２８に接合されてさらにチャネル領域
側に延び、第１の低不純物濃度拡散層２８よりもさらに
不純物濃度の低い第２の低不純物濃度拡散層３０とから
なるＬＤＤ構造となっている。高濃度拡散層２６及び第
１の低濃度拡散層２８の下方にはそれぞれの拡散層と接
合したＮ型の低濃度拡散層３２が形成されている。低濃
度拡散層３２の不純物濃度は高濃度拡散層２６とウエル
２２との中間的な不純物濃度である。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ型半導体装置とそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化にともない、ＭＯ
ＳＦＥＴも微細化され、それにともなってショートチャ
ネル効果によるパンチスルーを防止するためにウエル濃
度が高くされる傾向に有る。その結果、ソース・ドレイ
ンの拡散領域とウエルとの間のＰＮ接合容量が大きくな
り、高速動作の障害となっている。
ＳＦＥＴも微細化され、それにともなってショートチャ
ネル効果によるパンチスルーを防止するためにウエル濃
度が高くされる傾向に有る。その結果、ソース・ドレイ
ンの拡散領域とウエルとの間のＰＮ接合容量が大きくな
り、高速動作の障害となっている。
【０００３】ウエルとソース・ドレイン領域との接合容
量を小さくする１つの方法として、図１（Ａ）に示され
るようにソース・ドレイン領域７の下方にソース・ドレ
イン領域７に接合され、ソース・ドレイン領域７とウエ
ル２との中間的な不純物濃度の半導体層１２を設けるこ
とが提案されている（特公平４−５７０９７号公報参
照）。図１で、１はシリコン基板、２はＰ型ウエルで、
ウエル２の表面にはソース・ドレイン領域７に挾まれた
チャネル領域上にゲート絶縁膜３を介してゲート電極４
が形成されている。半導体層１２は層間絶縁膜８に設け
られたコンタクトホールを介して基板にソース・ドレイ
ン領域７と同じ導電型のＮ型不純物を注入することによ
り形成されたものである。１０はコンタクトホールを介
してソース・ドレイン領域７と接合されたメタル配線で
ある。５はソース・ドレイン領域７よりも低不純物濃度
でチャネル領域側に形成されたＮ型不純物領域であり、
ＬＤＤ（Lightly Doped Drain）構造を構成している。
半導体層１２はコンタクトホールを介して不純物が注入
されて形成されたものであり、コンタクトホールの下方
に限って形成され、チャネル領域までは延びていない。
量を小さくする１つの方法として、図１（Ａ）に示され
るようにソース・ドレイン領域７の下方にソース・ドレ
イン領域７に接合され、ソース・ドレイン領域７とウエ
ル２との中間的な不純物濃度の半導体層１２を設けるこ
とが提案されている（特公平４−５７０９７号公報参
照）。図１で、１はシリコン基板、２はＰ型ウエルで、
ウエル２の表面にはソース・ドレイン領域７に挾まれた
チャネル領域上にゲート絶縁膜３を介してゲート電極４
が形成されている。半導体層１２は層間絶縁膜８に設け
られたコンタクトホールを介して基板にソース・ドレイ
ン領域７と同じ導電型のＮ型不純物を注入することによ
り形成されたものである。１０はコンタクトホールを介
してソース・ドレイン領域７と接合されたメタル配線で
ある。５はソース・ドレイン領域７よりも低不純物濃度
でチャネル領域側に形成されたＮ型不純物領域であり、
ＬＤＤ（Lightly Doped Drain）構造を構成している。
半導体層１２はコンタクトホールを介して不純物が注入
されて形成されたものであり、コンタクトホールの下方
に限って形成され、チャネル領域までは延びていない。
【０００４】図１（Ｂ）は二重ドレイン構造（ＤＤＤ；
Double Diffused Drain）と呼ばれる構造であり、素子
領域にゲート絶縁膜３を介してゲート電極４を形成した
後、ウエル２にゲート電極と素子分離用のフィールド酸
化膜をマスクとしてリンを注入し、熱処理を加えて拡散
及び活性化させてＮ型低濃度不純物層１５を形成した
後、さらにゲート電極４とフィールド酸化膜をマスクと
してリンよりも拡散係数の小さい砒素をイオン注入し、
熱処理により拡散と活性化を行なわせて拡散層１５の内
側に高濃度Ｎ型拡散層７を形成したものである。
Double Diffused Drain）と呼ばれる構造であり、素子
領域にゲート絶縁膜３を介してゲート電極４を形成した
後、ウエル２にゲート電極と素子分離用のフィールド酸
化膜をマスクとしてリンを注入し、熱処理を加えて拡散
及び活性化させてＮ型低濃度不純物層１５を形成した
後、さらにゲート電極４とフィールド酸化膜をマスクと
してリンよりも拡散係数の小さい砒素をイオン注入し、
熱処理により拡散と活性化を行なわせて拡散層１５の内
側に高濃度Ｎ型拡散層７を形成したものである。
【０００５】
【発明が解決しようとする課題】図１（Ａ）の中間的な
不純物濃度の半導体層１２をもつＭＯＳＦＥＴでは、半
導体層１２はコンタクトホール下部にのみ形成されてい
るので、コンタクトホール下部の接合容量の低減効果は
あるが、コンタクトホールも微細になってきており、そ
のような微細なコンタクトホール下部のみの容量低減で
は寄生容量を十分に低下させることはできない。
不純物濃度の半導体層１２をもつＭＯＳＦＥＴでは、半
導体層１２はコンタクトホール下部にのみ形成されてい
るので、コンタクトホール下部の接合容量の低減効果は
あるが、コンタクトホールも微細になってきており、そ
のような微細なコンタクトホール下部のみの容量低減で
は寄生容量を十分に低下させることはできない。
【０００６】図１（Ｂ）の二重ドレイン構造では、低濃
度Ｎ型層１５が高濃度Ｎ型層７を被っているため、ソー
ス・ドレイン領域の接合容量を小さくすることはできる
が、低濃度拡散層１５が広がりすぎていてショートチャ
ネル効果の影響を受けやすく、微細デバイスの構造とし
ては適さない。
度Ｎ型層１５が高濃度Ｎ型層７を被っているため、ソー
ス・ドレイン領域の接合容量を小さくすることはできる
が、低濃度拡散層１５が広がりすぎていてショートチャ
ネル効果の影響を受けやすく、微細デバイスの構造とし
ては適さない。
【０００７】本発明はソース・ドレイン領域の接合容量
を低減させるとともに、ショートチャネル効果の影響も
受けにくくして回路動作を向上させることのできるＭＯ
ＳＦＥＴの構造と、その製造方法を提供することを目的
とするものである。
を低減させるとともに、ショートチャネル効果の影響も
受けにくくして回路動作を向上させることのできるＭＯ
ＳＦＥＴの構造と、その製造方法を提供することを目的
とするものである。
【０００８】
【課題を解決するための手段】本発明の半導体装置はＬ
ＤＤ構造のＭＯＳＦＥＴであり、ソース・ドレインでは
その低不純物濃度拡散層は高不純物濃度拡散層に接する
第１の拡散層と、その第１の拡散層よりも低濃度でチャ
ネル領域側に位置する第２の拡散層とからなり、高不純
物濃度拡散層及び低不純物濃度の第１の拡散層の下方全
域にわたってこれらの高不純物濃度拡散層及び第１の拡
散層にそれぞれ接合され、高不純物濃度拡散層と半導体
基板との中間的な不純物濃度の半導体層が形成されてい
る。
ＤＤ構造のＭＯＳＦＥＴであり、ソース・ドレインでは
その低不純物濃度拡散層は高不純物濃度拡散層に接する
第１の拡散層と、その第１の拡散層よりも低濃度でチャ
ネル領域側に位置する第２の拡散層とからなり、高不純
物濃度拡散層及び低不純物濃度の第１の拡散層の下方全
域にわたってこれらの高不純物濃度拡散層及び第１の拡
散層にそれぞれ接合され、高不純物濃度拡散層と半導体
基板との中間的な不純物濃度の半導体層が形成されてい
る。
【０００９】ここで、「半導体基板」の用語は、シリコ
ン基板自体はもちろんのこと、半導体素子が基板のウエ
ルに形成される場合には、そのウエルも半導体基板に含
まれるものとして使用している。したがって、ウエルと
半導体基板を区別して使用している個所を除いて、「半
導体基板」は半導体基板自体及びウエルの両方を含む意
味で使用している。半導体層は半導体基板よりも低不純
物濃度の第１導電型又は第２導電型である。
ン基板自体はもちろんのこと、半導体素子が基板のウエ
ルに形成される場合には、そのウエルも半導体基板に含
まれるものとして使用している。したがって、ウエルと
半導体基板を区別して使用している個所を除いて、「半
導体基板」は半導体基板自体及びウエルの両方を含む意
味で使用している。半導体層は半導体基板よりも低不純
物濃度の第１導電型又は第２導電型である。
【００１０】本発明の製造方法は、以下の工程（Ａ）か
ら（Ｆ）を含んでいる。（Ａ）第１導電型の半導体基板
表面に素子形成領域と素子分離領域とを形成する工程、
（Ｂ）素子形成領域でチャネル領域となる部分の上に絶
縁膜を介してゲート電極を形成する工程、（Ｃ）ゲート
電極及び素子分離領域をマスクとして、半導体基板に低
ドーズ量で第２導電型不純物をイオン注入する工程、
（Ｄ）ゲート電極の側面に絶縁膜にてなる側壁を形成す
る工程、（Ｅ）ゲート電極及びその絶縁膜側壁並びに素
子分離領域をマスクとして、半導体基板に第２導電型で
シリコン中の拡散係数の異なる２種類の不純物イオンを
拡散係数の小さいイオン種は高いドーズ量で、拡散係数
の大きいイオン種はそれよりも低いドーズ量でイオン注
入する工程、（Ｆ）注入した不純物の拡散と活性化のた
めに熱処理を施す工程。
ら（Ｆ）を含んでいる。（Ａ）第１導電型の半導体基板
表面に素子形成領域と素子分離領域とを形成する工程、
（Ｂ）素子形成領域でチャネル領域となる部分の上に絶
縁膜を介してゲート電極を形成する工程、（Ｃ）ゲート
電極及び素子分離領域をマスクとして、半導体基板に低
ドーズ量で第２導電型不純物をイオン注入する工程、
（Ｄ）ゲート電極の側面に絶縁膜にてなる側壁を形成す
る工程、（Ｅ）ゲート電極及びその絶縁膜側壁並びに素
子分離領域をマスクとして、半導体基板に第２導電型で
シリコン中の拡散係数の異なる２種類の不純物イオンを
拡散係数の小さいイオン種は高いドーズ量で、拡散係数
の大きいイオン種はそれよりも低いドーズ量でイオン注
入する工程、（Ｆ）注入した不純物の拡散と活性化のた
めに熱処理を施す工程。
【００１１】工程（Ｅ）で注入する拡散係数の大きい側
の不純物のドーズ量は、工程（Ｆ）の熱処理により拡散
係数の小さい側の不純物拡散層よりも半導体基板側に拡
散して形成する拡散層が半導体基板よりも低不純物濃度
の第１導電型又は第２導電型となるように設定する。
の不純物のドーズ量は、工程（Ｆ）の熱処理により拡散
係数の小さい側の不純物拡散層よりも半導体基板側に拡
散して形成する拡散層が半導体基板よりも低不純物濃度
の第１導電型又は第２導電型となるように設定する。
【００１２】
【作用】本発明のソース・ドレイン領域はＬＤＤ構造で
あり、図１（Ｂ）の二重ドレイン構造に比べてショート
チャネル効果の影響を受けにくい。しかも、その低不純
物濃度拡散層は高不純物濃度拡散層に接する第１の拡散
層と、その第１の拡散層よりも低濃度でチャネル領域側
に位置する第２の拡散層とからなっており、ソース・ド
レイン領域とチャネル領域の間に不純物の濃度傾斜をつ
けることができ、より電界を緩和することができるた
め、従来のＬＤＤ構造よりもさらにホットキャリア耐性
が向上する。また、本発明の低不純物濃度拡散層は従来
のＬＤＤ用の低濃度不純物層領域を、従来のＬＤＤ用の
低濃度不純物層に該当する低濃度の第２の拡散層と、そ
れよりも高濃度の第１の拡散層により構成しているの
で、高抵抗な第２の拡散層領域が短くなるため、拡散層
の抵抗を下げることができ、高速動作に一層寄与する。
あり、図１（Ｂ）の二重ドレイン構造に比べてショート
チャネル効果の影響を受けにくい。しかも、その低不純
物濃度拡散層は高不純物濃度拡散層に接する第１の拡散
層と、その第１の拡散層よりも低濃度でチャネル領域側
に位置する第２の拡散層とからなっており、ソース・ド
レイン領域とチャネル領域の間に不純物の濃度傾斜をつ
けることができ、より電界を緩和することができるた
め、従来のＬＤＤ構造よりもさらにホットキャリア耐性
が向上する。また、本発明の低不純物濃度拡散層は従来
のＬＤＤ用の低濃度不純物層領域を、従来のＬＤＤ用の
低濃度不純物層に該当する低濃度の第２の拡散層と、そ
れよりも高濃度の第１の拡散層により構成しているの
で、高抵抗な第２の拡散層領域が短くなるため、拡散層
の抵抗を下げることができ、高速動作に一層寄与する。
【００１３】中間的な不純物濃度の半導体層はコンタク
トホールの下方のみでなく、高不純物濃度拡散層と第１
の拡散層との下方全域にわたって形成されているため、
図１（Ａ）の半導体層１２よりも面積が広く、それだけ
ソース・ドレイン領域の接合容量を十分に低減させるこ
とができる。
トホールの下方のみでなく、高不純物濃度拡散層と第１
の拡散層との下方全域にわたって形成されているため、
図１（Ａ）の半導体層１２よりも面積が広く、それだけ
ソース・ドレイン領域の接合容量を十分に低減させるこ
とができる。
【００１４】
【実施例】図２（Ａ）は第１の実施例を表したものであ
る。Ｐ型シリコン基板２０の表面に形成されたＰ型ウエ
ル２２の表面には、素子分離用のフィールド酸化膜２４
によって島状に分離された素子形成領域が形成されてい
る。その素子形成領域にはチャネル領域を挾んでＮ型の
ソース・ドレイン領域が形成されている。ソース・ドレ
イン領域は高不純物濃度拡散層２６と、高不純物濃度拡
散層２６に接合されチャネル領域側に形成されている２
層の低不純物濃度拡散層２８，３０から構成されてい
る。拡散層２８は高不純物濃度拡散層２６に接合された
第１の低不純物濃度拡散層であり、３０は第１の低不純
物濃度拡散層２８に接合されてさらにチャネル領域側に
延び、第１の低不純物濃度拡散層２８よりもさらに不純
物濃度の低い第２の低不純物濃度拡散層である。ソース
・ドレイン領域はこのように高不純物濃度拡散層２６と
それよりもチャネル領域側に延びた２層の低不純物濃度
拡散層２８，３０を備えたＬＤＤ構造となっている。
る。Ｐ型シリコン基板２０の表面に形成されたＰ型ウエ
ル２２の表面には、素子分離用のフィールド酸化膜２４
によって島状に分離された素子形成領域が形成されてい
る。その素子形成領域にはチャネル領域を挾んでＮ型の
ソース・ドレイン領域が形成されている。ソース・ドレ
イン領域は高不純物濃度拡散層２６と、高不純物濃度拡
散層２６に接合されチャネル領域側に形成されている２
層の低不純物濃度拡散層２８，３０から構成されてい
る。拡散層２８は高不純物濃度拡散層２６に接合された
第１の低不純物濃度拡散層であり、３０は第１の低不純
物濃度拡散層２８に接合されてさらにチャネル領域側に
延び、第１の低不純物濃度拡散層２８よりもさらに不純
物濃度の低い第２の低不純物濃度拡散層である。ソース
・ドレイン領域はこのように高不純物濃度拡散層２６と
それよりもチャネル領域側に延びた２層の低不純物濃度
拡散層２８，３０を備えたＬＤＤ構造となっている。
【００１５】チャネル領域上にはゲート酸化膜３３を介
して多結晶シリコンにてなるゲート電極３４が形成され
ている。３６はＬＤＤ構造の拡散層３０と拡散層２６，
２８を作り分けるときに用いられた絶縁膜の側壁であ
る。３８は層間絶縁膜であり、層間絶縁膜３８に形成さ
れたコンタクトホールを介してメタル配線４０が形成さ
れている。
して多結晶シリコンにてなるゲート電極３４が形成され
ている。３６はＬＤＤ構造の拡散層３０と拡散層２６，
２８を作り分けるときに用いられた絶縁膜の側壁であ
る。３８は層間絶縁膜であり、層間絶縁膜３８に形成さ
れたコンタクトホールを介してメタル配線４０が形成さ
れている。
【００１６】高濃度拡散層２６及び第１の低濃度拡散層
２８の下方にはそれぞれの拡散層と接合したＮ型の低濃
度拡散層３２が形成されている。低濃度拡散層３２の不
純物濃度は５×１０16〜１×１０17／ｃｍ3で、１×１
０20〜１×１０21／ｃｍ3の高濃度拡散層２６と１×１
０19〜１×１０20／ｃｍ3のウエル２２との中間的な不
純物濃度である。
２８の下方にはそれぞれの拡散層と接合したＮ型の低濃
度拡散層３２が形成されている。低濃度拡散層３２の不
純物濃度は５×１０16〜１×１０17／ｃｍ3で、１×１
０20〜１×１０21／ｃｍ3の高濃度拡散層２６と１×１
０19〜１×１０20／ｃｍ3のウエル２２との中間的な不
純物濃度である。
【００１７】図２（Ｂ）は第２の実施例を表したもので
ある。図２（Ａ）の実施例と比較すると、中間的な不純
物濃度の半導体層３２ａは導電型がＰ型となっている点
で異なる。この半導体装置３２ａの不純物濃度は５×１
０17〜５×１０18／ｃｍ3で、高濃度拡散層２６とウエ
ル２２との中間的な不純物濃度である。
ある。図２（Ａ）の実施例と比較すると、中間的な不純
物濃度の半導体層３２ａは導電型がＰ型となっている点
で異なる。この半導体装置３２ａの不純物濃度は５×１
０17〜５×１０18／ｃｍ3で、高濃度拡散層２６とウエ
ル２２との中間的な不純物濃度である。
【００１８】図３（Ａ）〜（Ｅ）により図２（Ａ）の実
施例を製造する方法について説明する。 （Ａ）Ｐ型シリコン基板２０にボロンイオンを注入し、
熱処理を施して高濃度Ｐ型ウエル２２を形成する。
施例を製造する方法について説明する。 （Ａ）Ｐ型シリコン基板２０にボロンイオンを注入し、
熱処理を施して高濃度Ｐ型ウエル２２を形成する。
【００１９】（Ｂ）次に、選択酸化法により厚さが４５
０〜６００ｎｍの素子分離用フィールド酸化膜２４を形
成する。その後、フィールド酸化膜２４で囲まれた素子
形成領域の表面に１０〜１５ｎｍの厚さのゲート酸化膜
となる熱酸化膜３３を形成する。続いて、基板表面全面
に、不純物が導入された多結晶シリコン膜３４を３５０
〜５００ｎｍの厚さに堆積し、それをフォトリソグラフ
ィーとエッチングなどの手法によってパターン化して、
チャネル領域３５となる領域上にゲート電極３４を形成
する。
０〜６００ｎｍの素子分離用フィールド酸化膜２４を形
成する。その後、フィールド酸化膜２４で囲まれた素子
形成領域の表面に１０〜１５ｎｍの厚さのゲート酸化膜
となる熱酸化膜３３を形成する。続いて、基板表面全面
に、不純物が導入された多結晶シリコン膜３４を３５０
〜５００ｎｍの厚さに堆積し、それをフォトリソグラフ
ィーとエッチングなどの手法によってパターン化して、
チャネル領域３５となる領域上にゲート電極３４を形成
する。
【００２０】（Ｃ）次に、熱酸化膜３３の下方に、ゲー
ト電極３４及びフィールド酸化膜２４をマスクとしてリ
ンをイオン注入する。このときの注入条件は、ＬＤＤ構
造の低濃度領域３０を形成するためのものであり、注入
エネルギーが８０〜９０ＫｅＶ、ドーズ量が２×１０13
〜３×１０13／ｃｍ2である。 （Ｄ）次に、基板表面全面にＣＶＤ法により二酸化シリ
コン膜を堆積し、ＲＩＥ法によってエッチバックを行な
い、ゲート電極３４の側面にのみ二酸化シリコン側壁３
６を残す。
ト電極３４及びフィールド酸化膜２４をマスクとしてリ
ンをイオン注入する。このときの注入条件は、ＬＤＤ構
造の低濃度領域３０を形成するためのものであり、注入
エネルギーが８０〜９０ＫｅＶ、ドーズ量が２×１０13
〜３×１０13／ｃｍ2である。 （Ｄ）次に、基板表面全面にＣＶＤ法により二酸化シリ
コン膜を堆積し、ＲＩＥ法によってエッチバックを行な
い、ゲート電極３４の側面にのみ二酸化シリコン側壁３
６を残す。
【００２１】（Ｅ）その後、砒素イオンとリンイオンを
注入する。砒素イオンの注入条件は注入エネルギーが２
５〜３５ＫｅＶ、ドーズ量が５×１０15〜６×１０15／
ｃｍ2であり、リンイオンの注入条件は注入エネルギー
が２５〜３５ＫｅＶ、ドーズ量が５×１０13〜６×１０
13／ｃｍ2である。砒素とリンのイオン注入はどちらを
先に行なってもよい。
注入する。砒素イオンの注入条件は注入エネルギーが２
５〜３５ＫｅＶ、ドーズ量が５×１０15〜６×１０15／
ｃｍ2であり、リンイオンの注入条件は注入エネルギー
が２５〜３５ＫｅＶ、ドーズ量が５×１０13〜６×１０
13／ｃｍ2である。砒素とリンのイオン注入はどちらを
先に行なってもよい。
【００２２】その後、９００〜９５０℃で２０〜３０分
間熱処理を施すことにより、注入したイオンを拡散及び
活性化させる。シリコン中でのリンと砒素の拡散係数の
違いにより、同一拡散温度ではリンの方がシリコン中に
広く拡散していくため、自己整合的にソース・ドレイン
領域にリンと砒素による不純物濃度の異なる二重層が形
成される。その結果、高不純物濃度拡散層２６の外側に
リンが拡散した低不純物濃度の拡散層が形成され、その
拡散層が中間的な不純物濃度のＮ型の半導体層３２と、
チャネル領域側においては先に注入したＬＤＤ用の低不
純物濃度拡散層３０との間に拡散層３０よりは高不純物
濃度をもつＮ型の低不純物濃度拡散層２８となる。
間熱処理を施すことにより、注入したイオンを拡散及び
活性化させる。シリコン中でのリンと砒素の拡散係数の
違いにより、同一拡散温度ではリンの方がシリコン中に
広く拡散していくため、自己整合的にソース・ドレイン
領域にリンと砒素による不純物濃度の異なる二重層が形
成される。その結果、高不純物濃度拡散層２６の外側に
リンが拡散した低不純物濃度の拡散層が形成され、その
拡散層が中間的な不純物濃度のＮ型の半導体層３２と、
チャネル領域側においては先に注入したＬＤＤ用の低不
純物濃度拡散層３０との間に拡散層３０よりは高不純物
濃度をもつＮ型の低不純物濃度拡散層２８となる。
【００２３】その後、通常の方法に従い、二酸化シリコ
ン膜、リンを含んだＰＳＧ膜、リンとボロンを含んだＢ
ＰＳＧ膜などの層間絶縁膜３６を堆積し、フォトリソグ
ラフィーとエッチングによりコンタクトホールをあけ、
その後配線となるアルミニウムやアルミニウムにわずか
なシリコンなどを含んだアルミニウム合金膜を堆積し、
フォトリソグラフィーとエッチングによりパターン化を
施してメタル配線４０を形成する。
ン膜、リンを含んだＰＳＧ膜、リンとボロンを含んだＢ
ＰＳＧ膜などの層間絶縁膜３６を堆積し、フォトリソグ
ラフィーとエッチングによりコンタクトホールをあけ、
その後配線となるアルミニウムやアルミニウムにわずか
なシリコンなどを含んだアルミニウム合金膜を堆積し、
フォトリソグラフィーとエッチングによりパターン化を
施してメタル配線４０を形成する。
【００２４】図２（Ｂ）の実施例を製造する際には、図
３（Ｅ）の工程でのリンのイオン注入量を少なくし、半
導体層３２ａの導電型がウエル２２の導電型と同じＰ型
を維持したままでその半導体層３２ａのＰ型不純物濃度
を低濃度化するように、リンのイオン注入量を設定すれ
ばよい。また、図３（Ｅ）で示したリンのイオン注入量
を採用するときには、ウエル２２のＰ型不純物濃度を高
くしておくことにより、領域３２ａがＰ型を維持するよ
うにしてもよい。
３（Ｅ）の工程でのリンのイオン注入量を少なくし、半
導体層３２ａの導電型がウエル２２の導電型と同じＰ型
を維持したままでその半導体層３２ａのＰ型不純物濃度
を低濃度化するように、リンのイオン注入量を設定すれ
ばよい。また、図３（Ｅ）で示したリンのイオン注入量
を採用するときには、ウエル２２のＰ型不純物濃度を高
くしておくことにより、領域３２ａがＰ型を維持するよ
うにしてもよい。
【００２５】以上の実施例はＮ型ＭＯＳＦＥＴを例にし
て示しているが、Ｐ型ＭＯＳＦＥＴにおいても導電型と
イオン種が異なるだけで同じ構造をもったＭＯＳＦＥＴ
とすることができる。また、ウエルを形成せずに直接シ
リコン基板にＭＯＳＦＥＴを形成する場合にも同様に適
用することができる。
て示しているが、Ｐ型ＭＯＳＦＥＴにおいても導電型と
イオン種が異なるだけで同じ構造をもったＭＯＳＦＥＴ
とすることができる。また、ウエルを形成せずに直接シ
リコン基板にＭＯＳＦＥＴを形成する場合にも同様に適
用することができる。
【００２６】
【発明の効果】本発明のＭＯＳＦＥＴでは、ソース・ド
レイン領域の高不純物濃度拡散層の下方全面にわたって
中間的な不純物濃度の半導体層が形成されているので、
ソース・ドレイン領域の接合容量を十分に低減させるこ
とができ、回路動作の高速化を図ることができる。その
中間濃度の半導体層がソース・ドレイン領域と同じ導電
型である場合には、ソース・ドレイン領域とウエル又は
基板との間のＰＮ接合においてウエル又は基板の空乏層
を伸ばすことができ、それにより接合容量を低減させる
ことができる。また、その半導体層が基板又はウエルと
同じ導電型である場合にはソース・ドレイン側の空乏層
を伸ばすことができ、それにより接合容量を低減させる
ことができる。
レイン領域の高不純物濃度拡散層の下方全面にわたって
中間的な不純物濃度の半導体層が形成されているので、
ソース・ドレイン領域の接合容量を十分に低減させるこ
とができ、回路動作の高速化を図ることができる。その
中間濃度の半導体層がソース・ドレイン領域と同じ導電
型である場合には、ソース・ドレイン領域とウエル又は
基板との間のＰＮ接合においてウエル又は基板の空乏層
を伸ばすことができ、それにより接合容量を低減させる
ことができる。また、その半導体層が基板又はウエルと
同じ導電型である場合にはソース・ドレイン側の空乏層
を伸ばすことができ、それにより接合容量を低減させる
ことができる。
【００２７】このような構造のＭＯＳＦＥＴを本発明の
方法により製造するときは、既に確立されている製造工
程をそのまま用いるだけで容易に実現することができ
る。また、ソース・ドレイン領域の高濃度拡散層と、そ
の下方に形成される中間濃度の半導体層を形成するため
に、拡散係数の異なる２種類の不純物を注入し、同時に
熱処理を施しているので、熱処理工程を少なくすること
ができる。中間濃度の半導体層を形成するためのイオン
注入工程は、ＬＤＤ工程の高濃度拡散層を注入するため
の工程と同じようにゲート電極の側面に形成した絶縁物
側壁とフィールド酸化膜をマスクとしているため、チャ
ネル方向への広がりを抑制することができ、ショートチ
ャネル効果の影響を受けにくくすることができる。ま
た、ソース・ドレイン領域の高濃度拡散層と最もチャネ
ル寄りの低濃度拡散層との間にそれらの中間濃度の拡散
層が形成されていることにより、ソース・ドレイン領域
とチャネル領域の間に不純物の濃度傾斜をつけることが
でき、より電界を緩和することができるため、従来のＬ
ＤＤ構造よりもさらにホットキャリア耐性が向上する。
ＬＤＤ用の低濃度不純物層は高抵抗であるが、その高抵
抗な低濃度不純物層が短くなるため、拡散層の抵抗を下
げることができ、この点でも高速動作に寄与する。
方法により製造するときは、既に確立されている製造工
程をそのまま用いるだけで容易に実現することができ
る。また、ソース・ドレイン領域の高濃度拡散層と、そ
の下方に形成される中間濃度の半導体層を形成するため
に、拡散係数の異なる２種類の不純物を注入し、同時に
熱処理を施しているので、熱処理工程を少なくすること
ができる。中間濃度の半導体層を形成するためのイオン
注入工程は、ＬＤＤ工程の高濃度拡散層を注入するため
の工程と同じようにゲート電極の側面に形成した絶縁物
側壁とフィールド酸化膜をマスクとしているため、チャ
ネル方向への広がりを抑制することができ、ショートチ
ャネル効果の影響を受けにくくすることができる。ま
た、ソース・ドレイン領域の高濃度拡散層と最もチャネ
ル寄りの低濃度拡散層との間にそれらの中間濃度の拡散
層が形成されていることにより、ソース・ドレイン領域
とチャネル領域の間に不純物の濃度傾斜をつけることが
でき、より電界を緩和することができるため、従来のＬ
ＤＤ構造よりもさらにホットキャリア耐性が向上する。
ＬＤＤ用の低濃度不純物層は高抵抗であるが、その高抵
抗な低濃度不純物層が短くなるため、拡散層の抵抗を下
げることができ、この点でも高速動作に寄与する。
【図１】従来のＭＯＳＦＥＴを示す図であり、（Ａ）は
コンタクトホールの下方のみに中間濃度の半導体層をも
つ例の断面図、（Ｂ）は二重ドレイン構造の断面図であ
る。
コンタクトホールの下方のみに中間濃度の半導体層をも
つ例の断面図、（Ｂ）は二重ドレイン構造の断面図であ
る。
【図２】（Ａ）と（Ｂ）はそれぞれ本発明の実施例を示
す断面図である。
す断面図である。
【図３】図２（Ａ）の製造方法を示す工程断面図であ
る。
る。
２０ Ｐ型シリコン基板 ２２ Ｐ型ウエル ２４ フィールド酸化膜 ２６ ソース・ドレインの高濃度拡散層 ２８ 第１の低濃度拡散層 ３０ 第２の低濃度拡散層 ３２，３２ 中間濃度の半導体層 ３３ ゲート酸化膜 ３４ ゲート電極
Claims (6)
- 【請求項１】 第１導電型の半導体基板表面で素子分離
用の絶縁膜により分離された素子形成領域に、チャネル
領域を挾んで第２導電型のソース領域及びドレイン領域
が形成され、チャネル領域上にはゲート絶縁膜を介して
ゲート電極が形成されている半導体装置において、 ソース領域とドレイン領域は、高不純物濃度拡散層、及
びそれぞれの拡散層に接合されてチャネル領域側に形成
されている低不純物濃度拡散層を有するＬＤＤ構造であ
り、 前記低不純物濃度拡散層は高不純物濃度拡散層に接する
第１の拡散層と、その第１の拡散層よりも低濃度でチャ
ネル領域側に位置する第２の拡散層とからなり、 前記高不純物濃度拡散層及び低不純物濃度の前記第１の
拡散層の下方全域にわたってこれらの高不純物濃度拡散
層及び第１の拡散層にそれぞれ接合され、高不純物濃度
拡散層と前記半導体基板との中間的な不純物濃度の半導
体層が形成されていることを特徴とするＭＯＳ型半導体
装置。 - 【請求項２】 前記半導体層は前記半導体基板よりも低
不純物濃度の第２導電型である請求項１に記載のＭＯＳ
型半導体装置。 - 【請求項３】 前記半導体層は前記半導体基板よりも低
不純物濃度の第１導電型である請求項１に記載のＭＯＳ
型半導体装置。 - 【請求項４】 以下の工程（Ａ）から（Ｆ）を含むＭＯ
Ｓ型半導体装置の製造方法。 （Ａ）第１導電型の半導体基板表面に素子形成領域と素
子分離領域とを形成する工程、（Ｂ）前記素子形成領域
でチャネル領域となる部分の上に絶縁膜を介してゲート
電極を形成する工程、（Ｃ）ゲート電極及び素子分離領
域をマスクとして、前記半導体基板に低ドーズ量で第２
導電型不純物をイオン注入する工程、（Ｄ）ゲート電極
の側面に絶縁膜にてなる側壁を形成する工程、（Ｅ）ゲ
ート電極及びその絶縁膜側壁並びに素子分離領域をマス
クとして、前記半導体基板に第２導電型でシリコン中の
拡散係数の異なる２種類の不純物イオンを拡散係数の小
さいイオン種は高いドーズ量で、拡散係数の大きいイオ
ン種はそれよりも低いドーズ量でイオン注入する工程、
（Ｆ）注入した不純物の拡散と活性化のために熱処理を
施す工程。 - 【請求項５】 工程（Ｅ）で注入する拡散係数の大きい
側の不純物のドーズ量は、工程（Ｆ）の熱処理により拡
散係数の小さい側の不純物拡散層よりも半導体基板側に
拡散して形成する拡散層が半導体基板よりも低不純物濃
度の第２導電型となるように設定する請求項４に記載の
ＭＯＳ型半導体装置の製造方法。 - 【請求項６】 工程（Ｅ）で注入する拡散係数の大きい
側の不純物のドーズ量は、工程（Ｆ）の熱処理により拡
散係数の小さい側の不純物拡散層よりも半導体基板側に
拡散して形成する拡散層が半導体基板よりも低不純物濃
度の第１導電型となるように設定する請求項４に記載の
ＭＯＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2998995A JPH08204192A (ja) | 1995-01-25 | 1995-01-25 | Ｍｏｓ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2998995A JPH08204192A (ja) | 1995-01-25 | 1995-01-25 | Ｍｏｓ型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204192A true JPH08204192A (ja) | 1996-08-09 |
Family
ID=12291371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2998995A Pending JPH08204192A (ja) | 1995-01-25 | 1995-01-25 | Ｍｏｓ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161739A (ja) * | 2019-03-27 | 2020-10-01 | パナソニックＩｐマネジメント株式会社 | 光検出器 |
-
1995
- 1995-01-25 JP JP2998995A patent/JPH08204192A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161739A (ja) * | 2019-03-27 | 2020-10-01 | パナソニックＩｐマネジメント株式会社 | 光検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5436482A (en) | MOSFET with assymetric lightly doped source-drain regions | |
| US6238985B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| US6078079A (en) | Semiconductor device and method of manufacturing the same | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPH08204192A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2626532B2 (ja) | 半導体装置およびその製造方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JP2778126B2 (ja) | 半導体装置の製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JP2000340676A (ja) | Ｃｍｏｓデバイス及びｃｍｏｓデバイスの製造方法 | |
| JPH0878685A (ja) | Ｓｏｉ−ｍｏｓｆｅｔとその製造方法 | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0575045A (ja) | 半導体装置の製造方法 | |
| JP2900686B2 (ja) | 半導体装置及びその製造方法 | |
| JPH042168A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03120836A (ja) | 半導体装置 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP2001196578A (ja) | 半導体装置とその製造方法 | |
| JPH01191478A (ja) | 半導体装置の製造方法 | |
| JPH02231729A (ja) | 半導体装置の製造方法 |