JPH0820641B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0820641B2 JPH0820641B2 JP17080889A JP17080889A JPH0820641B2 JP H0820641 B2 JPH0820641 B2 JP H0820641B2 JP 17080889 A JP17080889 A JP 17080889A JP 17080889 A JP17080889 A JP 17080889A JP H0820641 B2 JPH0820641 B2 JP H0820641B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- storage capacitor
- insulating film
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示用絵素電極にスイッチング素子を介し
て駆動信号を印加することにより表示を実行する液晶表
示装置に関し、特に該液晶表示装置に用いられる蓄積容
量を有するアクティブマトリクス基板の構造およびその
製造方法に関するものである。
て駆動信号を印加することにより表示を実行する液晶表
示装置に関し、特に該液晶表示装置に用いられる蓄積容
量を有するアクティブマトリクス基板の構造およびその
製造方法に関するものである。
［従来の技術］ 従来より、液晶表示装置においては、マトリクス状に
配列された表示絵素を選択することにより画面上に表示
パターンを形成している。表示絵素の選択方式として、
個々の絵素を独立した電極で配列し、この絵素電極のそ
れぞれにスイッチング素子を連結して表示駆動するアク
ティブマトリクス駆動方式があり、この方式は高コント
ラストの表示が可能であり、テレビジョンなどに実用化
されている。絵素電極を選択駆動するスイッチング素子
としては、TFT（薄膜トランジスタ）素子,MIM（金属−
絶縁膜−金属）素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等が一般に用いられており、絵素電極とこ
れに対向する対向電極間に印加される電圧信号をスイッ
チングすることにより、その間に介在する液晶の光学的
変調が表示パターンとして視認される。
配列された表示絵素を選択することにより画面上に表示
パターンを形成している。表示絵素の選択方式として、
個々の絵素を独立した電極で配列し、この絵素電極のそ
れぞれにスイッチング素子を連結して表示駆動するアク
ティブマトリクス駆動方式があり、この方式は高コント
ラストの表示が可能であり、テレビジョンなどに実用化
されている。絵素電極を選択駆動するスイッチング素子
としては、TFT（薄膜トランジスタ）素子,MIM（金属−
絶縁膜−金属）素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等が一般に用いられており、絵素電極とこ
れに対向する対向電極間に印加される電圧信号をスイッ
チングすることにより、その間に介在する液晶の光学的
変調が表示パターンとして視認される。
第7A図は、上記のようなアクティブマトリクス基板を
用いた液晶表示装置の断面斜視図であり、第7B図は、第
7A図の切断線Ｃ−Ｃで示す部分の矢視図であり、第7C図
は、第7B図の切断線Ｄ−Ｄで示す部分の等価回路図であ
る。
用いた液晶表示装置の断面斜視図であり、第7B図は、第
7A図の切断線Ｃ−Ｃで示す部分の矢視図であり、第7C図
は、第7B図の切断線Ｄ−Ｄで示す部分の等価回路図であ
る。
第7A図を参照して、アクティブマトリクス型液晶表示
装置は、TFTが形成されるTFT側基板21と、TFT側基板21
に対向した位置に設けられた対向電極側基板22と、TFT
側基板21と対向電極側基板22との間に挾まれた液晶層26
とを含み、液晶層26の外周部はシール樹脂27でシールさ
れている。TFT側基板21には、TFTのゲート電極に信号を
伝達するための複数のゲート電極配線28と、ゲート電極
配線28に交わる方向に複数個接続されTFTのソース電極
に映像信号を伝達するためのソース電極配線29とが形成
されている。複数のゲート電極配線28は複数のゲート電
極端子30にTFT側基板21の一方の端部で接続され、複数
のソース電極配線29は、複数のソース電極端子31にTFT
側基板21の端部で接続されている。対向電極側基板22に
は対向電極32が形成され、対向電極32に与えられる電圧
は、対向電極32と端子の接続電極33を介して、TFT側基
板21の端部に対向電極端子34から供給される。なお、TF
T35は複数のゲート電極配線28と複数のソース電極配線2
9との各交点に設けられる。
装置は、TFTが形成されるTFT側基板21と、TFT側基板21
に対向した位置に設けられた対向電極側基板22と、TFT
側基板21と対向電極側基板22との間に挾まれた液晶層26
とを含み、液晶層26の外周部はシール樹脂27でシールさ
れている。TFT側基板21には、TFTのゲート電極に信号を
伝達するための複数のゲート電極配線28と、ゲート電極
配線28に交わる方向に複数個接続されTFTのソース電極
に映像信号を伝達するためのソース電極配線29とが形成
されている。複数のゲート電極配線28は複数のゲート電
極端子30にTFT側基板21の一方の端部で接続され、複数
のソース電極配線29は、複数のソース電極端子31にTFT
側基板21の端部で接続されている。対向電極側基板22に
は対向電極32が形成され、対向電極32に与えられる電圧
は、対向電極32と端子の接続電極33を介して、TFT側基
板21の端部に対向電極端子34から供給される。なお、TF
T35は複数のゲート電極配線28と複数のソース電極配線2
9との各交点に設けられる。
第7B図を参照して、TFT側基板21上に形成された複数
の絵素電極36と対向電極22側基板上に設けられた対向電
極32とが互いに配向膜37と液晶層26を挾んで対向してい
る。
の絵素電極36と対向電極22側基板上に設けられた対向電
極32とが互いに配向膜37と液晶層26を挾んで対向してい
る。
第7C図を参照して、ゲート電極配線28とソース電極配
線29との交点にTFT35が形成される。TFT35のゲート電極
はゲート電極配線28に接続され、ドレイン電極は絵素電
極36に接続される。
線29との交点にTFT35が形成される。TFT35のゲート電極
はゲート電極配線28に接続され、ドレイン電極は絵素電
極36に接続される。
次に液晶表示における電気的な動作について説明す
る。ゲート電極配線28にゲートのオンの電圧信号が印加
され、そのゲート電極配線28に接続されたTFT35がすべ
てオン状態になる。ゲートのオン信号に同期した映像信
号による電圧がソース電極配線29を介して各絵素電極36
に印加される。TFT35のゲートのオフ信号が印加され、T
FT35がオフ状態になっても、TFT35のオフ抵抗と液晶セ
ルの容量で決まる時定数の間、表示電極に蓄えられた電
荷は保持される。このように、次々とゲート電極を走査
していくことにより、画面に映像を映し出すことができ
る。
る。ゲート電極配線28にゲートのオンの電圧信号が印加
され、そのゲート電極配線28に接続されたTFT35がすべ
てオン状態になる。ゲートのオン信号に同期した映像信
号による電圧がソース電極配線29を介して各絵素電極36
に印加される。TFT35のゲートのオフ信号が印加され、T
FT35がオフ状態になっても、TFT35のオフ抵抗と液晶セ
ルの容量で決まる時定数の間、表示電極に蓄えられた電
荷は保持される。このように、次々とゲート電極を走査
していくことにより、画面に映像を映し出すことができ
る。
第８図は、ゲート電極配線28とソース電極配線29との
交点に設けられた１つのTFTと、そのドレイン電極に接
続された絵素電極36との等価回路図であり、第９図は、
TFTの概略平面図である。第８図、第９図を参照して、T
FTのゲート電極51とTFT側基板上に形成されたドレイン
電極53との間に相互に重なる部分S1が生じ、その結果、
ゲート電極51とドレイン電極53との間に図示のような寄
生容量Cgdが形成される。今、絵素電極36と対向電極32
との間の液晶の容量をClcとすると、TFTのドレイン電極
53の電位は次式で示すようにシフトする。
交点に設けられた１つのTFTと、そのドレイン電極に接
続された絵素電極36との等価回路図であり、第９図は、
TFTの概略平面図である。第８図、第９図を参照して、T
FTのゲート電極51とTFT側基板上に形成されたドレイン
電極53との間に相互に重なる部分S1が生じ、その結果、
ゲート電極51とドレイン電極53との間に図示のような寄
生容量Cgdが形成される。今、絵素電極36と対向電極32
との間の液晶の容量をClcとすると、TFTのドレイン電極
53の電位は次式で示すようにシフトする。
（Ｖゲート：オン信号とオフ信号の電位差） 以上のように、TFTはゲート電極51とドレイン電極53
との間にCgdを持つため、ゲート信号がオン信号からオ
フ信号に変わると、オン信号とオフ信号の電位差が寄生
容量Cgdと液晶セルの容量Clcの比により分割され、これ
によりドレインの電位すなわち絵素電極の電位が上式の
Ｖシフトに示した分だけシフトする。
との間にCgdを持つため、ゲート信号がオン信号からオ
フ信号に変わると、オン信号とオフ信号の電位差が寄生
容量Cgdと液晶セルの容量Clcの比により分割され、これ
によりドレインの電位すなわち絵素電極の電位が上式の
Ｖシフトに示した分だけシフトする。
この欠点を緩和するために、第10図に示したように蓄
積容量Csを付加し、液晶容量を見かけ上大きくする手法
がとられている。このとき、TFTのドレイン電位のシフ
トであるＶシフトは、次式で示すように小さくなる。
積容量Csを付加し、液晶容量を見かけ上大きくする手法
がとられている。このとき、TFTのドレイン電位のシフ
トであるＶシフトは、次式で示すように小さくなる。
この蓄積容量Csを有しているアクティブマトリクス基
板の構造が第11A図ないし第11D図に示されている。第11
A図はアクティブマトリクス基板の平面構造図であり、
第11B図は、第11A図の切断線Ｅ−Ｅに沿った方向からの
断面構造図、第11C図は切断線Ｆ−Ｆに沿った方向から
の断面構造図および第11D図は切断線Ｇ−Ｇに沿った方
向からの断面構造図を示している。これらの図を参照し
て、TFT側基板21の表面上には蓄積容量電極38が形成さ
れている。そして、この蓄積容量電極38と絵素電極36と
がゲート絶縁膜39を包み込むように形成されている。さ
らに、蓄積容量電極38は対向電極端子34に接続される。
このような構成により蓄積容量電極38と絵素電極36との
間に形成される蓄積容量Csが絵素電極36と対向電極32と
の間の液晶の容量Clcと並列に形成される。
板の構造が第11A図ないし第11D図に示されている。第11
A図はアクティブマトリクス基板の平面構造図であり、
第11B図は、第11A図の切断線Ｅ−Ｅに沿った方向からの
断面構造図、第11C図は切断線Ｆ−Ｆに沿った方向から
の断面構造図および第11D図は切断線Ｇ−Ｇに沿った方
向からの断面構造図を示している。これらの図を参照し
て、TFT側基板21の表面上には蓄積容量電極38が形成さ
れている。そして、この蓄積容量電極38と絵素電極36と
がゲート絶縁膜39を包み込むように形成されている。さ
らに、蓄積容量電極38は対向電極端子34に接続される。
このような構成により蓄積容量電極38と絵素電極36との
間に形成される蓄積容量Csが絵素電極36と対向電極32と
の間の液晶の容量Clcと並列に形成される。
次に、この蓄積容量を備えたアクティブマトリクス基
板の製造方法について説明する。第12A図ないし第12D図
は第11B図に示した断面構造の製造工程図であり、第13A
図ないし第13E図は第11C図に示した断面構造の製造工程
図である。まず、第12A図および第13A図に示すように、
TFT側基板21の表面上にゲート電極配線28およびTFTのゲ
ート電極51を一体的に形成する。
板の製造方法について説明する。第12A図ないし第12D図
は第11B図に示した断面構造の製造工程図であり、第13A
図ないし第13E図は第11C図に示した断面構造の製造工程
図である。まず、第12A図および第13A図に示すように、
TFT側基板21の表面上にゲート電極配線28およびTFTのゲ
ート電極51を一体的に形成する。
次に第12B図および第13B図を参照して、さらにTFT側
基板21表面上に透明導電膜であるITO（Indium-Tin-Oxid
e:酸化インジウム・スズ）の蓄積容量電極38を所定の形
状に形成する。
基板21表面上に透明導電膜であるITO（Indium-Tin-Oxid
e:酸化インジウム・スズ）の蓄積容量電極38を所定の形
状に形成する。
その後、第12C図および第13C図に示すように、TFT側
基板21の表面上にゲート絶縁膜39を形成し、ゲート電極
配線28および蓄積容量電極38などの表面上を覆う。次
に、TFTの製造工程に移る。TFTのゲート電極51の表面上
にゲート絶縁膜39を介して半導体層54を形成する。
基板21の表面上にゲート絶縁膜39を形成し、ゲート電極
配線28および蓄積容量電極38などの表面上を覆う。次
に、TFTの製造工程に移る。TFTのゲート電極51の表面上
にゲート絶縁膜39を介して半導体層54を形成する。
そして、第13D図に示すように、半導体層54の表面上
にソース電極52（ソース電極配線29の一部により構成さ
れる）およびドレイン電極53を形成する。
にソース電極52（ソース電極配線29の一部により構成さ
れる）およびドレイン電極53を形成する。
その後、第12D図および第13E図に示すように、TFT側
基板21の表面上を覆うゲート絶縁膜39の表面上の所定領
域に絵素電極36を形成する。
基板21の表面上を覆うゲート絶縁膜39の表面上の所定領
域に絵素電極36を形成する。
以上の工程により蓄積容量を備えたアクティブマトリ
クス基板が製造される。
クス基板が製造される。
［発明が解決しようとする課題］ ところが、従来の液晶表示装置では、蓄積容量電極38
は、上記のようにITOなどの透明導電膜で構成されてい
る。ITOの比抵抗は1000μΩcmであり、たとえばゲート
電極材料によく用いられるタンタル（Ta）の比抵抗80μ
Ωcmと比較しても高抵抗である。このために、液晶表示
装置が大型化するにつれ蓄積容量電極38が長くなること
により電極としての電気的抵抗が高くなる。そして、蓄
積容量Csの時定数が大きくなる。このために、オン信号
が印加されている間には、蓄積容量Csに十分な電荷の蓄
積が行なわれず、またオフ信号が印加された場合、蓄積
容量Csに蓄積された電荷が放電される際の立上がり速度
が遅くなりコントラストの低下原因となるなどの問題が
発生する。
は、上記のようにITOなどの透明導電膜で構成されてい
る。ITOの比抵抗は1000μΩcmであり、たとえばゲート
電極材料によく用いられるタンタル（Ta）の比抵抗80μ
Ωcmと比較しても高抵抗である。このために、液晶表示
装置が大型化するにつれ蓄積容量電極38が長くなること
により電極としての電気的抵抗が高くなる。そして、蓄
積容量Csの時定数が大きくなる。このために、オン信号
が印加されている間には、蓄積容量Csに十分な電荷の蓄
積が行なわれず、またオフ信号が印加された場合、蓄積
容量Csに蓄積された電荷が放電される際の立上がり速度
が遅くなりコントラストの低下原因となるなどの問題が
発生する。
また、液晶表示装置の表示画面の高精細化を行なう場
合には、ゲート配線の本数が240本から480本さらには10
00本以上に増加する。この場合、１つのゲート電極に印
加されるオン信号の時間がゲート本数に反比例して短く
なる。したがって、蓄積容量Csの時定数を小さくする必
要があり、この場合にも蓄積容量電極の電気的な高抵抗
がこれを阻害するという問題がある。
合には、ゲート配線の本数が240本から480本さらには10
00本以上に増加する。この場合、１つのゲート電極に印
加されるオン信号の時間がゲート本数に反比例して短く
なる。したがって、蓄積容量Csの時定数を小さくする必
要があり、この場合にも蓄積容量電極の電気的な高抵抗
がこれを阻害するという問題がある。
［課題を解決するための手段］ 本願発明は、互いに対向する一対のガラス基板の一方
側に薄膜トランジスタと、この薄膜トランジスタに接続
される絵素電極とを備え、さらに上記絵素電極と上記一
方側のガラス基板との間に絶縁膜を介して形成された蓄
積容量電極と、この蓄積容量電極に接続され、該蓄積容
量電極の電気抵抗を少なくするための補助電極とを備え
た液晶表示装置の製造方法に係る。まず、上記ガラス基
板の主表面上にITOやSnO2等の透明導電膜からなる蓄積
容量電極を形成する。上記蓄積容量電極の表面上に第１
絶縁膜を形成する。上記蓄積容量電極の表面上に位置す
る上記第１絶縁膜の領域に選択的に開口部を形成する。
上記第１絶縁膜の表面上および上記開口部の内部にタン
タルよりなる導電層を形成する。上記タンタルよりなる
導電層を所定の形状にパターニングすることにより、上
記薄膜トランジスタのゲート電極と上記補助電極とを同
時に形成する。上記薄膜トランジスタのゲート電極と上
記補助電極の表面に同時に陽極酸化膜を形成する。上記
補助電極が形成された上記第１絶縁膜の表面上に第２絶
縁膜を形成する。上記第２絶縁膜の表面上に絵素電極を
形成する。
側に薄膜トランジスタと、この薄膜トランジスタに接続
される絵素電極とを備え、さらに上記絵素電極と上記一
方側のガラス基板との間に絶縁膜を介して形成された蓄
積容量電極と、この蓄積容量電極に接続され、該蓄積容
量電極の電気抵抗を少なくするための補助電極とを備え
た液晶表示装置の製造方法に係る。まず、上記ガラス基
板の主表面上にITOやSnO2等の透明導電膜からなる蓄積
容量電極を形成する。上記蓄積容量電極の表面上に第１
絶縁膜を形成する。上記蓄積容量電極の表面上に位置す
る上記第１絶縁膜の領域に選択的に開口部を形成する。
上記第１絶縁膜の表面上および上記開口部の内部にタン
タルよりなる導電層を形成する。上記タンタルよりなる
導電層を所定の形状にパターニングすることにより、上
記薄膜トランジスタのゲート電極と上記補助電極とを同
時に形成する。上記薄膜トランジスタのゲート電極と上
記補助電極の表面に同時に陽極酸化膜を形成する。上記
補助電極が形成された上記第１絶縁膜の表面上に第２絶
縁膜を形成する。上記第２絶縁膜の表面上に絵素電極を
形成する。
［作用］ 蓄積容量電極に電気的に接続される補助電極は、見か
け上の蓄積容量電極の電気的抵抗を低減し、蓄積容量電
極の時定数を小さくする。これにより、蓄積容量の充電
特性が向上し液晶表示装置の表示特性が改善される。
け上の蓄積容量電極の電気的抵抗を低減し、蓄積容量電
極の時定数を小さくする。これにより、蓄積容量の充電
特性が向上し液晶表示装置の表示特性が改善される。
また、補助電極はガラス基板上にゲート電極配線を形
成する工程と同時に形成される。これにより、補助電極
のための新たな製造工程を付加することなく従来の製造
工程を利用して補助電極を備えた液晶表示装置を製造す
ることができる。さらに、補助電極の表面に陽極酸化膜
を形成するので、絵素電極と蓄積容量電極との間の絶縁
性を確保し、静電耐圧特性を向上させることができる。
成する工程と同時に形成される。これにより、補助電極
のための新たな製造工程を付加することなく従来の製造
工程を利用して補助電極を備えた液晶表示装置を製造す
ることができる。さらに、補助電極の表面に陽極酸化膜
を形成するので、絵素電極と蓄積容量電極との間の絶縁
性を確保し、静電耐圧特性を向上させることができる。
［実施例］ 以下、本発明の一実施例を図を用いて説明する。
第1A図は、本発明の一実施例による液晶表示装置のア
クティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線Ａ−Ａに沿った方向からの断面構
造図、第1C図は、同じく切断線Ｂ−Ｂに沿った方向から
の断面構造図である。これらの図を参照して、TFT側基
板21の表面上には互いに直交する方向に延びた複数のゲ
ート電極配線28およびソース電極配線29が配置されてい
る。ゲート電極配線28とソース電極配線29の交差部近傍
にはTFT35が形成されている。さらに、このゲート電極
配線28とソース電極配線29によって区切られるTFT側基
板21表面上の領域に絵素電極36が形成されている。さら
に、絵素電極36とTFT側基板21表面との間に蓄積容量電
極38が形成されている。
クティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線Ａ−Ａに沿った方向からの断面構
造図、第1C図は、同じく切断線Ｂ−Ｂに沿った方向から
の断面構造図である。これらの図を参照して、TFT側基
板21の表面上には互いに直交する方向に延びた複数のゲ
ート電極配線28およびソース電極配線29が配置されてい
る。ゲート電極配線28とソース電極配線29の交差部近傍
にはTFT35が形成されている。さらに、このゲート電極
配線28とソース電極配線29によって区切られるTFT側基
板21表面上の領域に絵素電極36が形成されている。さら
に、絵素電極36とTFT側基板21表面との間に蓄積容量電
極38が形成されている。
ゲート電極配線28はその一部がTFT35のゲート電極51
を構成し、ソース電極配線29はTFT35のソース電極52に
接続されている。さらにTFT35のドレイン電極53は絵素
電極36に接続されている。特に第1C図を参照して、TFT3
5はTFT側基板21表面上に酸化絶縁膜55を介してゲート電
極51が形成されている。ゲート電極51の表面は陽極酸化
膜56に覆われている。さらに、ゲート電極51および酸化
絶縁膜55の表面上にゲート酸化膜39が形成されている。
またゲート電極51の上部に位置するゲート酸化膜39の表
面上には半導体層54およびエッチングストップ層57が形
成されている。さらに、この半導体層54の上部にはアモ
ルファスシリコン層58を介して各々分離独立したソース
電極52およびドレイン電極53が形成されている。さらに
ゲート絶縁膜39の上面には、その一部がドレイン電極53
の上面をも覆う絵素電極36が所定の形状に形成されてい
る。
を構成し、ソース電極配線29はTFT35のソース電極52に
接続されている。さらにTFT35のドレイン電極53は絵素
電極36に接続されている。特に第1C図を参照して、TFT3
5はTFT側基板21表面上に酸化絶縁膜55を介してゲート電
極51が形成されている。ゲート電極51の表面は陽極酸化
膜56に覆われている。さらに、ゲート電極51および酸化
絶縁膜55の表面上にゲート酸化膜39が形成されている。
またゲート電極51の上部に位置するゲート酸化膜39の表
面上には半導体層54およびエッチングストップ層57が形
成されている。さらに、この半導体層54の上部にはアモ
ルファスシリコン層58を介して各々分離独立したソース
電極52およびドレイン電極53が形成されている。さらに
ゲート絶縁膜39の上面には、その一部がドレイン電極53
の上面をも覆う絵素電極36が所定の形状に形成されてい
る。
TFT側基板21の表面上には酸化絶縁膜55およびゲート
酸化膜39をその両側から包み込むように絵素電極36およ
び蓄積容量電極38が形成されている。そして、この積層
構造により蓄積容量Csが構成される。また、蓄積容量電
極38の表面上には平面方向に長く延びた補助電極40が形
成されている。補助電極40は蓄積容量電極38の上部に位
置する酸化絶縁膜55中に選択的に形成された開口部41を
介して蓄積容量電極38に接続されている。補助電極40は
TFT側基板21表面上に行列状に配列された絵素電極36に
対向して形成された蓄積容量電極38を行方向ごとに連結
するように形成されており、その端部は対向電極32（図
示せず）に電気的に接続されている。この補助電極40は
低抵抗の高導電性を有する金属膜、たとえばタンタル
（Ta）などで構成される。そして、相対的に高抵抗の蓄
積容量電極38の導電性を補い蓄積容量の時定数を減少さ
せる。また、補助電極40の表面にはゲート電極配線28の
表面およびTFTのゲート電極51の表面と同様に陽極酸化
膜56が形成されている。陽極酸化膜56は絵素電極36と蓄
積容量電極38との間の絶縁性を確保し静電耐圧特性を向
上させる。
酸化膜39をその両側から包み込むように絵素電極36およ
び蓄積容量電極38が形成されている。そして、この積層
構造により蓄積容量Csが構成される。また、蓄積容量電
極38の表面上には平面方向に長く延びた補助電極40が形
成されている。補助電極40は蓄積容量電極38の上部に位
置する酸化絶縁膜55中に選択的に形成された開口部41を
介して蓄積容量電極38に接続されている。補助電極40は
TFT側基板21表面上に行列状に配列された絵素電極36に
対向して形成された蓄積容量電極38を行方向ごとに連結
するように形成されており、その端部は対向電極32（図
示せず）に電気的に接続されている。この補助電極40は
低抵抗の高導電性を有する金属膜、たとえばタンタル
（Ta）などで構成される。そして、相対的に高抵抗の蓄
積容量電極38の導電性を補い蓄積容量の時定数を減少さ
せる。また、補助電極40の表面にはゲート電極配線28の
表面およびTFTのゲート電極51の表面と同様に陽極酸化
膜56が形成されている。陽極酸化膜56は絵素電極36と蓄
積容量電極38との間の絶縁性を確保し静電耐圧特性を向
上させる。
次に上記のアクティブマトリクス基板の製造方法につ
いて説明する。第2A図ないし第2D図は第1B図に示す断面
構造の製造工程図であり、第3A図ないし第3D図第1C図に
示す断面構造の製造工程図である。まず最初に第2A図な
いし第2D図に基づいて説明する。第2A図に示すように、
ガラス基板からなるTFT側基板21表面上にITOやSnO2など
の透明導電材料からなる導電膜を膜厚500Å〜2000Å程
度成膜し、所定の形状にパターニングして蓄積容量電極
38を形成する。
いて説明する。第2A図ないし第2D図は第1B図に示す断面
構造の製造工程図であり、第3A図ないし第3D図第1C図に
示す断面構造の製造工程図である。まず最初に第2A図な
いし第2D図に基づいて説明する。第2A図に示すように、
ガラス基板からなるTFT側基板21表面上にITOやSnO2など
の透明導電材料からなる導電膜を膜厚500Å〜2000Å程
度成膜し、所定の形状にパターニングして蓄積容量電極
38を形成する。
次に第2B図に示すように、蓄積容量電極38が形成され
たTFT側基板21表面側にSiO2,Ta2O5やAl2O3などの酸化絶
縁膜55を形成する。この酸化絶縁膜55の膜厚は、SiO2の
ように比誘電率が４と小さい絶縁膜である場合は、1000
Å程度あるいはそれ以下の厚みであることが望ましい。
またTa2O5のように比誘電率の23〜25と高い絶縁膜であ
る場合はさらに大きくても構わない。次に、蓄積容量電
極38の表面上に位置する酸化絶縁膜55領域に所定の形状
の開口部41を形成する。
たTFT側基板21表面側にSiO2,Ta2O5やAl2O3などの酸化絶
縁膜55を形成する。この酸化絶縁膜55の膜厚は、SiO2の
ように比誘電率が４と小さい絶縁膜である場合は、1000
Å程度あるいはそれ以下の厚みであることが望ましい。
またTa2O5のように比誘電率の23〜25と高い絶縁膜であ
る場合はさらに大きくても構わない。次に、蓄積容量電
極38の表面上に位置する酸化絶縁膜55領域に所定の形状
の開口部41を形成する。
さらに、第2C図に示すように、酸化絶縁膜55の表面上
および開口部41の内部にTaなどの高陽極酸化性の金属膜
を形成し、所定の形状にパターニングする。この工程に
よりゲート電極配線28と開口部41の内部に形成された補
助電極40を形成する。このパターニング工程は、たとえ
ば金属膜にTaが使用され、酸化絶縁膜55がSiO2である場
合にはドライエッチング法により選択性のあるプロセス
が可能となる。また、酸化絶縁膜55がTa2O5である場合
には、ウェットエッチング法により選択性のあるプロセ
スが可能となる。
および開口部41の内部にTaなどの高陽極酸化性の金属膜
を形成し、所定の形状にパターニングする。この工程に
よりゲート電極配線28と開口部41の内部に形成された補
助電極40を形成する。このパターニング工程は、たとえ
ば金属膜にTaが使用され、酸化絶縁膜55がSiO2である場
合にはドライエッチング法により選択性のあるプロセス
が可能となる。また、酸化絶縁膜55がTa2O5である場合
には、ウェットエッチング法により選択性のあるプロセ
スが可能となる。
次に第2D図に示すように、陽極酸化を行なうことによ
り補助電極40およびゲート電極配線28の表面に陽極酸化
膜56を形成する。たとえば配線材料としてTaが用いられ
た場合、陽極酸化膜56はホウ酸アンモニウム水溶液、ク
エン酸水溶液あるいは酒石酸アンモニウム水溶液中で陽
極酸化が行なわれ、Ta2O5が形成される。以上の工程に
より第1B図に示される断面構造の主要部分が形成され
る。
り補助電極40およびゲート電極配線28の表面に陽極酸化
膜56を形成する。たとえば配線材料としてTaが用いられ
た場合、陽極酸化膜56はホウ酸アンモニウム水溶液、ク
エン酸水溶液あるいは酒石酸アンモニウム水溶液中で陽
極酸化が行なわれ、Ta2O5が形成される。以上の工程に
より第1B図に示される断面構造の主要部分が形成され
る。
次に第3A図ないし第3D図を用いて第1C図に示されるTF
T35の断面構造の製造方法について説明する。
T35の断面構造の製造方法について説明する。
まず第3A図に示すように、上記の第2D図までの工程に
よってTFT側基板21の表面上に酸化絶縁膜55を介してTFT
35のゲート電極51およびその表面を覆う陽極酸化膜56が
形成されている。次にゲート電極51が形成された酸化絶
縁膜55の表面上に、プラズマCVD法を用いてSiNxからな
るゲート絶縁膜39、半導体層54を構成するアモルファス
シリコン層54aおよびエッチングストッパ層57を構成す
るSiNx層57aを順次成長させる。各層の膜厚は各々3000
Å、300Å、1000Åである。
よってTFT側基板21の表面上に酸化絶縁膜55を介してTFT
35のゲート電極51およびその表面を覆う陽極酸化膜56が
形成されている。次にゲート電極51が形成された酸化絶
縁膜55の表面上に、プラズマCVD法を用いてSiNxからな
るゲート絶縁膜39、半導体層54を構成するアモルファス
シリコン層54aおよびエッチングストッパ層57を構成す
るSiNx層57aを順次成長させる。各層の膜厚は各々3000
Å、300Å、1000Åである。
次に第3B図に示すように、第２のSiNx層57aを所定の
形状にパターニングし、エッチングストッパ層57を形成
する。
形状にパターニングし、エッチングストッパ層57を形成
する。
さらに、第3C図に示すように、アモルファスシリコン
層54aおよびパターニングされたエッチングストップ層5
7の表面上にプラズマCVD法を用いてアモルファスシリコ
ン（n+）膜厚1000Å程度成長させる。そして、このアモ
ルファスシリコン層58および下層のアモルファスシリコ
ン層54aを同時にパターニングし、半導体層54およびア
モルファスシリコン層58を形成する。
層54aおよびパターニングされたエッチングストップ層5
7の表面上にプラズマCVD法を用いてアモルファスシリコ
ン（n+）膜厚1000Å程度成長させる。そして、このアモ
ルファスシリコン層58および下層のアモルファスシリコ
ン層54aを同時にパターニングし、半導体層54およびア
モルファスシリコン層58を形成する。
さらに、第3D図に示すように、スパッタリング法を用
いてソース電極配線材料であるTi,Moなどを全面に堆積
し、所定の形状にパターニングする。このパターニング
工程において、エッチングストップ層57の表面上に形成
されたアモルファスシリコン層58も同時にエッチングさ
れ、各々独立したアモルファスシリコン58、58が形成さ
れる。このエッチング工程において、エッチングストッ
プ層57がエッチングの終点を規定する。そしてさらに各
々独立したアモルファスシリコン層58、58の上面にはソ
ース電極配線29（リース電極52）、ドレイン電極53が形
成される。
いてソース電極配線材料であるTi,Moなどを全面に堆積
し、所定の形状にパターニングする。このパターニング
工程において、エッチングストップ層57の表面上に形成
されたアモルファスシリコン層58も同時にエッチングさ
れ、各々独立したアモルファスシリコン58、58が形成さ
れる。このエッチング工程において、エッチングストッ
プ層57がエッチングの終点を規定する。そしてさらに各
々独立したアモルファスシリコン層58、58の上面にはソ
ース電極配線29（リース電極52）、ドレイン電極53が形
成される。
次に第1B図および第1C図を参照して、絵素電極材料と
なるITOをスパッタリング法を用いて全面に堆積し、膜
厚1000Å程度のITO膜を形成し、所定の形状に加工して
絵素電極36を形成する。なお、ソース電極配線29のパタ
ーンを補強するため、ITO膜は絵素電極36を構成する部
分以外においてはソース電極配線29と同一パターンに成
形加工してもよい。
なるITOをスパッタリング法を用いて全面に堆積し、膜
厚1000Å程度のITO膜を形成し、所定の形状に加工して
絵素電極36を形成する。なお、ソース電極配線29のパタ
ーンを補強するため、ITO膜は絵素電極36を構成する部
分以外においてはソース電極配線29と同一パターンに成
形加工してもよい。
次に、本発明の第２の実施例について説明する。第4A
図は、第２の実施例による液晶表示装置のアクティブマ
トリクス基板の平面構造図であり、第4B図および第4C図
は各々第4A図中の切断線AA-AAおよび切断線BB-BBに沿っ
た方向からの断面構造図である。これらの図を参照し
て、第２の実施例は補助電極40がTFT側基板21と蓄積容
量電極38との間に形成されていることを特徴としてい
る。そして、補助電極40と蓄積容量電極38とは直接に接
続されている。このような構造においても、第１の実施
例と同様に補助電極40は蓄積容量電極38の導電性を補
い、蓄積容量の時定数を低減させる。
図は、第２の実施例による液晶表示装置のアクティブマ
トリクス基板の平面構造図であり、第4B図および第4C図
は各々第4A図中の切断線AA-AAおよび切断線BB-BBに沿っ
た方向からの断面構造図である。これらの図を参照し
て、第２の実施例は補助電極40がTFT側基板21と蓄積容
量電極38との間に形成されていることを特徴としてい
る。そして、補助電極40と蓄積容量電極38とは直接に接
続されている。このような構造においても、第１の実施
例と同様に補助電極40は蓄積容量電極38の導電性を補
い、蓄積容量の時定数を低減させる。
次に第２の実施例の製造方法について説明する。第5A
ないし第5C図は、第4B図に示す断面構造の製造工程図で
ある。また、第6A図ないし第6D図は、第4C図に示す断面
構造の製造工程図である。
ないし第5C図は、第4B図に示す断面構造の製造工程図で
ある。また、第6A図ないし第6D図は、第4C図に示す断面
構造の製造工程図である。
まず、第5A図および第6A図に示すように、ガラス基板
からなるTFT側基板21の表面上にタンタル（Ta）をスパ
ッタリング法を用いて被着し、その後フォトリソグラフ
ィ法を用いて所定の形状にパターニングする。この工程
によりゲート電極配線28、TFT35のゲート電極51および
補助電極40を同時に形成する。そして、これらの配線層
が形成されたTFT側基板21を１〜５％程度の酒石酸アン
モニウムを含む水溶液中に浸漬し、所定の陽極酸化工程
によってゲート電極配線28、TFTのゲート電極51の表面
に陽極酸化膜56を形成する。
からなるTFT側基板21の表面上にタンタル（Ta）をスパ
ッタリング法を用いて被着し、その後フォトリソグラフ
ィ法を用いて所定の形状にパターニングする。この工程
によりゲート電極配線28、TFT35のゲート電極51および
補助電極40を同時に形成する。そして、これらの配線層
が形成されたTFT側基板21を１〜５％程度の酒石酸アン
モニウムを含む水溶液中に浸漬し、所定の陽極酸化工程
によってゲート電極配線28、TFTのゲート電極51の表面
に陽極酸化膜56を形成する。
さらに第5B図および第6B図に示すように、TFT側基板2
1の全面にスパッタリング法を用いてITO膜を形成した
後、これを所定の形状にパターニングする。これによ
り、TFT側基板21表面上の絵素を構成すべき位置に補助
電極40の上面を覆うように蓄積容量電極38が形成され
る。
1の全面にスパッタリング法を用いてITO膜を形成した
後、これを所定の形状にパターニングする。これによ
り、TFT側基板21表面上の絵素を構成すべき位置に補助
電極40の上面を覆うように蓄積容量電極38が形成され
る。
さらに、第5C図および第6C図に示すように、TFT側基
板21の表面上の全面にプラズマCVD法を用いて窒化硅素
（SiNx）膜からなるゲート絶縁膜39を堆積する。さら
に、ゲート絶縁膜39上のゲート電極51と重なる位置にa-
Si（アモルファスシリコン）層をプラズマCVD法を用い
て形成し、これをパターニングすることによりTFT35の
半導体層54を形成する。
板21の表面上の全面にプラズマCVD法を用いて窒化硅素
（SiNx）膜からなるゲート絶縁膜39を堆積する。さら
に、ゲート絶縁膜39上のゲート電極51と重なる位置にa-
Si（アモルファスシリコン）層をプラズマCVD法を用い
て形成し、これをパターニングすることによりTFT35の
半導体層54を形成する。
さらに第6D図に示すように、ゲート絶縁膜39および半
導体層54上の全面にモリブデン（Mo）をスパッタリング
法を用いて被着する。その後、Mo層をパターニングして
ソース電極29、TFT35のソース電極52およびドレイン電
極53を形成する。ソース電極配線29とソース電極52とは
一体的に形成されている。ソース電極52はその一部が半
導体層54上の一側部と重なるように形成され、まだドレ
イン電極53はその一部が半導体層54の他方の側部と重な
るように形成される。
導体層54上の全面にモリブデン（Mo）をスパッタリング
法を用いて被着する。その後、Mo層をパターニングして
ソース電極29、TFT35のソース電極52およびドレイン電
極53を形成する。ソース電極配線29とソース電極52とは
一体的に形成されている。ソース電極52はその一部が半
導体層54上の一側部と重なるように形成され、まだドレ
イン電極53はその一部が半導体層54の他方の側部と重な
るように形成される。
最後に、全面にスパッタリング法を用いてITO膜を堆
積し、パターニングして絵素電極36を形成する。絵素電
極36はその一部がドレイン電極53の上部に接するように
形成される。以上の工程により第4B図およひ第4C図に示
される断面構造を有する液晶表示装置が製造される。
積し、パターニングして絵素電極36を形成する。絵素電
極36はその一部がドレイン電極53の上部に接するように
形成される。以上の工程により第4B図およひ第4C図に示
される断面構造を有する液晶表示装置が製造される。
このように、上記の製造工程においては、ゲート電極
配線28、TFT35のゲート電極51および補助電極40は同一
の堆積工程およびパターニング工程を用いて形成され
る。したがって、従来の製造工程に対して新たな製造工
程を付加することなく簡便な製造工程でコントラストの
低下などを生じることなく大型化が可能な液晶表示装置
を製造することができる。
配線28、TFT35のゲート電極51および補助電極40は同一
の堆積工程およびパターニング工程を用いて形成され
る。したがって、従来の製造工程に対して新たな製造工
程を付加することなく簡便な製造工程でコントラストの
低下などを生じることなく大型化が可能な液晶表示装置
を製造することができる。
［発明の効果］ このように、本発明による液晶表示装置は、付加容量
を構成する蓄積容量電極に対しさらに高導電性を有する
補助電極を接続するよう構成したので、蓄積容量電極の
時定数が小さくなり充電特性が改善され、コントラスト
などの表示特性が改善された液晶表示装置を実現するこ
とができる。
を構成する蓄積容量電極に対しさらに高導電性を有する
補助電極を接続するよう構成したので、蓄積容量電極の
時定数が小さくなり充電特性が改善され、コントラスト
などの表示特性が改善された液晶表示装置を実現するこ
とができる。
また、補助電極を有する液晶表示装置は、ゲート電極
配線と補助電極とを同一工程において同時に製造するよ
うに構成したので、新たな複雑な製造工程を付加するこ
となく容易に表示特性が改善された大型化が可能な液晶
表示装置を製造することができる。また、補助電極の表
面に陽極酸化膜を形成するので、絵素電極と蓄積容量電
極との間の絶縁性を確保し、かつ静電耐圧特性を向上さ
せた液晶表示装置を製造することができる。
配線と補助電極とを同一工程において同時に製造するよ
うに構成したので、新たな複雑な製造工程を付加するこ
となく容易に表示特性が改善された大型化が可能な液晶
表示装置を製造することができる。また、補助電極の表
面に陽極酸化膜を形成するので、絵素電極と蓄積容量電
極との間の絶縁性を確保し、かつ静電耐圧特性を向上さ
せた液晶表示装置を製造することができる。
第1A図は、本発明の第１の実施例による液晶表示装置の
アクティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線Ａ−Ａに沿った方向からの断面構
造図であり、第1C図は、同様に切断線Ｂ−Ｂに沿った方
向からの断面構造図である。第2A図、第2B図、第2C図、
第2D図は、第1B図に示す液晶表示装置の断面構造の製造
工程図である。第3A図、第3B図、第3C図および第3D図
は、第1C図に示す液晶表示装置の断面構造の製造工程図
である。 第4A図は本発明の第２の実施例による液晶表示装置のア
クティブマトリクス基板の平面構造図であり、第4B図
は、第4A図中の切断線AA-AAに沿った方向からの断面構
造図、第4C図は、同様に切断線BB-BBに沿った方向から
の断面構造図である。第5A図、第5B図および第5C図は、
第4B図に示す液晶表示装置の断面構造の製造工程断面図
である。第6A図、第6B図、第6C図および第6D図は、第4C
図に示す液晶表示装置の断面構造の製造工程図である。 第7A図は、従来の液晶表示装置の断面構造斜視図であ
る。第7B図は、第7A図に示す液晶表示装置の断面構造図
である。第7C図は従来の液晶表示装置のアクティブマト
リクス基板上の等価回路図である。第８図は、第7C図に
示す液晶表示装置の一画素に相当する部分の等価回路図
である。第９図は、第7A図に示す液晶表示装置のTFTの
周辺拡大図である。第10図は、蓄積容量が付加された液
晶表示装置の一画素に相当する部分の等価回路図であ
る。第11A図は第10図に示される等価回路図に相当する
液晶表示装置の平面構造図であり、第11B図は、第11A図
中の切断線Ｅ−Ｅに沿った方向からの断面構造図、第11
C図は同様に切断線Ｆ−Ｆに沿った方向からの断面構造
図、第11D図は同様に切断線Ｇ−Ｇに沿った方向からの
断面構造図である。第12A図、第12B図、第12C図および
第12D図は、第11B図に示す液晶表示装置の断面構造の製
造工程図である。第13A図、第13B図、第13C図、第13D
図、および第13E図は、第11C図に示す液晶表示装置の断
面構造の製造工程図である。 図において、21はTFT側基板、22は対向電極側基板、26
は液晶層、28はゲート電極配線、29はソース電極配線、
32は対向電極、35はTFT、36は絵素電極、38は蓄積容量
電極、39はゲート絶縁膜、40は補助電極、55は酸化絶縁
膜を示している。 なお、図中、同一符号は同一または相当部分を示す。
アクティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線Ａ−Ａに沿った方向からの断面構
造図であり、第1C図は、同様に切断線Ｂ−Ｂに沿った方
向からの断面構造図である。第2A図、第2B図、第2C図、
第2D図は、第1B図に示す液晶表示装置の断面構造の製造
工程図である。第3A図、第3B図、第3C図および第3D図
は、第1C図に示す液晶表示装置の断面構造の製造工程図
である。 第4A図は本発明の第２の実施例による液晶表示装置のア
クティブマトリクス基板の平面構造図であり、第4B図
は、第4A図中の切断線AA-AAに沿った方向からの断面構
造図、第4C図は、同様に切断線BB-BBに沿った方向から
の断面構造図である。第5A図、第5B図および第5C図は、
第4B図に示す液晶表示装置の断面構造の製造工程断面図
である。第6A図、第6B図、第6C図および第6D図は、第4C
図に示す液晶表示装置の断面構造の製造工程図である。 第7A図は、従来の液晶表示装置の断面構造斜視図であ
る。第7B図は、第7A図に示す液晶表示装置の断面構造図
である。第7C図は従来の液晶表示装置のアクティブマト
リクス基板上の等価回路図である。第８図は、第7C図に
示す液晶表示装置の一画素に相当する部分の等価回路図
である。第９図は、第7A図に示す液晶表示装置のTFTの
周辺拡大図である。第10図は、蓄積容量が付加された液
晶表示装置の一画素に相当する部分の等価回路図であ
る。第11A図は第10図に示される等価回路図に相当する
液晶表示装置の平面構造図であり、第11B図は、第11A図
中の切断線Ｅ−Ｅに沿った方向からの断面構造図、第11
C図は同様に切断線Ｆ−Ｆに沿った方向からの断面構造
図、第11D図は同様に切断線Ｇ−Ｇに沿った方向からの
断面構造図である。第12A図、第12B図、第12C図および
第12D図は、第11B図に示す液晶表示装置の断面構造の製
造工程図である。第13A図、第13B図、第13C図、第13D
図、および第13E図は、第11C図に示す液晶表示装置の断
面構造の製造工程図である。 図において、21はTFT側基板、22は対向電極側基板、26
は液晶層、28はゲート電極配線、29はソース電極配線、
32は対向電極、35はTFT、36は絵素電極、38は蓄積容量
電極、39はゲート絶縁膜、40は補助電極、55は酸化絶縁
膜を示している。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】互いに対向する１対のガラス基板の一方側
に、薄膜トランジスタと、この薄膜トランジスタに接続
される絵素電極とを備え、さらに前記絵素電極と前記一
方側のガラス基板との間に絶縁膜を介して形成された蓄
積容量電極と、この蓄積容量電極に接続され、該蓄積容
量電極の電気抵抗を少なくするための補助電極とを備え
た液晶表示装置の製造方法であって、 前記ガラス基板の主表面上にITOやSnO2等の透明導電膜
からなる蓄積容量電極を形成する工程と、 前記蓄積容量電極の表面上に第１絶縁膜を形成する工程
と、 前記蓄積容量電極の表面上に位置する前記第１絶縁膜の
領域に選択的に開口部を形成する工程と、 前記第１絶縁膜の表面上および前記開口部の内部にタン
タルよりなる導電層を形成する工程と、 前記タンタルよりなる導電層を所定の形状にパターニン
グすることにより前記薄膜トランジスタのゲート電極と
前記補助電極とを同時に形成する工程と、 前記薄膜トランジスタのゲート電極と前記補助電極の表
面に同時に陽極酸化膜を形成する工程と、 前記補助電極が形成された前記第１絶縁膜の表面上に第
２絶縁膜を形成する工程と、 前記第２絶縁膜の表面上に絵素電極を形成する工程と、 を備えた、液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080889A JPH0820641B2 (ja) | 1989-06-30 | 1989-06-30 | 液晶表示装置の製造方法 |
| US07/527,191 US5162901A (en) | 1989-05-26 | 1990-05-23 | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| EP90305754A EP0399846B1 (en) | 1989-05-26 | 1990-05-25 | An active-matrix display device and a method for the production of the same |
| DE69017262T DE69017262T2 (de) | 1989-05-26 | 1990-05-25 | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080889A JPH0820641B2 (ja) | 1989-06-30 | 1989-06-30 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141325A JPH03141325A (ja) | 1991-06-17 |
| JPH0820641B2 true JPH0820641B2 (ja) | 1996-03-04 |
Family
ID=15911724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17080889A Expired - Lifetime JPH0820641B2 (ja) | 1989-05-26 | 1989-06-30 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820641B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900662B2 (ja) * | 1991-10-18 | 1999-06-02 | 三菱電機株式会社 | 薄膜トランジスタアレイ |
| JP2797972B2 (ja) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100627107B1 (ko) * | 1999-07-31 | 2006-09-25 | 엘지.필립스 엘시디 주식회사 | 멀티 도메인 액정표시소자 및 그 제조방법 |
| KR100797374B1 (ko) * | 2001-06-05 | 2008-01-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| WO2005048222A1 (en) | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device, method for manufacturing the same, and tv set |
| KR101030056B1 (ko) | 2003-11-14 | 2011-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 제조방법 |
| JP6033071B2 (ja) * | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129820A (ja) * | 1984-07-23 | 1986-02-10 | Seiko Instr & Electronics Ltd | アクテイプマトリクス表示装置用基板 |
| JPH01154033A (ja) * | 1987-12-10 | 1989-06-16 | Nec Corp | 薄膜トランジスタアレイ基板 |
-
1989
- 1989-06-30 JP JP17080889A patent/JPH0820641B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03141325A (ja) | 1991-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| US6642086B2 (en) | Method for fabricating thin film transistor array substrate for liquid crystal display | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP3070062B2 (ja) | 液晶表示装置及びその製造方法 | |
| CN106483728B (zh) | 像素结构、阵列基板和显示装置 | |
| EP0329887B1 (en) | Liquid crystal display device | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| US20040119897A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0820641B2 (ja) | 液晶表示装置の製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07120788A (ja) | 半導体装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH0635004A (ja) | 液晶表示装置 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JP3466530B2 (ja) | 液晶表示装置およびそれに用いられる半導体装置の製造方法 | |
| JP3094619B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH11316391A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |