JPH0820662B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0820662B2 JPH0820662B2 JP62233380A JP23338087A JPH0820662B2 JP H0820662 B2 JPH0820662 B2 JP H0820662B2 JP 62233380 A JP62233380 A JP 62233380A JP 23338087 A JP23338087 A JP 23338087A JP H0820662 B2 JPH0820662 B2 JP H0820662B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- vcc
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Control For Cameras (AREA)
- Lens Barrels (AREA)
- Stroboscope Apparatuses (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カメラ等の制御を行なう制御装置の改良に
関するものである。
関するものである。
［従来の技術］ 従来から、カメラ等の制御装置として用いられている
CPUは、電池の消耗等を防ぐため、カメラのレリーズボ
タンが押されて初めて電源が供給され、同時に発振回路
が動作するように構成されている。ここで、発振回路に
Ｘ′talやセラロックなどの発振子を用いた場合、発振
周波数が所定の値に達するまでは、CPUの動作を停止
し、所定周波数成分以外のクロックによりCPUが暴走し
ないようになっている。
CPUは、電池の消耗等を防ぐため、カメラのレリーズボ
タンが押されて初めて電源が供給され、同時に発振回路
が動作するように構成されている。ここで、発振回路に
Ｘ′talやセラロックなどの発振子を用いた場合、発振
周波数が所定の値に達するまでは、CPUの動作を停止
し、所定周波数成分以外のクロックによりCPUが暴走し
ないようになっている。
［発明が解決しようとする問題点］ 前述の従来のカメラのおいては、発振回路が所定の周
波数に達するまでの安定時間は、電源電圧によって大き
く影響されるので、通常のレリーズ開始状態とストロボ
充電時のように、発振開始後の電源電圧の上昇タイミン
グが異なる場合に、最長の発振安定時間に合わせた一定
の発振安定時間を設けたのでは、レリーズタイムラグが
非常に長くなるなどの問題点があった。
波数に達するまでの安定時間は、電源電圧によって大き
く影響されるので、通常のレリーズ開始状態とストロボ
充電時のように、発振開始後の電源電圧の上昇タイミン
グが異なる場合に、最長の発振安定時間に合わせた一定
の発振安定時間を設けたのでは、レリーズタイムラグが
非常に長くなるなどの問題点があった。
本発明は、このような問題点を解決しようとするもの
である。
である。
［問題点を解決するための手段］ 発振回路と、前記発振回路に応じて動作する制御回路
と、前記発振回路が動作を開始してから所定期間経過す
るまで前記制御回路に制御動作を行なわせないようにす
る阻止手段と、電源電圧応じて前記阻止手段の作用する
前記所定期間を変更する可変手段とを有する制御装置と
するものである。
と、前記発振回路が動作を開始してから所定期間経過す
るまで前記制御回路に制御動作を行なわせないようにす
る阻止手段と、電源電圧応じて前記阻止手段の作用する
前記所定期間を変更する可変手段とを有する制御装置と
するものである。
［作用］ 本発明によれば、発振回路が動作を開始してから該発
振回路に応じて動作する制御回路が制御動作を開始する
迄の待ち時間を電源電圧に応じて変更し、上記待ち時間
の短縮を図るものである。
振回路に応じて動作する制御回路が制御動作を開始する
迄の待ち時間を電源電圧に応じて変更し、上記待ち時間
の短縮を図るものである。
［実施例］ 第１図は本発明の一実施例の全体構成を示すブロック
図である。すなわち、第１図では、カメラに装てんされ
ている電池８の出力VBATがコンデンサ９を通してモータ
駆動回路１とストロボ回路２に供給され、また逆流防止
ダイオード10、コンデンサ16を通してVDDの出力がVCC検
出回路３、リニア部制御駆動回路４、VDD検出回路５、
動作周波数切換え回路６、シーケンス制御回路７に供給
されている。またトランジスタ11と抵抗12,13で構成さ
れるVCC通電回路、チョークコイル14、コンデンサ15を
通してVCCの出力がVCC検出回路３、リニア部制御駆動回
路４に供給されていて、それぞれVCC検出回路３の出力V
CCNGがリニア部制御駆動回路４とVDD検出回路５に、そ
して、VDD検出回路５の出力VDDNGがリニア部制御駆動回
路４、動作周波数切換え回路６、シーケンス制御回路７
に接続されている。
図である。すなわち、第１図では、カメラに装てんされ
ている電池８の出力VBATがコンデンサ９を通してモータ
駆動回路１とストロボ回路２に供給され、また逆流防止
ダイオード10、コンデンサ16を通してVDDの出力がVCC検
出回路３、リニア部制御駆動回路４、VDD検出回路５、
動作周波数切換え回路６、シーケンス制御回路７に供給
されている。またトランジスタ11と抵抗12,13で構成さ
れるVCC通電回路、チョークコイル14、コンデンサ15を
通してVCCの出力がVCC検出回路３、リニア部制御駆動回
路４に供給されていて、それぞれVCC検出回路３の出力V
CCNGがリニア部制御駆動回路４とVDD検出回路５に、そ
して、VDD検出回路５の出力VDDNGがリニア部制御駆動回
路４、動作周波数切換え回路６、シーケンス制御回路７
に接続されている。
第２図はVCCのレベルを検出するVCC検出回路３の詳細
を示している。すなわち、第２図では、定電流発生回路
17の基準電流IS1がコンパレータ34,42,48,57のバイアス
電流として供給され、基準電圧発生回路18の出力VCが各
コンパレータの基準比較電圧として、それぞれの反転入
力端子に接続されている。またVCCを抵抗22,23,24,25,2
6で分圧した出力V1,V2,V3,V4は、それぞれ抵抗29,30,3
1,32を介してコンパレータ57,48,42,34の非反転入力端
子に接続され、VCCの所定電圧を検出しているが、コン
パレータ57の出力はトランジスタ56、抵抗58を介してVC
CNG1の出力となり、同様にコンパレータ48の出力はトラ
ンジスタ49、抵抗50を介してVCCNG2の出力、コンパレー
タ42の出力はトランジスタ43、抵抗44を介してVCCNG3の
出力、コンパレータ34の出力はトランジスタ37、抵抗38
を介してVCCNG4の出力となる。
を示している。すなわち、第２図では、定電流発生回路
17の基準電流IS1がコンパレータ34,42,48,57のバイアス
電流として供給され、基準電圧発生回路18の出力VCが各
コンパレータの基準比較電圧として、それぞれの反転入
力端子に接続されている。またVCCを抵抗22,23,24,25,2
6で分圧した出力V1,V2,V3,V4は、それぞれ抵抗29,30,3
1,32を介してコンパレータ57,48,42,34の非反転入力端
子に接続され、VCCの所定電圧を検出しているが、コン
パレータ57の出力はトランジスタ56、抵抗58を介してVC
CNG1の出力となり、同様にコンパレータ48の出力はトラ
ンジスタ49、抵抗50を介してVCCNG2の出力、コンパレー
タ42の出力はトランジスタ43、抵抗44を介してVCCNG3の
出力、コンパレータ34の出力はトランジスタ37、抵抗38
を介してVCCNG4の出力となる。
なお抵抗19,20,21、トランジスタ59、抵抗35,40,46,5
4,MOSトランジスタ36,41,47,55で構成されるPUC回路
は、VCC低下時の誤判定防止回路である。
4,MOSトランジスタ36,41,47,55で構成されるPUC回路
は、VCC低下時の誤判定防止回路である。
第３図はVDDレベルを検出するVDD検出回路５の詳細を
示している。すなわち、第３図では、定電流発生回路60
の基準電流IS2,IS3がコンパレータ78,79,80,81のバイア
ス電流として供給され、基準電圧発生回路61の出力ΣVt
hがコンパレータ78,79,80,81の非反転入力端子に、VDD
の電圧を抵抗73,74,75,76,77で分圧した出力V5,V6,V7,V
8がそれぞれコンパレータ81,80,79,78の反転入力端子に
接続されている。
示している。すなわち、第３図では、定電流発生回路60
の基準電流IS2,IS3がコンパレータ78,79,80,81のバイア
ス電流として供給され、基準電圧発生回路61の出力ΣVt
hがコンパレータ78,79,80,81の非反転入力端子に、VDD
の電圧を抵抗73,74,75,76,77で分圧した出力V5,V6,V7,V
8がそれぞれコンパレータ81,80,79,78の反転入力端子に
接続されている。
ここで、VCCNG1の出力とコンパレータ81の出力はオア
ゲート68を通してVDDNG1の出力、VCCNG1の出力とコンパ
レータ80の出力はオアゲート67を通してVDDNG2の出力、
VCCNG1の出力とコンパレータ79の出力はオアゲート66を
通してVDDNG3の出力、VCCNG1の出力とコンパレータ78の
出力はオアゲート65を通してVDDNG4の出力となってい
る。
ゲート68を通してVDDNG1の出力、VCCNG1の出力とコンパ
レータ80の出力はオアゲート67を通してVDDNG2の出力、
VCCNG1の出力とコンパレータ79の出力はオアゲート66を
通してVDDNG3の出力、VCCNG1の出力とコンパレータ78の
出力はオアゲート65を通してVDDNG4の出力となってい
る。
第４図は発振回路およびクロック切換え回路を示して
いる。この第４図では、ナンドゲート126、Ｘ′tall2
2、フィードバック抵抗125、コンデンサ123,124で発振
回路を構成し、ナンドゲート126への入力▲▼
によって発振の動作が制御される。VDDNG1とVDDNG3がと
もにＬレベルの時は、インバータ127、アンドゲート13
7、オアゲート139,140、アンドゲート141を通して発振
回路と同一周波数の出力がXiNに表われ、VDDNG3のみが
Ｈレベルの時は、インバータ127、分周器128、アンドゲ
ート138、オアゲート139,140、アンドゲート141を通し
て発振回路の周波数を２分周した出力がXiNに表われ、V
DDNG1がＨレベルの時は、インバータ127、分周器128,12
9,130,131,132、アンドゲート141を通して発振回路の周
波数を25分周した出力がXiNに表われる。
いる。この第４図では、ナンドゲート126、Ｘ′tall2
2、フィードバック抵抗125、コンデンサ123,124で発振
回路を構成し、ナンドゲート126への入力▲▼
によって発振の動作が制御される。VDDNG1とVDDNG3がと
もにＬレベルの時は、インバータ127、アンドゲート13
7、オアゲート139,140、アンドゲート141を通して発振
回路と同一周波数の出力がXiNに表われ、VDDNG3のみが
Ｈレベルの時は、インバータ127、分周器128、アンドゲ
ート138、オアゲート139,140、アンドゲート141を通し
て発振回路の周波数を２分周した出力がXiNに表われ、V
DDNG1がＨレベルの時は、インバータ127、分周器128,12
9,130,131,132、アンドゲート141を通して発振回路の周
波数を25分周した出力がXiNに表われる。
第５図は発振安定待機回路を含むシーケンス制御回路
７の詳細を示している。すなわち、第５図では、スイッ
チインターフェース209を通してスイッチの状態がCPU20
0内に取り込まれ、カウンタ201、コンパレータ202、レ
ジスタ203、RSフリップフロップ204、ナンドゲート20
5、インバータ206によって発振安定待機回路を構成して
いる。
７の詳細を示している。すなわち、第５図では、スイッ
チインターフェース209を通してスイッチの状態がCPU20
0内に取り込まれ、カウンタ201、コンパレータ202、レ
ジスタ203、RSフリップフロップ204、ナンドゲート20
5、インバータ206によって発振安定待機回路を構成して
いる。
第６図はカメラの一連の動作を示したものであるが、
SW1WAITの状態でスイッチSW1がオンすると、バッテリー
チェック、測距、測光を行ない、ストロボ撮影が必要で
あると判断したら、直ちに充電を開始する。充電後、カ
メラのスイッチSW2がオンすると、AF制御、SH制御、巻
上げを行なって再びSW1WAITへ復帰する。ここで、SW1WA
ITで所定のスイッチが所定時間経過しても、オンしない
場合や、ストロボ充電で電源電圧が所定レベル以下にな
った場合は、発振回路の動作を停止することになる。
SW1WAITの状態でスイッチSW1がオンすると、バッテリー
チェック、測距、測光を行ない、ストロボ撮影が必要で
あると判断したら、直ちに充電を開始する。充電後、カ
メラのスイッチSW2がオンすると、AF制御、SH制御、巻
上げを行なって再びSW1WAITへ復帰する。ここで、SW1WA
ITで所定のスイッチが所定時間経過しても、オンしない
場合や、ストロボ充電で電源電圧が所定レベル以下にな
った場合は、発振回路の動作を停止することになる。
つぎに、これらの発振制御の方法を、第７図および第
８図のフローチャートに従って説明する。
８図のフローチャートに従って説明する。
第７図はSW1WAITの状態でのフローチャートで、ま
ず、第５図のCPU200に内蔵されているタイマ１を初期リ
セットした後にスタートさせ、つぎに、フロー502でMAI
NSWの状態を調べにいく。MAINSWがオンしている場合
は、フロー503へ進んでスイッチSW1の状態を調べ、スイ
ッチSW1もオンしていれば、第６図に示したように、BC
動作を開始する。MAINSWとSW1のいずれかがオフしてい
る場合には、フロー504でALENDLの状態を調べ、これが
リセットされている時には、つぎにフロー505で背蓋の
状態を調べ、この背蓋が閉じられていて、かつ、フロー
509でDXコードが検出された場合のみ、第６図に示した
ように、フイルムの空送り動作を開始する。またALENDL
がセットされている時は、フロー506で背蓋の状態を調
べ、ここで背蓋が開かれていると、フロー507でALENDL
をリセットし、チャタリングを吸収するための一定時間
を待機した後に、フロー511へ進む。フロー511では、タ
イマ１の値がThに達したかどうかを判定していて、タイ
マ値がThに達するまで、上記スイッチ検出動作を継続す
る。タイマ１がThに達したら、フロー512へ進んで、タ
イマ１のカウント動作を停止し、フロー513でVCCENをＬ
レベルにする。
ず、第５図のCPU200に内蔵されているタイマ１を初期リ
セットした後にスタートさせ、つぎに、フロー502でMAI
NSWの状態を調べにいく。MAINSWがオンしている場合
は、フロー503へ進んでスイッチSW1の状態を調べ、スイ
ッチSW1もオンしていれば、第６図に示したように、BC
動作を開始する。MAINSWとSW1のいずれかがオフしてい
る場合には、フロー504でALENDLの状態を調べ、これが
リセットされている時には、つぎにフロー505で背蓋の
状態を調べ、この背蓋が閉じられていて、かつ、フロー
509でDXコードが検出された場合のみ、第６図に示した
ように、フイルムの空送り動作を開始する。またALENDL
がセットされている時は、フロー506で背蓋の状態を調
べ、ここで背蓋が開かれていると、フロー507でALENDL
をリセットし、チャタリングを吸収するための一定時間
を待機した後に、フロー511へ進む。フロー511では、タ
イマ１の値がThに達したかどうかを判定していて、タイ
マ値がThに達するまで、上記スイッチ検出動作を継続す
る。タイマ１がThに達したら、フロー512へ進んで、タ
イマ１のカウント動作を停止し、フロー513でVCCENをＬ
レベルにする。
第５図で、スイッチSW1がオフしていると、SW10N出力
はＬレベル、VCCENもＬレベルになるので、オアゲート2
07の出力もＬレベルとなり、よってVCCラッチ用トラン
ジスタ208の出力VCCLはハイインピーダンスとなって、
第１図に表わされるVCC系の通電は停止され、第９図の
タイミングチャートに示すように、VCCのレベルは次第
に低下する。
はＬレベル、VCCENもＬレベルになるので、オアゲート2
07の出力もＬレベルとなり、よってVCCラッチ用トラン
ジスタ208の出力VCCLはハイインピーダンスとなって、
第１図に表わされるVCC系の通電は停止され、第９図の
タイミングチャートに示すように、VCCのレベルは次第
に低下する。
また第２図のVCC検出回路でVCCが低下し、VCCの分圧
値V1が基準電圧VCより低くなると、コンパレータ57、ト
ランジスタ56、抵抗58を通した出力VCCNG1はＨレベルと
なる。
値V1が基準電圧VCより低くなると、コンパレータ57、ト
ランジスタ56、抵抗58を通した出力VCCNG1はＨレベルと
なる。
また第３図のVDD検出回路で、VCCNG1がＨレベルとな
ると、インバータ62,64を介してトランジスタ70,69がオ
ンし、定電流発生回路60の出力電流IS2,IS3の供給がな
くなるため、コンパレータ78,79,80,81の出力は全てＨ
レベルとなって、オアゲート68の出力VDDNG1もＨレベル
となる。
ると、インバータ62,64を介してトランジスタ70,69がオ
ンし、定電流発生回路60の出力電流IS2,IS3の供給がな
くなるため、コンパレータ78,79,80,81の出力は全てＨ
レベルとなって、オアゲート68の出力VDDNG1もＨレベル
となる。
再び、第７図のフローチャートに戻って、フロー513
でVCCの通電を切った後に、CPU200に内蔵されているタ
イマ２をリセットしてから、スタートさせる。フロー51
6でタイマ２の値がTDCに達するまで待機しているが、こ
の時間はVCCの通電を断ってから、上述したように、VDD
NG1がＨレベルになるのに充分近いレベルまで、VCCが低
下する時間に設定されていて、タイマ２がこの時間に達
した時点でタイマ２のカウント動作を停止し、フロー51
8でCPU200よりレジスタ203に発振安定待機時間tsをセッ
トする。つぎに、フロー519でCPU200の▲▼出力を
ＬレベルとしてRSフリップフロップ204をリセットする
とともに、インバータ206を介してカウンタ201をリセッ
トする。続いてフロー520でCPU200の▲▼出力をＨ
レベルとすると、ナンドゲート205の▲▼出力
はＬレベルとなり、この出力が第４図の発振回路を構成
するナンドゲート126の入力に加わり、発振が停止す
る。この状態ではXiNを通してクロックがCPU200に供給
されなくなるので、CPU200は動作を停止し、ホールド状
態に設定され、第７図のフロー520でプログラムの実行
は停止する。この状態で、たとえば、スイッチSW1がオ
ンすると、スイッチインターフェース209を通してSW10N
出力がＨレベルとなり、オアゲート207を通してトラン
ジスタ208がオン状態となる。
でVCCの通電を切った後に、CPU200に内蔵されているタ
イマ２をリセットしてから、スタートさせる。フロー51
6でタイマ２の値がTDCに達するまで待機しているが、こ
の時間はVCCの通電を断ってから、上述したように、VDD
NG1がＨレベルになるのに充分近いレベルまで、VCCが低
下する時間に設定されていて、タイマ２がこの時間に達
した時点でタイマ２のカウント動作を停止し、フロー51
8でCPU200よりレジスタ203に発振安定待機時間tsをセッ
トする。つぎに、フロー519でCPU200の▲▼出力を
ＬレベルとしてRSフリップフロップ204をリセットする
とともに、インバータ206を介してカウンタ201をリセッ
トする。続いてフロー520でCPU200の▲▼出力をＨ
レベルとすると、ナンドゲート205の▲▼出力
はＬレベルとなり、この出力が第４図の発振回路を構成
するナンドゲート126の入力に加わり、発振が停止す
る。この状態ではXiNを通してクロックがCPU200に供給
されなくなるので、CPU200は動作を停止し、ホールド状
態に設定され、第７図のフロー520でプログラムの実行
は停止する。この状態で、たとえば、スイッチSW1がオ
ンすると、スイッチインターフェース209を通してSW10N
出力がＨレベルとなり、オアゲート207を通してトラン
ジスタ208がオン状態となる。
第１図でVCCLがＬレベルとなると、抵抗12,13を介し
てトランジスタ11がオンし、VCC系の通電が開始され
る。また第９図のVCC波形の示すように、VCCが所定のレ
ベルまで達すると、第２図のVCC検出回路でVCCの分圧値
V1が基準電圧VCを越え、コンパレータ57の出力が反転
し、トランジスタ56、抵抗58を介してVCCNG1の出力がＬ
レベルとなる。
てトランジスタ11がオンし、VCC系の通電が開始され
る。また第９図のVCC波形の示すように、VCCが所定のレ
ベルまで達すると、第２図のVCC検出回路でVCCの分圧値
V1が基準電圧VCを越え、コンパレータ57の出力が反転
し、トランジスタ56、抵抗58を介してVCCNG1の出力がＬ
レベルとなる。
一方、第３図のVDD検出回路では、VCCNG1がＬレベル
になったことにより、インバータ62,63,64を介して定電
流発生回路60、基準電圧発生回路61、抵抗73,74,75,76,
77が全てイネーブル状態となる。ここで、コンパレータ
81では基準電圧発生回路61の出力をΣVthとVDDの分圧値
V5との比較を行ない、V5のほうが高い時にはコンパレー
タ81の出力はＬレベルとなり、よってノアゲート68の出
力VDDNG1もＬレベルとなる。
になったことにより、インバータ62,63,64を介して定電
流発生回路60、基準電圧発生回路61、抵抗73,74,75,76,
77が全てイネーブル状態となる。ここで、コンパレータ
81では基準電圧発生回路61の出力をΣVthとVDDの分圧値
V5との比較を行ない、V5のほうが高い時にはコンパレー
タ81の出力はＬレベルとなり、よってノアゲート68の出
力VDDNG1もＬレベルとなる。
ここで、VDDNG1がＬレベルとなると、第５図のRSフリ
ップフロップ204はセットされ、その出力はＬレベル
となるので、ナンドゲート205の▲▼出力はＨ
レベルとなり、第４図の発振回路は作動する。XiNより
クロックの供給が開始されると、カウンタ201はフロー5
21で示したようにカウント動作を開始する。コンパレー
タ202はカウンタ201の値とレジスタ203にセットされて
いる値tsの比較を行なっており、カウンタ201の値がts
に等しくなった時点でSTART出力はＨレベルとなる。こ
の出力がCPU200に伝達されると直ちにCPU200はプログラ
ムの実行を開始し、フロー524へ進んでVCCENをＨレベル
とし、VCC系の通電保持を行なう。そして、フロー500へ
進んでタイマ１を動作させ、前述したのと同様に各スイ
ッチのセンスを開始する。
ップフロップ204はセットされ、その出力はＬレベル
となるので、ナンドゲート205の▲▼出力はＨ
レベルとなり、第４図の発振回路は作動する。XiNより
クロックの供給が開始されると、カウンタ201はフロー5
21で示したようにカウント動作を開始する。コンパレー
タ202はカウンタ201の値とレジスタ203にセットされて
いる値tsの比較を行なっており、カウンタ201の値がts
に等しくなった時点でSTART出力はＨレベルとなる。こ
の出力がCPU200に伝達されると直ちにCPU200はプログラ
ムの実行を開始し、フロー524へ進んでVCCENをＨレベル
とし、VCC系の通電保持を行なう。そして、フロー500へ
進んでタイマ１を動作させ、前述したのと同様に各スイ
ッチのセンスを開始する。
つぎに、第８図のフローチャートに従って、ストロボ
充電制御の方法を説明する。
充電制御の方法を説明する。
まず、フロー600でストロボ充電の起動を開始する
と、図示されていないストロボ充電回路の充電が開始さ
れ、続いてフロー601でタイマ１の値をリセットしてか
ら、フロー602でタイマ１をスタートさせる。フロー603
ではストロボ用メインコンデンサの充電レベルが所定値
に達したかどうかをチェックしていて、充電終了状態で
はCGUPがＨレベルとなるので、その時はフロー606へ進
んでタイマ１をストップさせ、さらに、フロー607でス
トロボ充電停止の制御によって充電を終了する。フロー
603でストロボが未充電の時はフロー604でタイマ１の値
がTCに達したかどうかをチェックし、達している時は、
充電完了した場合と同様にフロー606,607へ進んでスト
ロボの充電を終了するし、達していない時はフロー605
でVDDNG1の状態をチェックする。
と、図示されていないストロボ充電回路の充電が開始さ
れ、続いてフロー601でタイマ１の値をリセットしてか
ら、フロー602でタイマ１をスタートさせる。フロー603
ではストロボ用メインコンデンサの充電レベルが所定値
に達したかどうかをチェックしていて、充電終了状態で
はCGUPがＨレベルとなるので、その時はフロー606へ進
んでタイマ１をストップさせ、さらに、フロー607でス
トロボ充電停止の制御によって充電を終了する。フロー
603でストロボが未充電の時はフロー604でタイマ１の値
がTCに達したかどうかをチェックし、達している時は、
充電完了した場合と同様にフロー606,607へ進んでスト
ロボの充電を終了するし、達していない時はフロー605
でVDDNG1の状態をチェックする。
ここで、第10図のタイミングチャートに示すように、
ストロボの充電が開始されると、VCCは急速に低下する
ので、第２図のVCC検出回路でVCCの分圧値V1が基準電圧
VCより低下し、コンパレータ57の出力はＬレベルに反転
し、トランジスタ56、抵抗58を介してVCCNG1の出力はＨ
レベルとなる。
ストロボの充電が開始されると、VCCは急速に低下する
ので、第２図のVCC検出回路でVCCの分圧値V1が基準電圧
VCより低下し、コンパレータ57の出力はＬレベルに反転
し、トランジスタ56、抵抗58を介してVCCNG1の出力はＨ
レベルとなる。
一方、第３図のVDD検出回路でVCCNG1がＨレベルとな
ると、インバータ62,64、トランジスタ69,70を介して定
電流発生回路60はディスイネーブル状態となり、その出
力電流IS2,IS3が供給されなくなり、コンパレータ81の
出力はＨレベルとなる。したがって、オアゲート68の出
力VDDNG1はＨレベルとなるので、フロー605でこれを検
出すると、直ちにフロー606へ進み、CPU200からレジス
タ203に発振安定待機時間tLをセットする。ただし、こ
のtLの値は、前述したSWWAIT時の発振安定待機時間tSよ
り長い値に設定されている。続いてフロー607でCPUの▲
▼出力をＬレベルとすると、RSフリップフロップ20
4はリセットされ、一方、インバータ206を介してカウン
タ201もリセットされる。
ると、インバータ62,64、トランジスタ69,70を介して定
電流発生回路60はディスイネーブル状態となり、その出
力電流IS2,IS3が供給されなくなり、コンパレータ81の
出力はＨレベルとなる。したがって、オアゲート68の出
力VDDNG1はＨレベルとなるので、フロー605でこれを検
出すると、直ちにフロー606へ進み、CPU200からレジス
タ203に発振安定待機時間tLをセットする。ただし、こ
のtLの値は、前述したSWWAIT時の発振安定待機時間tSよ
り長い値に設定されている。続いてフロー607でCPUの▲
▼出力をＬレベルとすると、RSフリップフロップ20
4はリセットされ、一方、インバータ206を介してカウン
タ201もリセットされる。
そして、フロー608で▲▼出力をＨレベルとする
と、ナンドゲート205の▲▼出力はＬレベルと
なり、第４図の発振回路の動作は停止され、この時点で
CPU200のプログラム実行動作も停止する。ここで、CPU2
00の駆動電源電圧VDDは第10図に示したように、ストロ
ボ充電開始と同時に低下するが、VCC出力のほうが消費
電流およびトランジスタ11の逆トランジスタ効果により
速く低下するため、上記VCCが所定レベルに達した時点
でもCPU200の駆動電源電圧VDDは充分にあり、かつ、発
振が停止すると、CPU200の消費電流は非常に少なくなる
ので、バックアップ用コンデンサ16によって充分にバッ
クアップが可能となり、第10図に示したように、ストロ
ボの充電が進んで、コンデンサの充電が所定のレベルに
達してくると、電池電圧VBATが復帰し、VCCが上昇して
いく。
と、ナンドゲート205の▲▼出力はＬレベルと
なり、第４図の発振回路の動作は停止され、この時点で
CPU200のプログラム実行動作も停止する。ここで、CPU2
00の駆動電源電圧VDDは第10図に示したように、ストロ
ボ充電開始と同時に低下するが、VCC出力のほうが消費
電流およびトランジスタ11の逆トランジスタ効果により
速く低下するため、上記VCCが所定レベルに達した時点
でもCPU200の駆動電源電圧VDDは充分にあり、かつ、発
振が停止すると、CPU200の消費電流は非常に少なくなる
ので、バックアップ用コンデンサ16によって充分にバッ
クアップが可能となり、第10図に示したように、ストロ
ボの充電が進んで、コンデンサの充電が所定のレベルに
達してくると、電池電圧VBATが復帰し、VCCが上昇して
いく。
第２図のVCC検出回路でVCCの分圧値V1が基準電圧VCよ
り高くなると、コンパレータ57の出力がＨレベルに反転
し、トランジスタ56、抵抗58を介した出力VCCNG1はＬレ
ベルとなる。同時に第３図のVDD検出回路では、VCCNG1
出力の反転により、インバータ62,64、トランジスタ69,
70を介して定電流発生回路60がイネーブルとなり、また
インバータ62,63を介してトランジスタ71,72がオンする
ため、基準電圧発生回路61、抵抗73,74,75,76,77がイネ
ーブルとなる。コンパレータ81ではVDDの分圧値V5と基
準電圧ΣVthの比較をし、VDDがその値より高い時はコン
パレータ81の出力はＬレベルとなり、オアゲート68の出
力VDDNG1もＬレベルとなる。
り高くなると、コンパレータ57の出力がＨレベルに反転
し、トランジスタ56、抵抗58を介した出力VCCNG1はＬレ
ベルとなる。同時に第３図のVDD検出回路では、VCCNG1
出力の反転により、インバータ62,64、トランジスタ69,
70を介して定電流発生回路60がイネーブルとなり、また
インバータ62,63を介してトランジスタ71,72がオンする
ため、基準電圧発生回路61、抵抗73,74,75,76,77がイネ
ーブルとなる。コンパレータ81ではVDDの分圧値V5と基
準電圧ΣVthの比較をし、VDDがその値より高い時はコン
パレータ81の出力はＬレベルとなり、オアゲート68の出
力VDDNG1もＬレベルとなる。
第５図でVDDNG1がＬレベルとなると、RSフリップフロ
ップ204がセットされてその出力がＬレベルとなり、
ナンドゲート205の▲▼出力はＨレベルに反転
する。
ップ204がセットされてその出力がＬレベルとなり、
ナンドゲート205の▲▼出力はＨレベルに反転
する。
第４図の発振回路では、この出力により発振が開始さ
れ、XiN出力を通してCPU200およびカウンタ201へクロッ
クが供給される。CPU200の駆動電源電圧VDDは発振開始
と同時に急速に低下し、CPU動作最低保証電圧以下に達
するが、この時点ではカウンタ201のカウント値がレジ
スタ203にセットされたtLの値に達していないので、CPU
200のプログラム実行動作は開始されず、CPU200が暴走
することがない。カウンタ201のカウントが進み、レジ
スタ203にセットされた発振安定時間tLに達すると、コ
ンパレータ202のSTART出力がＨレベルとなり、この出力
信号によってCPU200はプログラム実行動作を開始する。
れ、XiN出力を通してCPU200およびカウンタ201へクロッ
クが供給される。CPU200の駆動電源電圧VDDは発振開始
と同時に急速に低下し、CPU動作最低保証電圧以下に達
するが、この時点ではカウンタ201のカウント値がレジ
スタ203にセットされたtLの値に達していないので、CPU
200のプログラム実行動作は開始されず、CPU200が暴走
することがない。カウンタ201のカウントが進み、レジ
スタ203にセットされた発振安定時間tLに達すると、コ
ンパレータ202のSTART出力がＨレベルとなり、この出力
信号によってCPU200はプログラム実行動作を開始する。
第８図のフローチャートでは、フロー609から611が以
上のようなハード処理に相当し、START出力がＨレベル
になった時点で、再びフロー603へ進んでストロボの充
電が終了したかどうかのチェックを開始する。
上のようなハード処理に相当し、START出力がＨレベル
になった時点で、再びフロー603へ進んでストロボの充
電が終了したかどうかのチェックを開始する。
なお上記実施例では、通常のスイッチ入力待機状態か
ら復帰する時のクロック発振回路の待機時間より、スト
ロボ充電動作でホールド状態に設定される時の発振待機
時間を長くとるために、プログラム上で発振を停止する
前に、あらかじめ、待機すべき時間をレジスタにセット
しておくことにより、その電圧レベルに応じた発振安定
時間を確保していたが、この他に、スイッチ入力待機時
とストロボ充電時のホールド解除とする電圧レベルを可
変することも、発振安定待機のために有効な手段とな
る。すなわち、通常のスイッチ入力待機時にホールドを
解除するレベルをVCCの分圧値V1で既定し、VCCNG1がＬ
レベルになったことにより解除するように構成し、一
方、ストロボ充電時のホールド状態から復帰する時は、
VCCの分圧値V2を基準電圧VCと比較し、VCCNG2によって
解除するように構成すると、ストロボ充電時のホールド
状態からの復帰電圧のほうが高くなるので、VDDが発振
開始時に急速に低下するＬレベルも相対的に高くなり、
発振状態としては有利な方向となる。よって、この場合
は、スイッチ入力待機時とストロボ充電時の発振安定待
機時間をあえて変更する必要がない。
ら復帰する時のクロック発振回路の待機時間より、スト
ロボ充電動作でホールド状態に設定される時の発振待機
時間を長くとるために、プログラム上で発振を停止する
前に、あらかじめ、待機すべき時間をレジスタにセット
しておくことにより、その電圧レベルに応じた発振安定
時間を確保していたが、この他に、スイッチ入力待機時
とストロボ充電時のホールド解除とする電圧レベルを可
変することも、発振安定待機のために有効な手段とな
る。すなわち、通常のスイッチ入力待機時にホールドを
解除するレベルをVCCの分圧値V1で既定し、VCCNG1がＬ
レベルになったことにより解除するように構成し、一
方、ストロボ充電時のホールド状態から復帰する時は、
VCCの分圧値V2を基準電圧VCと比較し、VCCNG2によって
解除するように構成すると、ストロボ充電時のホールド
状態からの復帰電圧のほうが高くなるので、VDDが発振
開始時に急速に低下するＬレベルも相対的に高くなり、
発振状態としては有利な方向となる。よって、この場合
は、スイッチ入力待機時とストロボ充電時の発振安定待
機時間をあえて変更する必要がない。
［発明の効果］ 以上説明したように、本発明によれば、発振回路が動
作を開始してから該発振回路に応じて動作する制御回路
が制御動作を開始する迄の待ち時間を短縮できるもので
ある。
作を開始してから該発振回路に応じて動作する制御回路
が制御動作を開始する迄の待ち時間を短縮できるもので
ある。
図面は本発明の実施状態を示したもので、第１図は全体
構成の説明図、第２図はVCCのレベルを検出するVCC検出
回路の説明図、第３図はVDDのレベルを検出するVDD検出
回路の説明図、第４図は発振回路およびクロック切換え
回路の説明図、第５図は発振安定待機回路を含むシーケ
ンス制御回路の説明図、第６図はカメラ全体の動作の説
明図、第７図はカメラのレリーズ動作がなされるまで待
機している時の説明図、第８図はストロボ充電制御中の
説明図、第９図はカメラのレリーズ動作待機中のタイミ
ングについての説明図、第10図はストロボ充電中のタイ
ミングについての説明図である。 １……モータ駆動回路、２……ストロボ回路、３……VC
C検出回路、４……リニア部制御駆動回路、５……VDD検
出回路、６……動作周波数切換え回路、７……シーケン
ス制御回路、８……電池、17,60……定電流発生回路、1
8,61……基準電圧発生回路、200……CPU、201……カウ
ンタ。
構成の説明図、第２図はVCCのレベルを検出するVCC検出
回路の説明図、第３図はVDDのレベルを検出するVDD検出
回路の説明図、第４図は発振回路およびクロック切換え
回路の説明図、第５図は発振安定待機回路を含むシーケ
ンス制御回路の説明図、第６図はカメラ全体の動作の説
明図、第７図はカメラのレリーズ動作がなされるまで待
機している時の説明図、第８図はストロボ充電制御中の
説明図、第９図はカメラのレリーズ動作待機中のタイミ
ングについての説明図、第10図はストロボ充電中のタイ
ミングについての説明図である。 １……モータ駆動回路、２……ストロボ回路、３……VC
C検出回路、４……リニア部制御駆動回路、５……VDD検
出回路、６……動作周波数切換え回路、７……シーケン
ス制御回路、８……電池、17,60……定電流発生回路、1
8,61……基準電圧発生回路、200……CPU、201……カウ
ンタ。
Claims (1)
- 【請求項１】発振回路と、前記発振回路に応じて動作す
る制御回路と、前記発振回路が動作を開始してから所定
期間経過するまで前記制御回路に制御動作を行なわせな
いようにする阻止手段と、電源電圧応じて前記阻止手段
の作用する前記所定期間を変更する可変手段とを有する
ことを特徴とする制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233380A JPH0820662B2 (ja) | 1987-09-17 | 1987-09-17 | 制御装置 |
| US07/556,862 US5053804A (en) | 1987-07-10 | 1990-07-24 | Camera having computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233380A JPH0820662B2 (ja) | 1987-09-17 | 1987-09-17 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6476009A JPS6476009A (en) | 1989-03-22 |
| JPH0820662B2 true JPH0820662B2 (ja) | 1996-03-04 |
Family
ID=16954193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62233380A Expired - Lifetime JPH0820662B2 (ja) | 1987-07-10 | 1987-09-17 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820662B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5260132A (en) * | 1976-11-29 | 1977-05-18 | Canon Inc | Digital circuit for camera |
| JPS60120336A (ja) * | 1983-12-02 | 1985-06-27 | Canon Inc | カメラ |
| DE3434993A1 (de) * | 1984-05-21 | 1985-11-21 | Etablissement Sinoval, Vaduz | Schieblehre |
| JPH0834422B2 (ja) * | 1984-09-19 | 1996-03-29 | 株式会社ニコン | 電力供給装置 |
-
1987
- 1987-09-17 JP JP62233380A patent/JPH0820662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6476009A (en) | 1989-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06245409A (ja) | 電源損失センサ | |
| US5053804A (en) | Camera having computer | |
| JPH0450629B2 (ja) | ||
| JPH0686555A (ja) | 電源制御集積回路のための始動および始動方法 | |
| US7034587B2 (en) | Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits | |
| JP3801247B2 (ja) | 電気装置再起動回路 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JPH0820662B2 (ja) | 制御装置 | |
| US4196993A (en) | Still-camera film transport system with end-of-film motor deenergization | |
| JP2526572B2 (ja) | カメラ用電源回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPS5971525A (ja) | 状態制御装置 | |
| JP2710103B2 (ja) | カメラ | |
| US4550992A (en) | Motor drive control circuit | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP2794443B2 (ja) | 電源制御装置 | |
| JPS6111711Y2 (ja) | ||
| JPH01147442A (ja) | カメラ | |
| JP3285975B2 (ja) | カメラ制御用バイポーラｉｃ | |
| JPS6253130A (ja) | 電源共用回路システム | |
| JPH0266533A (ja) | ストロボ装置 | |
| JP2635363B2 (ja) | モード選択装置 | |
| JPS60191323A (ja) | モノリシツク集積回路 | |
| JPH0213287A (ja) | スピンドルモータ制御方式 | |
| JPH0786786B2 (ja) | マイクロコンピュータクロック供給制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |