JPH0213287A - スピンドルモータ制御方式 - Google Patents
スピンドルモータ制御方式Info
- Publication number
- JPH0213287A JPH0213287A JP15913388A JP15913388A JPH0213287A JP H0213287 A JPH0213287 A JP H0213287A JP 15913388 A JP15913388 A JP 15913388A JP 15913388 A JP15913388 A JP 15913388A JP H0213287 A JPH0213287 A JP H0213287A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- circuit
- signal
- level
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
- Motor And Converter Starters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク駆動装置等の直流モータを用いて
定速回転を得ることを必要とするスピンドルモータ制御
回路に係り、特に駆動回路の高信頼度化に好適なスピン
ドルモータ制御方式に関する。
定速回転を得ることを必要とするスピンドルモータ制御
回路に係り、特に駆動回路の高信頼度化に好適なスピン
ドルモータ制御方式に関する。
従来の装置は、特開昭57−3265号公報に記載のよ
うに、起動信号を受けてから実際に起動するまでの遅延
時間を任意に指定可能にすることにより、並列に複数台
運転する場合にも電源投入信号を起動信号にして複数台
の起動過度電流の重畳を防止するようになっていた。
うに、起動信号を受けてから実際に起動するまでの遅延
時間を任意に指定可能にすることにより、並列に複数台
運転する場合にも電源投入信号を起動信号にして複数台
の起動過度電流の重畳を防止するようになっていた。
上記従来技術は、単独運転での連続起動停止における発
熱という点には配慮がされておらず、単独運転時には、
遅延時間は指定された一定値に設定されるという問題点
があった。
熱という点には配慮がされておらず、単独運転時には、
遅延時間は指定された一定値に設定されるという問題点
があった。
本発明の目的は、装置の電源投入切断を含めたスピンド
ルモータ駆動回路の起動停止動作において、ある一定周
期以下の早い起動停止動作を防止することにより、駆動
回路の異常発熱による回路の故障を防止することにある
。
ルモータ駆動回路の起動停止動作において、ある一定周
期以下の早い起動停止動作を防止することにより、駆動
回路の異常発熱による回路の故障を防止することにある
。
[31ftを解決するための手段〕
上記目的は、モータ停止後、再び起動をかけることが許
可されるまでの適当な時間長作成手段を設けることによ
り達成される。
可されるまでの適当な時間長作成手段を設けることによ
り達成される。
前記時間長作成手段は、モータの起動命令もしくは電源
がオフとなるか、又はモータの起動が終って起動時の大
電流が、定速回転時の小電流となった時点で出るモータ
のREADY信号が、オンとなったいずれか早い方のタ
イミングで1時間長作成を行う。このため、電源電圧に
よる起動停止を行なわれCも、前記時間長作成回路は誤
動作することはない。また、時間長作成回路の時間以上
の停止後起動をかける通常の使用法では、起動時間に与
える影響はないため、通常使用状態で起動時間が延びる
ことはない。
がオフとなるか、又はモータの起動が終って起動時の大
電流が、定速回転時の小電流となった時点で出るモータ
のREADY信号が、オンとなったいずれか早い方のタ
イミングで1時間長作成を行う。このため、電源電圧に
よる起動停止を行なわれCも、前記時間長作成回路は誤
動作することはない。また、時間長作成回路の時間以上
の停止後起動をかける通常の使用法では、起動時間に与
える影響はないため、通常使用状態で起動時間が延びる
ことはない。
以下、本発明の一実施例を第1図により説明する。又、
第2図には、その動作を説明するタイムチャートを示す
。
第2図には、その動作を説明するタイムチャートを示す
。
5TART信号14はF/F 17のR端子とインバー
タ15の入力及び3人力NAND回路9の1人力とNA
ND回路12の入力に接続されている、3人力N A、
N D回路9の残り2つの入力のうち一つはインバー
タ15の出方とRDY検出回路21の出力信号ライン2
2とのNOR回路16出力で、そのNOR回路16の出
力はさらにF/F10のR端子に入っている。3人力N
AND回路の残り一人力はコンパレーター8からの出力
が接続されている。3人力NAND回路9の出力はF/
F10とF/F 17のS入力端子に接続されている。
タ15の入力及び3人力NAND回路9の1人力とNA
ND回路12の入力に接続されている、3人力N A、
N D回路9の残り2つの入力のうち一つはインバー
タ15の出方とRDY検出回路21の出力信号ライン2
2とのNOR回路16出力で、そのNOR回路16の出
力はさらにF/F10のR端子に入っている。3人力N
AND回路の残り一人力はコンパレーター8からの出力
が接続されている。3人力NAND回路9の出力はF/
F10とF/F 17のS入力端子に接続されている。
F/FIOの1側出力はNAND回路12の一方の入力
に接続され、そのNAND回路12の出力は抵抗13を
経て、ツェナーダイオード2のアノードとトランジスタ
3のベースに接続される。ツェナーダイオード2のカソ
ード側は電源VCCに接続される。
に接続され、そのNAND回路12の出力は抵抗13を
経て、ツェナーダイオード2のアノードとトランジスタ
3のベースに接続される。ツェナーダイオード2のカソ
ード側は電源VCCに接続される。
トランジスタ3のエミッタは抵抗1を通して電源vCC
に接続され、コレクタは、ダイオード4のアノードに接
続される。ダイオード4のカソードは抵抗5とコンデン
サ6及びコンパレータ8の一側入力に接続される。抵抗
5とコンデンサ6の片側はそれぞれグランドに接続され
る。
に接続され、コレクタは、ダイオード4のアノードに接
続される。ダイオード4のカソードは抵抗5とコンデン
サ6及びコンパレータ8の一側入力に接続される。抵抗
5とコンデンサ6の片側はそれぞれグランドに接続され
る。
コンパレータ8の+側入力には比較電位7 (VF)が
接続されている。F/F17の1側出力18はモータ駆
動回路19の入力に接続される。
接続されている。F/F17の1側出力18はモータ駆
動回路19の入力に接続される。
モータ駆動回路19の出力はモータ2oを駆動するよう
に接続される。モータ20は、RDY検出回路21に接
続され、そのRDY検出回路21の出力はRDY信号2
2となって+ NOR回路16の入力に接続される。
に接続される。モータ20は、RDY検出回路21に接
続され、そのRDY検出回路21の出力はRDY信号2
2となって+ NOR回路16の入力に接続される。
次に本発明による実施例の動作を説明する。
1=0において、5TART信号14がHレベルとなる
と、F/FIOの1側出力はHレベルとなり、コンデン
サ6は、ダイオード4を通して。
と、F/FIOの1側出力はHレベルとなり、コンデン
サ6は、ダイオード4を通して。
抵抗1.ツェナーダイオード2.トランジスタ3゜抵抗
13.及びNAND回路12によって構成される定電流
回路によって充電される。またF/F17の1側出力も
Hレベルとなり、モータ駆動回路19が動作し、モータ
20を廻しはじめる。モータ2oの回転数がRDY検出
回路21の検出レベルに達するとRDY信号22がHレ
ベルとなり、F/F 10のリセット端子RはLレベル
となるため1側出力信号11はLレベルとなり、コンデ
ンサ6への充電は止まり、この時点からコンデンサ6の
電荷は放電しはじめる。このコンデンサ6の電位がコン
パレータ8の+側電位VFより高い時点のt=2までの
間に、5TART信号がオン/オフしても、コンパレー
タ出力8がLレベルであるため%NAND回路9はLレ
ベルとならず、F/F17はセットされないためモータ
起動信号18はLレベルのままモータに対する再起動は
、コンデンサ6の電圧がVFとなるまでの、RDY後T
工経過するまでは、禁止される。同様に、モータの回転
数がRDY検出レベルまで達する前のし=3にオフし、
直ちにt=4においてオンした場合においては次のよう
になる。まず5TART信号14がオフとなった時点で
、F/FIOはリセットされ1側出力11はLレベルと
なり、コンデンサ6は抵抗5を通して放電しはじめると
ともにF/F 17もリセットされ、モータ起動信号1
8もLレベルとなり、モータは停止しはじめる。
13.及びNAND回路12によって構成される定電流
回路によって充電される。またF/F17の1側出力も
Hレベルとなり、モータ駆動回路19が動作し、モータ
20を廻しはじめる。モータ2oの回転数がRDY検出
回路21の検出レベルに達するとRDY信号22がHレ
ベルとなり、F/F 10のリセット端子RはLレベル
となるため1側出力信号11はLレベルとなり、コンデ
ンサ6への充電は止まり、この時点からコンデンサ6の
電荷は放電しはじめる。このコンデンサ6の電位がコン
パレータ8の+側電位VFより高い時点のt=2までの
間に、5TART信号がオン/オフしても、コンパレー
タ出力8がLレベルであるため%NAND回路9はLレ
ベルとならず、F/F17はセットされないためモータ
起動信号18はLレベルのままモータに対する再起動は
、コンデンサ6の電圧がVFとなるまでの、RDY後T
工経過するまでは、禁止される。同様に、モータの回転
数がRDY検出レベルまで達する前のし=3にオフし、
直ちにt=4においてオンした場合においては次のよう
になる。まず5TART信号14がオフとなった時点で
、F/FIOはリセットされ1側出力11はLレベルと
なり、コンデンサ6は抵抗5を通して放電しはじめると
ともにF/F 17もリセットされ、モータ起動信号1
8もLレベルとなり、モータは停止しはじめる。
次に5TART信号がオンとなるt=4においては、コ
ンデンサ6の電位はコンパレータ8の+側入力であるV
F7よりも高いためコンパレータ8の出力はLレベルと
なり、NAND回路9の出力はHレベルとなり、モータ
の起動は、モータオフとなったt=3からT1経過する
までは禁止される。また、電源電圧VCCによって装置
をオン/オフする場合においても、電源電圧vCCが確
立してから、5TART信号がHレベルとなるような通
常の論理においては、コンデンサ6の電荷は5TART
信号14によってオン/オフする場合と同様の動作とな
る。すなわち、電源電圧VCCをオフしてもトランジス
タ3側へのコンデンサ6からの放電電流はダイオード4
により阻止され、抵抗5によってのみ決まる時定数とな
る0以上のように、駆動回路の消費電力が最も太くなる
ような、モードはRDY後もしくは起動動作後の再起動
が、TL以下の短い時間となることを防止することが出
来る。ここでRDY検出レベルがモータの定常回転数に
近い値とすることによりT1’y−T。
ンデンサ6の電位はコンパレータ8の+側入力であるV
F7よりも高いためコンパレータ8の出力はLレベルと
なり、NAND回路9の出力はHレベルとなり、モータ
の起動は、モータオフとなったt=3からT1経過する
までは禁止される。また、電源電圧VCCによって装置
をオン/オフする場合においても、電源電圧vCCが確
立してから、5TART信号がHレベルとなるような通
常の論理においては、コンデンサ6の電荷は5TART
信号14によってオン/オフする場合と同様の動作とな
る。すなわち、電源電圧VCCをオフしてもトランジス
タ3側へのコンデンサ6からの放電電流はダイオード4
により阻止され、抵抗5によってのみ決まる時定数とな
る0以上のように、駆動回路の消費電力が最も太くなる
ような、モードはRDY後もしくは起動動作後の再起動
が、TL以下の短い時間となることを防止することが出
来る。ここでRDY検出レベルがモータの定常回転数に
近い値とすることによりT1’y−T。
L:T3となる。
尚、上記と同一の機能は第3図に示すようにモータ駆動
信号制御回路23と、無停電バッテリ24を備えたマイ
コンタイマー25の回路によるタイミング回路で行なっ
ても、同様の効果を得ることが出来る。
信号制御回路23と、無停電バッテリ24を備えたマイ
コンタイマー25の回路によるタイミング回路で行なっ
ても、同様の効果を得ることが出来る。
本発明によれば、モータのオフ後、再びオンするまでの
時間をある一定値以下に短くなるのを禁止することが出
来るので、駆動回路を短周期でオン/オフすることによ
るモータ駆動回路の異常発熱を防止することが出来、回
路の焼損を防止することが出来るとともに、ヒートシン
ク等の放電部品並びにトランジスタの小形化に効果があ
りより経済的な回路構成が可能となる。
時間をある一定値以下に短くなるのを禁止することが出
来るので、駆動回路を短周期でオン/オフすることによ
るモータ駆動回路の異常発熱を防止することが出来、回
路の焼損を防止することが出来るとともに、ヒートシン
ク等の放電部品並びにトランジスタの小形化に効果があ
りより経済的な回路構成が可能となる。
第1図は本発明のスピンドルモータ制御回路の一実施例
を示す回路図、第2図は、第1図でのタイムチャート、
第3図は、他の実施例を示す回路図である。 5・・・放電抵抗、6・・・充電コンデンサ、7・・・
比較電位、8・・・タイミング用コンパレータ、10・
・・タイミング用F/F、17・・・モータON用F/
F。 20・・・モータ、22・・・LDY信号、14・・・
5TART信号。
を示す回路図、第2図は、第1図でのタイムチャート、
第3図は、他の実施例を示す回路図である。 5・・・放電抵抗、6・・・充電コンデンサ、7・・・
比較電位、8・・・タイミング用コンパレータ、10・
・・タイミング用F/F、17・・・モータON用F/
F。 20・・・モータ、22・・・LDY信号、14・・・
5TART信号。
Claims (1)
- 1、記録媒体を回転駆動するスピンドルモータの制御回
路において、モータを停止してから次に再起動させるま
での時間がある所定の時間以下に短くならないように、
モータの停止もしくは定常回転信号のいずれか早い方の
タイミングを条件に、装置への電源供給が停止しても、
所定の時間長を作成する時間長作成手段を設け、該時間
長作成手段により作成された時間以降のみモータを再起
動させる手段を有することを特徴とするスピンドルモー
タ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913388A JPH0213287A (ja) | 1988-06-29 | 1988-06-29 | スピンドルモータ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913388A JPH0213287A (ja) | 1988-06-29 | 1988-06-29 | スピンドルモータ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0213287A true JPH0213287A (ja) | 1990-01-17 |
Family
ID=15686970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15913388A Pending JPH0213287A (ja) | 1988-06-29 | 1988-06-29 | スピンドルモータ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0213287A (ja) |
-
1988
- 1988-06-29 JP JP15913388A patent/JPH0213287A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0923688A (ja) | ブラシレスdcモータ用パワーダウン制動ラッチ | |
| JPH01198235A (ja) | 電流供給回路配置 | |
| US5986442A (en) | Load drive device having short-circuit protection function | |
| US5317244A (en) | Motor control unit provided with anti-burning device | |
| US5621288A (en) | Motor speed regulating circuit with starter and storage medium drive using the same | |
| JPH0213287A (ja) | スピンドルモータ制御方式 | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| JP3695966B2 (ja) | 半導体集積回路 | |
| JPH0441368Y2 (ja) | ||
| JP3285975B2 (ja) | カメラ制御用バイポーラic | |
| JPS60125195A (ja) | モ−タ駆動制御回路 | |
| JPS6337401B2 (ja) | ||
| JPS61121117A (ja) | メモリ−バツクアツプ制御装置 | |
| JPS5930284A (ja) | チツプセレクト制御回路 | |
| JP2579552B2 (ja) | Dcブラシレスモータ | |
| JPS5914810Y2 (ja) | 電源制御回路 | |
| JP2595653B2 (ja) | テープレコーダ | |
| JPH0421232Y2 (ja) | ||
| JP2584009B2 (ja) | フロッピディスク駆動装置 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JP2551135B2 (ja) | オフデレータイマ | |
| JPS626655Y2 (ja) | ||
| JPS6245482Y2 (ja) | ||
| JPS62114495A (ja) | 駆動回路制御装置 | |
| JPS58143629A (ja) | イニシヤライズ回路 |