JPH0820860B2 - 表示制御システム - Google Patents
表示制御システムInfo
- Publication number
- JPH0820860B2 JPH0820860B2 JP5141929A JP14192993A JPH0820860B2 JP H0820860 B2 JPH0820860 B2 JP H0820860B2 JP 5141929 A JP5141929 A JP 5141929A JP 14192993 A JP14192993 A JP 14192993A JP H0820860 B2 JPH0820860 B2 JP H0820860B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- display control
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、表示技術さらにはデ
ジタル画像情報を表示させる際の制御装置に適用して特
に有効な技術に関するもので、例えば、ＣＲＴ（ブラウ
ン管表示器）表示装置における表示制御装置に利用して
有効な技術に関するものである。
ジタル画像情報を表示させる際の制御装置に適用して特
に有効な技術に関するもので、例えば、ＣＲＴ（ブラウ
ン管表示器）表示装置における表示制御装置に利用して
有効な技術に関するものである。
【０００２】
【従来の技術】例えば、コンピュータなどによって記憶
装置に書込まれた画像情報をＣＲＴ表示装置に表示させ
るためには、その画像情報を読出すために記憶装置をア
クセスするとともに、そのアクセス間隔に応じた同期信
号を作成する必要がある。このような一連の処理動作を
例えばコンピュータシステムのＣＰＵ（中央処理装置）
に行なわせていたのでは、そのＣＰＵのタスクが大きく
なって全体の処理能力が著しく低下してしまう。そこ
で、上述した処理動作すなわち記憶装置の管理および同
期信号の作成などを独立して行なう専用の表示制御装置
が、先に本発明者らによって提案された（型番ＨＤ６８
４５，ＨＤ６８Ａ４５，ＨＤ６８４５Ｓなど：いずれも
日立製作所）。
装置に書込まれた画像情報をＣＲＴ表示装置に表示させ
るためには、その画像情報を読出すために記憶装置をア
クセスするとともに、そのアクセス間隔に応じた同期信
号を作成する必要がある。このような一連の処理動作を
例えばコンピュータシステムのＣＰＵ（中央処理装置）
に行なわせていたのでは、そのＣＰＵのタスクが大きく
なって全体の処理能力が著しく低下してしまう。そこ
で、上述した処理動作すなわち記憶装置の管理および同
期信号の作成などを独立して行なう専用の表示制御装置
が、先に本発明者らによって提案された（型番ＨＤ６８
４５，ＨＤ６８Ａ４５，ＨＤ６８４５Ｓなど：いずれも
日立製作所）。
【０００３】この表示制御装置は、いわゆるＣＲＴＣな
どとも呼ばれ、記憶装置に記憶された画像情報を、水平
走査ラインと垂直フレームとによって表示画面を構成す
る走査方式の表示装置に表示させるために、上記記憶装
置のアクセスタイミングに基づいた周期で歩進され、か
つカウント内容が周期的に循環するする走査カウンタを
備え、この走査カウンタのカウント内容に基づいて作成
されるアドレスデータによって上記記憶装置をアクセス
するとともにこの走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るような機能を持つ。このＣＲＴＣは半導体集積回路化
され、例えばＣＰＵのシステムバスに周辺装置として接
続されて使用される。これにより、ＣＰＵは面倒な表示
制御のためのタスクからハードウェア的にもソフトウェ
ア的にも解放され、システム全体の処理能力を向上させ
ることができる。
どとも呼ばれ、記憶装置に記憶された画像情報を、水平
走査ラインと垂直フレームとによって表示画面を構成す
る走査方式の表示装置に表示させるために、上記記憶装
置のアクセスタイミングに基づいた周期で歩進され、か
つカウント内容が周期的に循環するする走査カウンタを
備え、この走査カウンタのカウント内容に基づいて作成
されるアドレスデータによって上記記憶装置をアクセス
するとともにこの走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るような機能を持つ。このＣＲＴＣは半導体集積回路化
され、例えばＣＰＵのシステムバスに周辺装置として接
続されて使用される。これにより、ＣＰＵは面倒な表示
制御のためのタスクからハードウェア的にもソフトウェ
ア的にも解放され、システム全体の処理能力を向上させ
ることができる。
【０００４】
【発明が解決しようとする課題】ところで、本発明者
は、上記ＣＲＴＣを複数個使用し、各ＣＲＴＣによって
管理されるそれぞれの記憶装置に記憶された画像情報を
一つの表示画面に重ねて表示させることを検討した。し
かし、これを行わせるには、各ＣＲＴＣに与える基本ク
ロックを同じにしただけでは不十分であることが、本発
明者によって明らかにされた。すなわち、ＣＲＴＣで
は、例えばＣＲＴ表示装置に表示を行わせるために水平
同期信号および垂直同期信号を作り出す。この同期信号
は外部から与えられる基本クロックをカウントする走査
カウンタにより発生する。ここで、複数のＣＲＴＣがそ
れぞれ同じ基本クロックを基準にして互いに同じ周期信
号を発生しても、その同期信号の相互の位相は必ずしも
一致するとは限らない。例えば、ノイズ等により誤動作
していずれか一つのＣＲＴＣ内の走査カウンタのカウン
ト内容が他のＣＲＴＣのそれと一旦異なると、その異な
った状態が同期信号の位相差となって現われ、以後その
状態は修復されることなくそのまま続いてしまう。その
結果、重ね合わせられた画像の位置関係が乱されたり、
あるいは同期が乱されたりするようになる。
は、上記ＣＲＴＣを複数個使用し、各ＣＲＴＣによって
管理されるそれぞれの記憶装置に記憶された画像情報を
一つの表示画面に重ねて表示させることを検討した。し
かし、これを行わせるには、各ＣＲＴＣに与える基本ク
ロックを同じにしただけでは不十分であることが、本発
明者によって明らかにされた。すなわち、ＣＲＴＣで
は、例えばＣＲＴ表示装置に表示を行わせるために水平
同期信号および垂直同期信号を作り出す。この同期信号
は外部から与えられる基本クロックをカウントする走査
カウンタにより発生する。ここで、複数のＣＲＴＣがそ
れぞれ同じ基本クロックを基準にして互いに同じ周期信
号を発生しても、その同期信号の相互の位相は必ずしも
一致するとは限らない。例えば、ノイズ等により誤動作
していずれか一つのＣＲＴＣ内の走査カウンタのカウン
ト内容が他のＣＲＴＣのそれと一旦異なると、その異な
った状態が同期信号の位相差となって現われ、以後その
状態は修復されることなくそのまま続いてしまう。その
結果、重ね合わせられた画像の位置関係が乱されたり、
あるいは同期が乱されたりするようになる。
【０００５】この発明の目的は、複数のＣＲＴＣによっ
てそれぞれに管理される複数の画像情報を、相互に一定
の位置関係を保ちながら、一つの表示画面に重ねて表示
させることができるようにした表示技術を提供するもの
である。
てそれぞれに管理される複数の画像情報を、相互に一定
の位置関係を保ちながら、一つの表示画面に重ねて表示
させることができるようにした表示技術を提供するもの
である。
【０００６】また、テレビシステムのように独立の同期
信号系を持つ表示システムにて表示される画像情報とＣ
ＲＴＣによって管理される画像情報とを、相互に一定の
位置関係を保ちながら、一つの表示画面に重ねて表示さ
せることができるようにした表示技術を提供するもので
ある。
信号系を持つ表示システムにて表示される画像情報とＣ
ＲＴＣによって管理される画像情報とを、相互に一定の
位置関係を保ちながら、一つの表示画面に重ねて表示さ
せることができるようにした表示技術を提供するもので
ある。
【０００７】この発明の前記ならびにそのほかの目的と
新規な特徴については、本命最初の記述および添附図面
から明らかになるであろう。
新規な特徴については、本命最初の記述および添附図面
から明らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００９】すなわち、ＣＲＴＣ内にて同期信号を発生
するために設けた走査カウンタのカウント内容を外部か
らの信号によって強制的に一定の内容に初期化するよう
にしたものである。
するために設けた走査カウンタのカウント内容を外部か
らの信号によって強制的に一定の内容に初期化するよう
にしたものである。
【００１０】
【作用】上記した手段によれば、ＣＲＴＣ内の同期信号
と外部の同期信号との間の位相差が周期的にあるいは適
宜に修正され、これにより複数の画像情報を相互の位置
関係を乱さずに重ね合わせて表示されるようになる。
と外部の同期信号との間の位相差が周期的にあるいは適
宜に修正され、これにより複数の画像情報を相互の位置
関係を乱さずに重ね合わせて表示されるようになる。
【００１１】
【実施例】以下、この発明の代表的な実施例を図面を参
照しながら説明する。
照しながら説明する。
【００１２】なお、図面において同一あるいは相当する
部分は同一符号で示す。
部分は同一符号で示す。
【００１３】図１はこの発明にかかる表示制御装置の要
部一実施例を示す。
部一実施例を示す。
【００１４】同図に示す表示制御装置１０は、いわゆる
ＣＲＴＣとも呼ばれるものであって、先ず、その概要を
説明すると、記憶装置に記憶された画像情報を、水平走
査ラインと垂直フレームとによって表示画面を構成する
走査方式の表示装置に表示させるために、上記記憶装置
のアクセスタイミングに基づいた周期で歩進され、かつ
カウント内容が周期的に循環する走査カウンタＣ1，Ｃ2
を備える。この走査カウンタＣ1，Ｃ2のカウント内容Ｄ
1，Ｄ2に基づいて作成されるアドレスデータＡｄによっ
て上記記憶装置をアクセスする。これとともに、その走
査カウンタＣ1，Ｃ2のカウント内容Ｄ1，Ｄ2に基づいて
水平同期信号Ｈｓ及び垂直同期信号Ｖｓをそれぞれに発
生する。そして、上記走査カウンタＣ1，Ｃ2の内容が外
部から与えられる信号Ｅｘによって一定の値に初期化さ
れるようになっている。
ＣＲＴＣとも呼ばれるものであって、先ず、その概要を
説明すると、記憶装置に記憶された画像情報を、水平走
査ラインと垂直フレームとによって表示画面を構成する
走査方式の表示装置に表示させるために、上記記憶装置
のアクセスタイミングに基づいた周期で歩進され、かつ
カウント内容が周期的に循環する走査カウンタＣ1，Ｃ2
を備える。この走査カウンタＣ1，Ｃ2のカウント内容Ｄ
1，Ｄ2に基づいて作成されるアドレスデータＡｄによっ
て上記記憶装置をアクセスする。これとともに、その走
査カウンタＣ1，Ｃ2のカウント内容Ｄ1，Ｄ2に基づいて
水平同期信号Ｈｓ及び垂直同期信号Ｖｓをそれぞれに発
生する。そして、上記走査カウンタＣ1，Ｃ2の内容が外
部から与えられる信号Ｅｘによって一定の値に初期化さ
れるようになっている。
【００１５】ここで、上記走査カウンタＣ1，Ｃ2は水平
走査ラインの同期をとる第１の走査カウンタＣ1と垂直
フレームの同期をとる第２の走査カウンタＣ2とからな
り、この第１、第２の両走査カウンタＣ1，Ｃ2が外部か
ら与えられる信号によって共に一定のカウント内容に初
期化されるようになっている。
走査ラインの同期をとる第１の走査カウンタＣ1と垂直
フレームの同期をとる第２の走査カウンタＣ2とからな
り、この第１、第２の両走査カウンタＣ1，Ｃ2が外部か
ら与えられる信号によって共に一定のカウント内容に初
期化されるようになっている。
【００１６】そのほか、上記表示制御装置１０は半導体
集積回路化（ＬＳＩ化）され、例えばＣＰＵのシステム
バスに周辺装置として接続されて使用されるように構成
される。上記表示装置としては例えばインターレース
（飛越し）走査方式のＣＲＴ表示装置が使用される。ま
た、上記記憶装置はリフレッシュメモリあるいはビデオ
ＲＡＭ（ＶＲＡＭ）などと呼ばれるもので、通常はＲＡ
Ｍ（ランダム・アクセス・メモリ）が使用される。
集積回路化（ＬＳＩ化）され、例えばＣＰＵのシステム
バスに周辺装置として接続されて使用されるように構成
される。上記表示装置としては例えばインターレース
（飛越し）走査方式のＣＲＴ表示装置が使用される。ま
た、上記記憶装置はリフレッシュメモリあるいはビデオ
ＲＡＭ（ＶＲＡＭ）などと呼ばれるもので、通常はＲＡ
Ｍ（ランダム・アクセス・メモリ）が使用される。
【００１７】図１についてさらに具体的に説明すると、
同図に示す装置は、上述した第１、第２の走査カウンタ
Ｃ1，Ｃ2のほかに、アクセス・タイミング検出カウンタ
Ｃ0、データ比較回路ＣＰ0，ＣＰ1，ＣＰ2、アドレス発
生回路２０、インターレース制御回路１２、パルス切出
し回路１４、端子切換回路１６、ＡＮＤゲートＧ１など
を有する。また、図示を省略するが、外部から書込可能
な制御レジスタ群が設けられ、これらのレジスタ群に書
込まれる内容によって表示制御装置１０の各種の動作モ
ードが設定あるいは選択されるようになっている。上記
データ比較回路ＣＰ1，ＣＰ2の比較基準値Ｒ1，Ｒ2、上
記端子切換回路１６の切換一実施例を定める制御信号Ｒ
4なども、上記制御レジスタ群によって設定される。
同図に示す装置は、上述した第１、第２の走査カウンタ
Ｃ1，Ｃ2のほかに、アクセス・タイミング検出カウンタ
Ｃ0、データ比較回路ＣＰ0，ＣＰ1，ＣＰ2、アドレス発
生回路２０、インターレース制御回路１２、パルス切出
し回路１４、端子切換回路１６、ＡＮＤゲートＧ１など
を有する。また、図示を省略するが、外部から書込可能
な制御レジスタ群が設けられ、これらのレジスタ群に書
込まれる内容によって表示制御装置１０の各種の動作モ
ードが設定あるいは選択されるようになっている。上記
データ比較回路ＣＰ1，ＣＰ2の比較基準値Ｒ1，Ｒ2、上
記端子切換回路１６の切換一実施例を定める制御信号Ｒ
4なども、上記制御レジスタ群によって設定される。
【００１８】上記表示制御装置１０には基本クロックφ
が入力される。この基本クロックφは、例えば表示装置
１０が接続されるシステムのクロックに同期したもので
ある。この基本クロックφはアクセスタイミング検出カ
ウンタＣ0のカウント入力となる。このカウンタＣ0は上
記基本クロックφによって歩進され、そのカウント内容
Ｄ0がデータ比較回路ＣＰ0の比較基準値Ｒ0に達する
と、リセットされて初期値（０）からカウントを再開す
るようになっている。つまり、カウント内容Ｄ0が周期
的に循環するようになっている。そして、その循環周期
毎に上記データ比較回路ＣＰ0から出力されるパルス信
号Ｐ0が、画像情報を記憶している記憶装置（ＲＡＭ）
のアクセス制御信号ＣＥとして外部へ出力される。これ
により、上記記憶装置が一定周期ごとにアクセスされ、
各アクセスタイミングごとに１ワード（例えば８ビット
あるいは１６ビット）分の画素情報が読出される。
が入力される。この基本クロックφは、例えば表示装置
１０が接続されるシステムのクロックに同期したもので
ある。この基本クロックφはアクセスタイミング検出カ
ウンタＣ0のカウント入力となる。このカウンタＣ0は上
記基本クロックφによって歩進され、そのカウント内容
Ｄ0がデータ比較回路ＣＰ0の比較基準値Ｒ0に達する
と、リセットされて初期値（０）からカウントを再開す
るようになっている。つまり、カウント内容Ｄ0が周期
的に循環するようになっている。そして、その循環周期
毎に上記データ比較回路ＣＰ0から出力されるパルス信
号Ｐ0が、画像情報を記憶している記憶装置（ＲＡＭ）
のアクセス制御信号ＣＥとして外部へ出力される。これ
により、上記記憶装置が一定周期ごとにアクセスされ、
各アクセスタイミングごとに１ワード（例えば８ビット
あるいは１６ビット）分の画素情報が読出される。
【００１９】また、上記パルス信号Ｐ0は第１の走査カ
ウンタＣ1のカウント入力となる。このカウンタＣ1はそ
の入力パルス信号Ｐ0によって歩進され、そのカウント
内容Ｄ1がデータ比較回路ＣＰ1の比較基準値Ｒ1に達す
ると、リセットされて初期値（０）からカウントを再開
するようになっている。つまり、カウント内容Ｄ1が周
期的に循環するようになっている。そして、その循環周
期ごとに上記データ比較回路ＣＰ1から出力されるパル
ス信号Ｐ1が、インターレース制御回路１２を経てＣＲ
Ｔ表示装置の水平同期信号Ｈｓとして外部へ出力され
る。このとき、第１の走査カウンタＣ1の循環周期は、
上記記憶装置から１水平走査分の画像情報が読出される
期間に相当するものとされる。つまり、ラスタ１本分の
画像情報が読出されたときに第１の走査カウンタＣ1の
カウント内容Ｄ1が初期値（０）に戻るように上記比較
基準値Ｒ1が設定されている。
ウンタＣ1のカウント入力となる。このカウンタＣ1はそ
の入力パルス信号Ｐ0によって歩進され、そのカウント
内容Ｄ1がデータ比較回路ＣＰ1の比較基準値Ｒ1に達す
ると、リセットされて初期値（０）からカウントを再開
するようになっている。つまり、カウント内容Ｄ1が周
期的に循環するようになっている。そして、その循環周
期ごとに上記データ比較回路ＣＰ1から出力されるパル
ス信号Ｐ1が、インターレース制御回路１２を経てＣＲ
Ｔ表示装置の水平同期信号Ｈｓとして外部へ出力され
る。このとき、第１の走査カウンタＣ1の循環周期は、
上記記憶装置から１水平走査分の画像情報が読出される
期間に相当するものとされる。つまり、ラスタ１本分の
画像情報が読出されたときに第１の走査カウンタＣ1の
カウント内容Ｄ1が初期値（０）に戻るように上記比較
基準値Ｒ1が設定されている。
【００２０】上記第１の走査カウンタＣ1の循環周期ご
とに発せられるパルス信号Ｐ1は、第２の走査カウンタ
Ｃ2のカウント入力となる。このカウンタＣ2はその入力
パルス信号Ｐ1によって歩進され、そのカウント内容Ｄ2
がデータ比較回路ＣＰ2の比較基準値Ｒ2に達すると、リ
セットされて初期値（０）からカウントを再開するよう
になっている。つまり、この第２の走査カウンタＣ
2も、そのカウント内容Ｄ2が周期的に循環するようにな
っている。そして、その循環周期ごとに上記データ比較
回路ＣＰ2から出力されるパルス信号Ｐ2がインターレー
ス制御回路１２を経てＣＲＴ表示装置の垂直同期信号Ｖ
ｓとして外部へ出力される。このとき、第２の走査カウ
ンタＣ2の循環周期は、上記記憶装置から１フィールド
分の画像情報が読出される期間に相当するものとされ
る。つまり、表示画面を構成するラスタの総本数の１／
２に相当する画像情報が読出されたときに第２の走査カ
ウンタＣ2のカウント内容Ｄ2が初期値（０）に戻るよう
に、上記比較基準値Ｒ2が設定されている。そして、こ
の第２の走査カウンタＣ2の循環周期が２回繰り返され
るごとに２フィールド分すなわち１フレーム分の画像情
報が読出されて、ＣＲＴ表示装置にインターレース方式
で表示されるようになる。例えば、通常のテレビ方式の
ＣＲＴ表示装置に表示を行わせる場合は、毎秒約６０回
の垂直同期信号Ｖｓが作成され、これにより毎秒３０コ
マのフレームが作成される。
とに発せられるパルス信号Ｐ1は、第２の走査カウンタ
Ｃ2のカウント入力となる。このカウンタＣ2はその入力
パルス信号Ｐ1によって歩進され、そのカウント内容Ｄ2
がデータ比較回路ＣＰ2の比較基準値Ｒ2に達すると、リ
セットされて初期値（０）からカウントを再開するよう
になっている。つまり、この第２の走査カウンタＣ
2も、そのカウント内容Ｄ2が周期的に循環するようにな
っている。そして、その循環周期ごとに上記データ比較
回路ＣＰ2から出力されるパルス信号Ｐ2がインターレー
ス制御回路１２を経てＣＲＴ表示装置の垂直同期信号Ｖ
ｓとして外部へ出力される。このとき、第２の走査カウ
ンタＣ2の循環周期は、上記記憶装置から１フィールド
分の画像情報が読出される期間に相当するものとされ
る。つまり、表示画面を構成するラスタの総本数の１／
２に相当する画像情報が読出されたときに第２の走査カ
ウンタＣ2のカウント内容Ｄ2が初期値（０）に戻るよう
に、上記比較基準値Ｒ2が設定されている。そして、こ
の第２の走査カウンタＣ2の循環周期が２回繰り返され
るごとに２フィールド分すなわち１フレーム分の画像情
報が読出されて、ＣＲＴ表示装置にインターレース方式
で表示されるようになる。例えば、通常のテレビ方式の
ＣＲＴ表示装置に表示を行わせる場合は、毎秒約６０回
の垂直同期信号Ｖｓが作成され、これにより毎秒３０コ
マのフレームが作成される。
【００２１】また、第１、第２の走査カウンタＣ1，Ｃ2
の各カウント内容Ｄ1，Ｄ2はアドレス発生回路２０に与
えられる。アドレス発生回路２０は、その２つのカウン
ト内容Ｄ1，Ｄ2に基づいて上記記憶装置をアクセスする
ためのアドレスデータＡｄを作成する。これにより、上
記記憶装置に記憶された画像情報が上記同期信号Ｈｓ，
Ｖｓに同期して読出されるようになる。
の各カウント内容Ｄ1，Ｄ2はアドレス発生回路２０に与
えられる。アドレス発生回路２０は、その２つのカウン
ト内容Ｄ1，Ｄ2に基づいて上記記憶装置をアクセスする
ためのアドレスデータＡｄを作成する。これにより、上
記記憶装置に記憶された画像情報が上記同期信号Ｈｓ，
Ｖｓに同期して読出されるようになる。
【００２２】上記インターレース制御回路１２は、いわ
ゆる飛越し走査を行わせるために、水平同期信号Ｈｓに
ダミーラスタを挿入したり、また垂直同期信号Ｖｓの位
相を１回おきに１／２水平走査期間分だけずらしたりす
る走査を行なう。このために、このインターレース制御
回路１２は、奇数番目のフィールド期間と偶数番目のフ
ィールド期間を弁別する機能を備えている。この機能
は、例えば垂直同期信号によって歩進される２進フリッ
プフロップを用いて簡単に得ることができる。従って、
上記インターレース制御回路１２からは、例えば奇数フ
ィールド期間（あるいは偶数フィールド期間）だけ能動
化する奇数フィールド（あるいは偶数フィールド）検出
信号Ｖｉを１フレームごとに得ることができる。
ゆる飛越し走査を行わせるために、水平同期信号Ｈｓに
ダミーラスタを挿入したり、また垂直同期信号Ｖｓの位
相を１回おきに１／２水平走査期間分だけずらしたりす
る走査を行なう。このために、このインターレース制御
回路１２は、奇数番目のフィールド期間と偶数番目のフ
ィールド期間を弁別する機能を備えている。この機能
は、例えば垂直同期信号によって歩進される２進フリッ
プフロップを用いて簡単に得ることができる。従って、
上記インターレース制御回路１２からは、例えば奇数フ
ィールド期間（あるいは偶数フィールド期間）だけ能動
化する奇数フィールド（あるいは偶数フィールド）検出
信号Ｖｉを１フレームごとに得ることができる。
【００２３】ここで、ＡＮＤゲートＧ1によって、上記
インターレース制御回路１２から得られる奇数フィール
ド検出信号Ｖｉと上記第２の走査カウンタＣ2の循環周
期ごとに発せられるパルス信号Ｐ2との論理積をとる
と、奇数番目の垂直同期信号だけが抽出される。このよ
うにして抽出される奇数番面の垂直同期信号は、上記端
子切換回路１６を経て外部同期信号Ｅｘとして表示制御
装置１０の外部へ導出されるようになっている。
インターレース制御回路１２から得られる奇数フィール
ド検出信号Ｖｉと上記第２の走査カウンタＣ2の循環周
期ごとに発せられるパルス信号Ｐ2との論理積をとる
と、奇数番目の垂直同期信号だけが抽出される。このよ
うにして抽出される奇数番面の垂直同期信号は、上記端
子切換回路１６を経て外部同期信号Ｅｘとして表示制御
装置１０の外部へ導出されるようになっている。
【００２４】以上、外部へ同期信号Ｅｘを発する部分に
ついて説明したが、上記表示制御回路１０は外部からの
同期信号Ｅｘを受けるようにも構成されている。この外
部からの同期信号Ｅｘは、外部へ出力される上記同期信
号Ｅｘと同じく、奇数番目（あるいは偶数番目）だけの
垂直同期信号である。外部からの同期信号Ｅｘは上記端
子切換回路１６を経てパルス切出し回路１４に入力され
る。パルス切出し回路１４では、外部同期信号Ｅｘから
幅の狭いパルスを切出す。そして、この切出された狭幅
のパルスを各カウンタＣ0，Ｃ1，Ｃ2にクリアー信号
（リセット信号）ＣＲとして分配するようになってい
る。これにより、外部同期信号Ｅｘが入力されると、こ
れに同期して各カウンタＣ0，Ｃ1，Ｃ2のカウント内容
Ｄ0，Ｄ1，Ｄ2が一斉に初期化（０にリセット）される
ようになる。この初期化は、例えば上記外部同期信号Ｅ
ｘが同一構成の表示制御装置１０からのものであれば、
１フレームごとに行われる。従って、仮に各カウンタＣ
0，Ｃ1，Ｃ2内のいずれかにカウントエラーなどが生じ
ても、そのエラーは次のフレーム期間の開始時に自動的
に修正される。これにより、複数の表示制御装置間での
相互の同期を確実に合わせ続けることができ、複数の記
憶装置に記載された画像情報を常に正しい位置関係で重
ね合わせて表示させることができるようになる。この結
果、例えば複数の画像を合成して複数あるいは多様な画
像を構成するといったようなことも簡単かつ高速に行え
るようになる。
ついて説明したが、上記表示制御回路１０は外部からの
同期信号Ｅｘを受けるようにも構成されている。この外
部からの同期信号Ｅｘは、外部へ出力される上記同期信
号Ｅｘと同じく、奇数番目（あるいは偶数番目）だけの
垂直同期信号である。外部からの同期信号Ｅｘは上記端
子切換回路１６を経てパルス切出し回路１４に入力され
る。パルス切出し回路１４では、外部同期信号Ｅｘから
幅の狭いパルスを切出す。そして、この切出された狭幅
のパルスを各カウンタＣ0，Ｃ1，Ｃ2にクリアー信号
（リセット信号）ＣＲとして分配するようになってい
る。これにより、外部同期信号Ｅｘが入力されると、こ
れに同期して各カウンタＣ0，Ｃ1，Ｃ2のカウント内容
Ｄ0，Ｄ1，Ｄ2が一斉に初期化（０にリセット）される
ようになる。この初期化は、例えば上記外部同期信号Ｅ
ｘが同一構成の表示制御装置１０からのものであれば、
１フレームごとに行われる。従って、仮に各カウンタＣ
0，Ｃ1，Ｃ2内のいずれかにカウントエラーなどが生じ
ても、そのエラーは次のフレーム期間の開始時に自動的
に修正される。これにより、複数の表示制御装置間での
相互の同期を確実に合わせ続けることができ、複数の記
憶装置に記載された画像情報を常に正しい位置関係で重
ね合わせて表示させることができるようになる。この結
果、例えば複数の画像を合成して複数あるいは多様な画
像を構成するといったようなことも簡単かつ高速に行え
るようになる。
【００２５】ここで、本実施例においては、上記外部同
期信号Ｅｘを外部へ出力するか、あるいは外部から入力
するかが、上記端子切換回路１６の切換状態によって定
まるようになっている。さらに、この端子切換回路１６
の切換状態は、前記レジスタ群によって設定される制御
信号Ｒ4によって制御される。従って、上記表示制御装
置１０をマスターとして使用するか、あるいはスレーブ
として使用するかは、その使用に際して行なう外部から
上述した図示されていないレジスタ群への設定操作によ
り自由に選ぶことができる。これとともに、複数の表示
制御装置を相互に同期させるための信号Ｅｘの入出力端
子は、わずか１本だけで済むようになる。
期信号Ｅｘを外部へ出力するか、あるいは外部から入力
するかが、上記端子切換回路１６の切換状態によって定
まるようになっている。さらに、この端子切換回路１６
の切換状態は、前記レジスタ群によって設定される制御
信号Ｒ4によって制御される。従って、上記表示制御装
置１０をマスターとして使用するか、あるいはスレーブ
として使用するかは、その使用に際して行なう外部から
上述した図示されていないレジスタ群への設定操作によ
り自由に選ぶことができる。これとともに、複数の表示
制御装置を相互に同期させるための信号Ｅｘの入出力端
子は、わずか１本だけで済むようになる。
【００２６】図２は上述した表示制御装置の動作例を示
すタイミングチャートである。
すタイミングチャートである。
【００２７】同図において、Ｔａは記憶装置のアクセス
サイクルを、Ｔｈは水平走査期間を、Ｔｖはフィールド
期間を、そしてＴｓは１フレームごとに発せられる外部
同期信号Ｅｘの周期をそれぞれ示す。
サイクルを、Ｔｈは水平走査期間を、Ｔｖはフィールド
期間を、そしてＴｓは１フレームごとに発せられる外部
同期信号Ｅｘの周期をそれぞれ示す。
【００２８】また、図３は上述した表示制御装置１０の
使用例を示す。
使用例を示す。
【００２９】同図に示す使用例では、２つの表示制御装
置１０Ａ，１０Ｂが使用されている。各表示制御装置１
０Ａ，１０Ｂはそれぞれコンピュータシステム１００の
アドレスバスＡＢおよびデータバスＤＢに接続されるこ
とにより、そのコンピュータシステム１００の周辺装置
として動作するようになっている。コンピュータシステ
ム１００は、例えばＣＰＵ，ＲＯＭ，ＲＡＭ及びＩ／Ｏ
などによって構成されている。
置１０Ａ，１０Ｂが使用されている。各表示制御装置１
０Ａ，１０Ｂはそれぞれコンピュータシステム１００の
アドレスバスＡＢおよびデータバスＤＢに接続されるこ
とにより、そのコンピュータシステム１００の周辺装置
として動作するようになっている。コンピュータシステ
ム１００は、例えばＣＰＵ，ＲＯＭ，ＲＡＭ及びＩ／Ｏ
などによって構成されている。
【００３０】各表示制御装置（ＣＲＴ１，ＣＲＴ２）１
０Ａ，１０Ｂはそれぞれ画像情報が記憶される記憶装置
（ＶＲＡＭ）３０Ａ，３０Ｂを管理する。各記憶装置３
０Ａ，３０Ｂからそれぞれ読出される画像情報は、パラ
レル−シリアル変換回路（Ｐ／Ｓ変換回路）３２Ａ，３
２Ｂによってシリアルな画像信号Ｓａ，Ｓｂに変換され
た後、表示制御装置１０Ａから出力される垂直同期信号
Ｖｓおよび水平同期信号Ｈｓとともに、ビデオコントロ
ーラ４０に入力される。ビデオコントローラ４０は、そ
の入力信号に基づいてＣＲＴ表示装置５０の画像信号Ｓ
ａｂと同期信号Ｓｓを作成する。これにより、ＣＲＴ表
示装置５０には、２つの記憶装置３０Ａ，３０Ｂから読
出される画像情報Ｓａ，Ｓｂが相互に重ね合わせられた
状態で表示される。
０Ａ，１０Ｂはそれぞれ画像情報が記憶される記憶装置
（ＶＲＡＭ）３０Ａ，３０Ｂを管理する。各記憶装置３
０Ａ，３０Ｂからそれぞれ読出される画像情報は、パラ
レル−シリアル変換回路（Ｐ／Ｓ変換回路）３２Ａ，３
２Ｂによってシリアルな画像信号Ｓａ，Ｓｂに変換され
た後、表示制御装置１０Ａから出力される垂直同期信号
Ｖｓおよび水平同期信号Ｈｓとともに、ビデオコントロ
ーラ４０に入力される。ビデオコントローラ４０は、そ
の入力信号に基づいてＣＲＴ表示装置５０の画像信号Ｓ
ａｂと同期信号Ｓｓを作成する。これにより、ＣＲＴ表
示装置５０には、２つの記憶装置３０Ａ，３０Ｂから読
出される画像情報Ｓａ，Ｓｂが相互に重ね合わせられた
状態で表示される。
【００３１】ここで、２つの表示制御装置１０Ａ，１０
Ｂのうち、一方の装置１０Ａは１フレーム周期ごとに外
部へ同期信号Ｅｘを発するように設定されている。ま
た、他方の装置１０Ｂは、一方の装置１０Ａから発せら
れる外部同期信号Ｅｘを入力するように設定されてい
る。すなわち、表示制御装置を使用する際に、コンピュ
ータシステム１００によって、表示制御装置１０Ａがマ
スターとなるように、その内部のレジスタが設定され、
表示制御装置１０Ｂがスレーブとなるように、その内部
のレジスタが設定されている。これにより、一方の表示
制御装置１０Ａがマスターとして、また他方の表示制御
装置１０Ｂがスレーブとしてそれぞれ動作し、装置１０
Ｂが装置１０Ａに確実に追従して同期するようになって
いる。
Ｂのうち、一方の装置１０Ａは１フレーム周期ごとに外
部へ同期信号Ｅｘを発するように設定されている。ま
た、他方の装置１０Ｂは、一方の装置１０Ａから発せら
れる外部同期信号Ｅｘを入力するように設定されてい
る。すなわち、表示制御装置を使用する際に、コンピュ
ータシステム１００によって、表示制御装置１０Ａがマ
スターとなるように、その内部のレジスタが設定され、
表示制御装置１０Ｂがスレーブとなるように、その内部
のレジスタが設定されている。これにより、一方の表示
制御装置１０Ａがマスターとして、また他方の表示制御
装置１０Ｂがスレーブとしてそれぞれ動作し、装置１０
Ｂが装置１０Ａに確実に追従して同期するようになって
いる。
【００３２】図４はこの発明の別の実施例を示す。
【００３３】同図に示す実施例は、前述した表示制御装
置１０を用いたものであって、テレビシステム６０のよ
うに独立の同期信号系を持つ表示システムにて表示され
る画像情報Ｓｔと上記表示制御装置１０によって管理さ
れる画像情報Ｓｃとを、相互に一定の位置関係を保ちな
がら、１つのＣＲＴ表示装置５０に重ねて表示させるこ
とができるようにしたものである。
置１０を用いたものであって、テレビシステム６０のよ
うに独立の同期信号系を持つ表示システムにて表示され
る画像情報Ｓｔと上記表示制御装置１０によって管理さ
れる画像情報Ｓｃとを、相互に一定の位置関係を保ちな
がら、１つのＣＲＴ表示装置５０に重ねて表示させるこ
とができるようにしたものである。
【００３４】表示制御装置１０については、前述したも
のと同様、記憶装置３０に記憶された画像情報を、水平
走査ラインと垂直フレームとによって表示画面を構成す
る飛越し走査方式の表示装置すなわちこの場合はＣＲＴ
表示装置５０に表示させるために、上記記憶装置３０の
アクセスタイミングに基づいた周期で歩進され、かつカ
ウント内容が周期的に循環する走査カウンタを備えてい
る。そして、この走査カウンタのカウント内容に基づい
て作成されるアドレスデータＡｄによって上記記憶装置
３０をアクセスするように構成されている。また、走査
カウンタのカウント内容に基づいて水平および垂直の同
期信号を作成するようになっている。
のと同様、記憶装置３０に記憶された画像情報を、水平
走査ラインと垂直フレームとによって表示画面を構成す
る飛越し走査方式の表示装置すなわちこの場合はＣＲＴ
表示装置５０に表示させるために、上記記憶装置３０の
アクセスタイミングに基づいた周期で歩進され、かつカ
ウント内容が周期的に循環する走査カウンタを備えてい
る。そして、この走査カウンタのカウント内容に基づい
て作成されるアドレスデータＡｄによって上記記憶装置
３０をアクセスするように構成されている。また、走査
カウンタのカウント内容に基づいて水平および垂直の同
期信号を作成するようになっている。
【００３５】テレビシステム６０は、該テレビシステム
６０側の画像情報Ｓｔを、独立に作成された同期信号Ｓ
ｓを用いてＣＲＴ表示装置５０に表示させる。
６０側の画像情報Ｓｔを、独立に作成された同期信号Ｓ
ｓを用いてＣＲＴ表示装置５０に表示させる。
【００３６】ここで、上記表示制御装置１０は、位相差
検出回路６２、ＡＮＤゲートＧ１１，およびＰＬＬ（フ
ェーズ・ロックド・ループ）などを用いて構成された基
本クロック発生回路６４などとともに使用される。
検出回路６２、ＡＮＤゲートＧ１１，およびＰＬＬ（フ
ェーズ・ロックド・ループ）などを用いて構成された基
本クロック発生回路６４などとともに使用される。
【００３７】基本クロック発生回路６４は、テレビシス
テム６０から発せられる水平同期信号Ｈｓｔに基づい
て、上記表示制御装置１０の基本クロックφを作成す
る。表示制御装置１０はその基本クロックφに基づい
て、上記記憶装置３０のアクセス制御信号、アドレスデ
ータＡｄ、垂直同期信号Ｖｓなどを作成する。
テム６０から発せられる水平同期信号Ｈｓｔに基づい
て、上記表示制御装置１０の基本クロックφを作成す
る。表示制御装置１０はその基本クロックφに基づい
て、上記記憶装置３０のアクセス制御信号、アドレスデ
ータＡｄ、垂直同期信号Ｖｓなどを作成する。
【００３８】また、上記位相差検出回路６２は、上記表
示制御装置１０から発せられる垂直同期信号Ｖｓとテレ
ビシステム６０から発せられる垂直同期信号Ｖｓｔとの
位相差を検出する。図５に、位相差検出回路６２とＡＮ
Ｄゲート１１により発生される外部同期信号Ｅｘのタイ
ミングチャートを示す。なお、破線で示されたタイミン
グは、位相差検出回路６２の内部で用いられる比較信号
である。ここで、図５に示すように位相差検出回路６２
では表示制御装置１０から発せられる垂直同期信号Ｖｓ
とテレビシステム６０から発せられる垂直同期信号Ｖｓ
ｔとの位相検出を垂直同期信号のあいだの関係を比較し
ながら行っている。（垂直同期信号が奇数番目か偶数番
目かを検出し、比較を行なう）。これにより、ＡＮＤゲ
ートＧ１１によって上記位相差検出回路６２の検出出力
と上記テレビシステム６０から発せられる垂直同期信号
Ｖｓｔとの論理積をとることにより、垂直同期信号Ｖｓ
ｔに同期下パルス出力が得られる。このパルス出力を外
部同期信号Ｅｘとして上記表示制御装置１０に与えるこ
とにより、該表示制御装置１０内の各カウンタの内容の
初期化タイミングをテレビシステム６０側の奇数番目
（偶数番目）の垂直同期信号に周期的に同期させること
ができる。
示制御装置１０から発せられる垂直同期信号Ｖｓとテレ
ビシステム６０から発せられる垂直同期信号Ｖｓｔとの
位相差を検出する。図５に、位相差検出回路６２とＡＮ
Ｄゲート１１により発生される外部同期信号Ｅｘのタイ
ミングチャートを示す。なお、破線で示されたタイミン
グは、位相差検出回路６２の内部で用いられる比較信号
である。ここで、図５に示すように位相差検出回路６２
では表示制御装置１０から発せられる垂直同期信号Ｖｓ
とテレビシステム６０から発せられる垂直同期信号Ｖｓ
ｔとの位相検出を垂直同期信号のあいだの関係を比較し
ながら行っている。（垂直同期信号が奇数番目か偶数番
目かを検出し、比較を行なう）。これにより、ＡＮＤゲ
ートＧ１１によって上記位相差検出回路６２の検出出力
と上記テレビシステム６０から発せられる垂直同期信号
Ｖｓｔとの論理積をとることにより、垂直同期信号Ｖｓ
ｔに同期下パルス出力が得られる。このパルス出力を外
部同期信号Ｅｘとして上記表示制御装置１０に与えるこ
とにより、該表示制御装置１０内の各カウンタの内容の
初期化タイミングをテレビシステム６０側の奇数番目
（偶数番目）の垂直同期信号に周期的に同期させること
ができる。
【００３９】なお、この場合の表示制御装置１０は、例
えばコンピュータシステム１００側からの指令により、
スレーブとして動作するように予め設定されている。
えばコンピュータシステム１００側からの指令により、
スレーブとして動作するように予め設定されている。
【００４０】以上のようにして、テレビシステム６０の
ように独立の同期信号系を持つ表示システムにて表示さ
れる画像情報Ｓｔと上記表示制御装置１０によって管理
される画像情報Ｓｃとを、相互に一定の位置関係を保ち
ながら、一つの表示画面に重ねて表示させることができ
る。
ように独立の同期信号系を持つ表示システムにて表示さ
れる画像情報Ｓｔと上記表示制御装置１０によって管理
される画像情報Ｓｃとを、相互に一定の位置関係を保ち
ながら、一つの表示画面に重ねて表示させることができ
る。
【００４１】（１）上記実施例は、走査カウンタのカウ
ント内容に基づい作成されるアドレスデータによって上
記記憶装置をアクセスするとともに、この走査カウンタ
のカウント内容に基づいて水平同期信号および垂直同期
信号をそれぞれに発生するように構成し、これととも
に、上記走査カウンタのカウント内容が外部から与えら
れる信号によって一定の値に初期化されるようにしたこ
とにより、複数のＣＲＴＣによってそれぞれに管理され
る複数の画像情報を、相互に一定の位置関係を保ちなが
ら、一つの表示画面に重ねて表示させることができると
いう効果が得られる。
ント内容に基づい作成されるアドレスデータによって上
記記憶装置をアクセスするとともに、この走査カウンタ
のカウント内容に基づいて水平同期信号および垂直同期
信号をそれぞれに発生するように構成し、これととも
に、上記走査カウンタのカウント内容が外部から与えら
れる信号によって一定の値に初期化されるようにしたこ
とにより、複数のＣＲＴＣによってそれぞれに管理され
る複数の画像情報を、相互に一定の位置関係を保ちなが
ら、一つの表示画面に重ねて表示させることができると
いう効果が得られる。
【００４２】（２）上記実施例は、走査カウンタのカウ
ント内容に基づいて作成されるアドレスデータによって
上記記憶装置をアクセスするとともに、この走査カウン
タのカウント内容に基づいて水平同期信号及び垂直同期
信号をそれぞれに発生するように構成し、これととも
に、奇数番目あるいは偶数番目のいずれか一方の垂直同
期信号に同期する信号を外部へ出力するようにしたこと
により、複数のＣＲＴＣによってそれぞれに管理される
複数の画像情報を、相互に一定の位置関係を保ちなが
ら、飛越して走査方式の表示装置に重ねて表示させるこ
とができるという効果が得られる。
ント内容に基づいて作成されるアドレスデータによって
上記記憶装置をアクセスするとともに、この走査カウン
タのカウント内容に基づいて水平同期信号及び垂直同期
信号をそれぞれに発生するように構成し、これととも
に、奇数番目あるいは偶数番目のいずれか一方の垂直同
期信号に同期する信号を外部へ出力するようにしたこと
により、複数のＣＲＴＣによってそれぞれに管理される
複数の画像情報を、相互に一定の位置関係を保ちなが
ら、飛越して走査方式の表示装置に重ねて表示させるこ
とができるという効果が得られる。
【００４３】（３）上記実施例は、走査カウンタのカウ
ント内容に基づいて作成されるアドレスデータによって
上記記憶装置をアクセスするように構成し、これととと
もに、独立の同期信号系をもつ飛越し走査方式の表示シ
ステムから水平同期信号および垂直同期信号をうけ、そ
の水平同期信号に基づいて上記記憶装置のアクセスタイ
ミングを定めるためのクロックを作成するとともに、そ
の垂直同期信号から奇数番目あるいは偶数番目のいずれ
か一方の垂直同期信号を検出し、この検出された信号に
基づいて上記走査カウンタの内容を強制的に一定の値に
初期化するようにしたことにより、テレビシステムのよ
うに独立の同期信号系を持つ表示システムにて表示され
る画像情報とＣＲＴＣによって管理される画像情報と
を、相互に一定の位置関係を保ちながら、一つの表示画
面に重ねて表示させることができる、という効果が得ら
れる。
ント内容に基づいて作成されるアドレスデータによって
上記記憶装置をアクセスするように構成し、これととと
もに、独立の同期信号系をもつ飛越し走査方式の表示シ
ステムから水平同期信号および垂直同期信号をうけ、そ
の水平同期信号に基づいて上記記憶装置のアクセスタイ
ミングを定めるためのクロックを作成するとともに、そ
の垂直同期信号から奇数番目あるいは偶数番目のいずれ
か一方の垂直同期信号を検出し、この検出された信号に
基づいて上記走査カウンタの内容を強制的に一定の値に
初期化するようにしたことにより、テレビシステムのよ
うに独立の同期信号系を持つ表示システムにて表示され
る画像情報とＣＲＴＣによって管理される画像情報と
を、相互に一定の位置関係を保ちながら、一つの表示画
面に重ねて表示させることができる、という効果が得ら
れる。
【００４４】上記（１）〜（２）により、さらに複数に
画像を合成して複数あるいは多様な画像を簡単かつ高速
に作成することができるようになる、という相乗効果が
得られる。
画像を合成して複数あるいは多様な画像を簡単かつ高速
に作成することができるようになる、という相乗効果が
得られる。
【００４５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記ＣＲＴ表示装置は液晶表示装置あるいはプラズマ表示
装置などであってもよい。また、外部同期信号Ｅｘの間
隔は数フレームごとあるいはそれ以上の任意の時間間隔
であってもよい。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記ＣＲＴ表示装置は液晶表示装置あるいはプラズマ表示
装置などであってもよい。また、外部同期信号Ｅｘの間
隔は数フレームごとあるいはそれ以上の任意の時間間隔
であってもよい。
【００４６】なお、上記実施例ではインターレース走査
方式の表示装置のための表示制御装置に適用した場合に
ついて説明したが、本発明は順次走査方式の表示を行な
う表示制御装置にも適用できることは勿論である。
方式の表示装置のための表示制御装置に適用した場合に
ついて説明したが、本発明は順次走査方式の表示を行な
う表示制御装置にも適用できることは勿論である。
【００４７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＲＴ
表示装置の表示制御装置の同期化技術に適用した場合に
ついて説明したが、それに限定されるものではなく、例
えば、画像情報の内容を判断して書換えるなどの知的処
理機能をもつ表示制御装置における同期化技術などにも
適用できる。少なくとも同期あるいは位置合わせが必要
とされる条件のものには適用できる。
なされた発明をその背景となった利用分野であるＣＲＴ
表示装置の表示制御装置の同期化技術に適用した場合に
ついて説明したが、それに限定されるものではなく、例
えば、画像情報の内容を判断して書換えるなどの知的処
理機能をもつ表示制御装置における同期化技術などにも
適用できる。少なくとも同期あるいは位置合わせが必要
とされる条件のものには適用できる。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００４９】すなわち、複数の画像情報を相互の位置関
係を乱さずに重ね合わせて表示させることができる。
係を乱さずに重ね合わせて表示させることができる。
【図１】この発明に係る表示制御システムを構成する表
示制御装置の一実施例の要部を示す回路図である。
示制御装置の一実施例の要部を示す回路図である。
【図２】図１に示した装置の動作を示すタイミングチャ
ートである。
ートである。
【図３】この発明に係る表示制御システムの一実施例を
示すブロック図である。
示すブロック図である。
【図４】表示制御システムの別の実施例を示すブロック
図である。
図である。
【図５】図４に示した装置の一部分における動作状態を
示すタイミングチャートである。
示すタイミングチャートである。
１０，１０Ａ，１０Ｂ 表示制御装置（ＣＲＴＣ） １２ インターレース制御回路 １４ パルス切出し回路 １６ 端子切換回路 ２０ アドレス発生回路 ３０，３０Ａ，３０Ｂ 記憶装置（リフレッシュメモリ
あるいはＶＲＡＭ） ３２，３２Ａ，３２Ｂ パラレル−シリアル変換回路
（Ｐ／Ｓ変換回路） ４０ ビデオコントローラ ５０ ＣＲＴ表示装置 ６０ 独立の同期信号系を持つ飛越し走査方式の表示シ
ステム（テレビシステム） ６２ 位相差検出回路 ６４ 基本クロック発生回路 １００ コンピュータシステム ＡＢ アドレスバス ＤＢ データバス Ｃ0 アクセスタイミング検出カウンタ Ｃ1 第１の走査カウンタ Ｃ2 第２の走査カウンタ ＣＰ0，ＣＰ1，ＣＰ2 データ比較回路 Ｇ1，Ｇ11 ＡＮＤゲート Ｄ0 アクセスタイミング検出カウンタのカウント内容 Ｄ1 第１の走査カウンタのカウント内容 Ｄ2 第２の走査カウンタのカウント内容 Ｒ0，Ｒ1，Ｒ2 比較基準値 Ｒ4 切換制御信号 Ａｄ アドレスデータ ＣＥ アクセス制御信号 Ｈｓ，Ｈｓｔ 水平同期信号 Ｖｓ，Ｖｓｔ 垂直同期信号 Ｅｘ 外部同期信号 φ 基本クロック Ｓａ，Ｓｂ，Ｓａｂ 画像信号 Ｔａ アクセス周期 Ｔｈ 水平同期期間 Ｔｖ フィールド期間 Ｔｓ 外部同期信号の周期 ＣＲ クリアー信号
あるいはＶＲＡＭ） ３２，３２Ａ，３２Ｂ パラレル−シリアル変換回路
（Ｐ／Ｓ変換回路） ４０ ビデオコントローラ ５０ ＣＲＴ表示装置 ６０ 独立の同期信号系を持つ飛越し走査方式の表示シ
ステム（テレビシステム） ６２ 位相差検出回路 ６４ 基本クロック発生回路 １００ コンピュータシステム ＡＢ アドレスバス ＤＢ データバス Ｃ0 アクセスタイミング検出カウンタ Ｃ1 第１の走査カウンタ Ｃ2 第２の走査カウンタ ＣＰ0，ＣＰ1，ＣＰ2 データ比較回路 Ｇ1，Ｇ11 ＡＮＤゲート Ｄ0 アクセスタイミング検出カウンタのカウント内容 Ｄ1 第１の走査カウンタのカウント内容 Ｄ2 第２の走査カウンタのカウント内容 Ｒ0，Ｒ1，Ｒ2 比較基準値 Ｒ4 切換制御信号 Ａｄ アドレスデータ ＣＥ アクセス制御信号 Ｈｓ，Ｈｓｔ 水平同期信号 Ｖｓ，Ｖｓｔ 垂直同期信号 Ｅｘ 外部同期信号 φ 基本クロック Ｓａ，Ｓｂ，Ｓａｂ 画像信号 Ｔａ アクセス周期 Ｔｈ 水平同期期間 Ｔｖ フィールド期間 Ｔｓ 外部同期信号の周期 ＣＲ クリアー信号
Claims (9)
- 【請求項１】 画像データを格納するメモリと、表示装
置上に表示されるべき画像信号と同期信号を発生するた
めのビデオ信号発生手段と、上記メモリと上記ビデオ信
号発生手段に接続され予め選択されたタイミングに基づ
いて上記表示装置の複数の水平走査線上に表示されるべ
き画像データを読み出すために上記メモリをアクセスす
る表示制御装置とにより構成された表示制御システムで
あって、上記表示制御装置は、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平カウンタ手段および垂直カウンタ手段のカウン
ト内容に基づいて上記メモリをアクセスするためのアド
レス信号を発生するアドレス発生手段と、 を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウンタ手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定され、上記第３デ
ータが上記外部モードを示すとき、上記水平カウンタ手
段および垂直カウンタ手段には外部からの信号に従って
上記初期値が設定されるように構成されてなることを特
徴とする表示制御システム。 - 【請求項２】 上記レジスタ手段は、上記第１データを
格納する第１のレジスタと、上記第２データを格納する
第２のレジスタと、上記第３データを格納する第３のレ
ジスタとを有することを特徴とする請求項１項に記載の
表示制御システム。 - 【請求項３】 上記初期値は、０であることを特徴とす
る請求項１または請求項２に記載の表示制御システム。 - 【請求項４】 画像データを格納する２以上のメモリ
と、該メモリにそれぞれ接続され予め選択されたタイミ
ングに基づいて表示装置の複数の水平走査線上に表示さ
れるべき画像データを読み出すために上記メモリをアク
セスする２以上の表示制御装置とにより構成された表示
制御システムであって、上記各表示制御装置は、 信号を供給する端子と、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平カウンタ手段および垂直カウンタ手段のカウン
ト内容に基づいて上記メモリをアクセスするためのアド
レス信号を発生するアドレス発生手段と、 上記端子を上記水平カウンタ手段および垂直カウンタ手
段に結合するための手段と、 を有し、いずれか１の表示制御装置は上記第３データが
上記内部モードを示すのに対応して、上記水平カウンタ
手段に上記第１比較手段からの上記カウント内容と第１
データとの一致を示す信号に基づいて初期値が設定さ
れ、上記垂直カウンタ手段には上記第２比較手段からの
上記カウント内容と第２データとの一致を示す信号に基
づいて初期値が設定されるとともに、上記端子に上記垂
直同期信号に基づいた同期信号を供給し、 他の表示制御装置は、上記第３データが上記外部モード
を示すのに対応して、上記１の表示制御装置の上記端子
から当該他の表示制御装置の上記端子に供給さ れる同期
信号に従って上記水平カウンタ手段および垂直カウンタ
手段にそれぞれ初期値が設定されるように構成されてな
ることを特徴とする表示制御システム。 - 【請求項５】 上記レジスタ手段は、上記第１データを
格納する第１のレジスタと、上記第２データを格納する
第２のレジスタと、上記第３データを格納する第３のレ
ジスタとを有することを特徴とする請求項４に記載の表
示制御システム。 - 【請求項６】 上記初期値は、０であることを特徴とす
る請求項４または請求項５に記載の表示制御システム。 - 【請求項７】 表示装置と、該表示装置に表示されるべ
き画像信号と水平同期信号および垂直同期信号を発生す
るためのビデオ信号発生手段と、該ビデオ信号発生手段
に接続され上記画像信号とは別途に画像信号を形成する
表示制御手段とにより構成された表示制御システムであ
って、 上記表示制御手段は、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウンタ手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定され、上記第３デ
ータが上記外部モードを示すとき、上記ビデオ信号発生
手段からの水平同期信号および垂直同期信号に基づいて
上記水平カウンタ手段および垂直カウンタ手段にそれぞ
れ初期値が設定されるように構成されてなることを特徴
とする表示制御システム。 - 【請求項８】 上記表示制御手段は、上記ビデオ信号発
生手段からの水平同期信号に同期した第１の同期信号お
よび上記ビデオ信号発生手段からの垂直同期信号に同期
した第２の同期信号を発生するため同期信号発生手段を
有することを特徴とする請求項７に記載の表示制御シス
テム。 - 【請求項９】 上記周期的なパルス信号は、上記第１の
同期信号であることを特徴とする請求項８に記載の表示
制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141929A JPH0820860B2 (ja) | 1993-06-14 | 1993-06-14 | 表示制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141929A JPH0820860B2 (ja) | 1993-06-14 | 1993-06-14 | 表示制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06161414A JPH06161414A (ja) | 1994-06-07 |
| JPH0820860B2 true JPH0820860B2 (ja) | 1996-03-04 |
Family
ID=15303440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141929A Expired - Lifetime JPH0820860B2 (ja) | 1993-06-14 | 1993-06-14 | 表示制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820860B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58208845A (ja) * | 1982-05-31 | 1983-12-05 | Toshiba Corp | 重ね合せ表示方式 |
-
1993
- 1993-06-14 JP JP5141929A patent/JPH0820860B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06161414A (ja) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640256B2 (ja) | 表示制御装置 | |
| US6181300B1 (en) | Display format conversion circuit with resynchronization of multiple display screens | |
| US6177922B1 (en) | Multi-scan video timing generator for format conversion | |
| JP3419046B2 (ja) | 映像表示装置 | |
| CN109426474A (zh) | 一种双显示屏同步系统 | |
| EP0298243B1 (en) | A computer video demultiplexer | |
| US4952923A (en) | Display apparatus with image expanding capability | |
| JPH0638644B2 (ja) | 文字図形表示回路 | |
| US5201037A (en) | Multi-port memory as a frame buffer | |
| KR960003396B1 (ko) | 모니터 제어회로 | |
| US4581611A (en) | Character display system | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JPH0820860B2 (ja) | 表示制御システム | |
| KR930005811B1 (ko) | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 | |
| GB2169176A (en) | Image display control device | |
| JP3015140B2 (ja) | 表示制御装置 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| US20010026279A1 (en) | Image processor with the closed caption function and image processing method | |
| JP2549378B2 (ja) | 同期制御装置 | |
| JP2658322B2 (ja) | 表示制御装置 | |
| KR100283886B1 (ko) | 비디오 그래픽 어레이의 화면표시장치 | |
| JPH02187790A (ja) | 表示制御装置 | |
| JPH0591403A (ja) | 画像データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |