JPH08213452A - 誘電体分離基板およびその製造方法 - Google Patents
誘電体分離基板およびその製造方法Info
- Publication number
- JPH08213452A JPH08213452A JP4139495A JP4139495A JPH08213452A JP H08213452 A JPH08213452 A JP H08213452A JP 4139495 A JP4139495 A JP 4139495A JP 4139495 A JP4139495 A JP 4139495A JP H08213452 A JPH08213452 A JP H08213452A
- Authority
- JP
- Japan
- Prior art keywords
- soot
- substrate
- glass layer
- soot glass
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 スートガラスに含まれる不純物のオートドー
プおよび外部への拡散防止構造、並びにスートガラスの
吸湿防止構造を有する誘電体分離基板およびその製造方
法を提供すること。 【構成】 支持基板７上の周辺部を除いた部分に形成さ
れたスートガラス層８表面に、酸化膜４を介して単結晶
シリコンである素子領域１１を島状に埋め込み、誘電体
分離領域１０、および端面１３を含む側面を多結晶シリ
コン膜１６で覆い、スートガラス層８の露出部分が無い
構成とする。
プおよび外部への拡散防止構造、並びにスートガラスの
吸湿防止構造を有する誘電体分離基板およびその製造方
法を提供すること。 【構成】 支持基板７上の周辺部を除いた部分に形成さ
れたスートガラス層８表面に、酸化膜４を介して単結晶
シリコンである素子領域１１を島状に埋め込み、誘電体
分離領域１０、および端面１３を含む側面を多結晶シリ
コン膜１６で覆い、スートガラス層８の露出部分が無い
構成とする。
Description
【０００１】
【産業上の利用分野】この発明は、高速、高周波動作を
要求される半導体デバイスを作り込むのに適した誘電体
分離基板およびその製造方法に関する。
要求される半導体デバイスを作り込むのに適した誘電体
分離基板およびその製造方法に関する。
【０００２】
【従来の技術】従来の誘電体分離基板の製造方法におけ
る、素子基板と支持基板との接合方法の典型的なものと
しては、単結晶シリコン基板である素子基板に、多結晶
シリコンを厚く堆積させ（単結晶シリコン基板の厚さで
ある３００〜５００μｍ程度堆積させる）、この多結晶
シリコン層を支持基板とするＥＰＩＣ（Epitaxial Pass
ivated Circuit）法があるが、多結晶シリコンの堆積レ
ートは早いもので約２μｍ／ｍｉｎ程度であるため、多
結晶シリコンを厚く堆積させるために非常に時間がかか
り、また湾曲や反りが生じるため、ウェハーの大口径化
への対応や、製造コスト等に問題があり、現在種々の方
法が検討されている。
る、素子基板と支持基板との接合方法の典型的なものと
しては、単結晶シリコン基板である素子基板に、多結晶
シリコンを厚く堆積させ（単結晶シリコン基板の厚さで
ある３００〜５００μｍ程度堆積させる）、この多結晶
シリコン層を支持基板とするＥＰＩＣ（Epitaxial Pass
ivated Circuit）法があるが、多結晶シリコンの堆積レ
ートは早いもので約２μｍ／ｍｉｎ程度であるため、多
結晶シリコンを厚く堆積させるために非常に時間がかか
り、また湾曲や反りが生じるため、ウェハーの大口径化
への対応や、製造コスト等に問題があり、現在種々の方
法が検討されている。
【０００３】そのうち最も実用化が期待されている方法
として、特開昭６１−２４２０３３号公報に記載され
た、支持基板として単結晶シリコン基板を用い、素子基
板と支持基板をガラス質超微粒子を使用して接合するＳ
ＯＤＩＣ（Soot Deposited Integrated Circuit ）法が
挙げられる。
として、特開昭６１−２４２０３３号公報に記載され
た、支持基板として単結晶シリコン基板を用い、素子基
板と支持基板をガラス質超微粒子を使用して接合するＳ
ＯＤＩＣ（Soot Deposited Integrated Circuit ）法が
挙げられる。
【０００４】ＳＯＤＩＣ法は四塩化ケイ素（ＳｉＣ
ｌ4 ）などのケイ素化合物を主成分とし、例えば三塩化
硼素（ＢＣｌ3 ）などの硼素化合物を添加した原料を酸
水素炎（酸素および水素による燃焼炎）で燃焼して得ら
れるガラス質超微粒子（ＳｉＯ2とＢ2 Ｏ3 とからな
り、スートと称する）を素子基板上に堆積させ、このス
ート上に支持基板を重ね合わせ、酸素ガスとヘリウムガ
スの混合ガス雰囲気中で加熱処理してスートを焼結させ
ることによって素子基板と支持基板を接合する方法であ
る。焼結したスートはガラス質バルクとなり、これをス
ートガラスと称する。
ｌ4 ）などのケイ素化合物を主成分とし、例えば三塩化
硼素（ＢＣｌ3 ）などの硼素化合物を添加した原料を酸
水素炎（酸素および水素による燃焼炎）で燃焼して得ら
れるガラス質超微粒子（ＳｉＯ2とＢ2 Ｏ3 とからな
り、スートと称する）を素子基板上に堆積させ、このス
ート上に支持基板を重ね合わせ、酸素ガスとヘリウムガ
スの混合ガス雰囲気中で加熱処理してスートを焼結させ
ることによって素子基板と支持基板を接合する方法であ
る。焼結したスートはガラス質バルクとなり、これをス
ートガラスと称する。
【０００５】上記のＳＯＤＩＣ法において、硼素化合物
はスートの焼結温度およびスートガラスの融点を制御す
る制御材料として添加されるものである。硼素化合物の
添加量を変えることによって、スート中の硼素酸化物
（Ｂ2 Ｏ3 ）含有率が変わり、この硼素酸化物含有率が
大きいほどスートの焼結温度を低くすることができる
（ただし、スートガラスの融点も低くなる）。また制御
材料として硼素化合物の他に燐化合物やゲルマニウム化
合物を用いてもよい。
はスートの焼結温度およびスートガラスの融点を制御す
る制御材料として添加されるものである。硼素化合物の
添加量を変えることによって、スート中の硼素酸化物
（Ｂ2 Ｏ3 ）含有率が変わり、この硼素酸化物含有率が
大きいほどスートの焼結温度を低くすることができる
（ただし、スートガラスの融点も低くなる）。また制御
材料として硼素化合物の他に燐化合物やゲルマニウム化
合物を用いてもよい。
【０００６】図４はＳＯＤＩＣ法による誘電体分離基板
の製造工程を示すものである。
の製造工程を示すものである。
【０００７】工程［１］において、単結晶シリコン基板
にＶ字状の溝を形成した素子基板５１を熱酸化すること
にによって、素子基板５１表面に絶縁分離膜となる酸化
膜（ＳｉＯ2 ）５２を形成する。
にＶ字状の溝を形成した素子基板５１を熱酸化すること
にによって、素子基板５１表面に絶縁分離膜となる酸化
膜（ＳｉＯ2 ）５２を形成する。
【０００８】次に工程［２］において、スート５３を堆
積させる。
積させる。
【０００９】次に工程［３］において、スート５３上に
支持基板５４を重ね合わせ、工程［４］において、スー
ト５３を加熱処理してスートガラス層５５を形成するこ
とによって、素子基板５１と支持基板５４を貼り合わせ
る。
支持基板５４を重ね合わせ、工程［４］において、スー
ト５３を加熱処理してスートガラス層５５を形成するこ
とによって、素子基板５１と支持基板５４を貼り合わせ
る。
【００１０】最後に工程［５］において、素子基板５１
を素子形成面５６まで研削、研磨することによって、互
いに絶縁分離された複数の素子領域５７を有する誘電体
分離基板が得られる。
を素子形成面５６まで研削、研磨することによって、互
いに絶縁分離された複数の素子領域５７を有する誘電体
分離基板が得られる。
【００１１】図５は図４に示す工程によって製造された
誘電体分離基板の構造図である。同図において、５８は
シリコン酸化膜５２とスートガラス層５５からなる誘電
体分離領域である。
誘電体分離基板の構造図である。同図において、５８は
シリコン酸化膜５２とスートガラス層５５からなる誘電
体分離領域である。
【００１２】
【発明が解決しようとする課題】しかしながら図５に示
す構造の誘電体分離基板においては、素子領域にデバイ
スを形成する工程において、スートガラスの露出してい
る端面部分および素子分離領域から硼素（Ｂ）などの不
純物が周囲に拡散して、炉を汚染したり、素子部表面か
ら不純物が素子部内部に拡散してデバイス特性を劣化さ
せるオートドープが起こるという問題点があった。
す構造の誘電体分離基板においては、素子領域にデバイ
スを形成する工程において、スートガラスの露出してい
る端面部分および素子分離領域から硼素（Ｂ）などの不
純物が周囲に拡散して、炉を汚染したり、素子部表面か
ら不純物が素子部内部に拡散してデバイス特性を劣化さ
せるオートドープが起こるという問題点があった。
【００１３】また硼素などの不純物を含有したスートガ
ラスを用いた場合に、高温高湿度の環境下に長時間放置
するとスートガラス層にクラックを生ずる場合があっ
た。
ラスを用いた場合に、高温高湿度の環境下に長時間放置
するとスートガラス層にクラックを生ずる場合があっ
た。
【００１４】そしてこれらの問題点はスートガラス中の
不純物の含有率が大きいほど顕著に現れる。
不純物の含有率が大きいほど顕著に現れる。
【００１５】本発明は上記従来の問題点を解決するもの
であり、硼素などの不純物のオートドープおよび外部へ
の拡散防止構造、並びにスートガラスの吸湿防止構造を
有する誘電体分離基板およびその製造方法を提供するこ
とを目的とするものである。
であり、硼素などの不純物のオートドープおよび外部へ
の拡散防止構造、並びにスートガラスの吸湿防止構造を
有する誘電体分離基板およびその製造方法を提供するこ
とを目的とするものである。
【００１６】
【課題を解決するための手段】本発明の誘電体分離基板
の製造方法は、溝を有する素子基板の表面に絶縁分離膜
を形成し、この絶縁分離膜上にスートを堆積させ、この
スート上に支持基板を重ね、このスートを焼結させてス
ートガラス層を形成することによって素子基板と支持基
板を接着させる工程と、前記素子基板を裏面から溝部分
に充填された前記スートガラスが露出するまで研磨し
て、互いに絶縁分離された複数の素子領域を形成すると
ともに、前記素子基板およびスートガラス層の、端面を
研削する工程と、少なくとも研磨された表面および研削
された端面に露出したスートガラス層をパッシベーショ
ン膜で覆う工程とによって上記目的を達成するものであ
る。
の製造方法は、溝を有する素子基板の表面に絶縁分離膜
を形成し、この絶縁分離膜上にスートを堆積させ、この
スート上に支持基板を重ね、このスートを焼結させてス
ートガラス層を形成することによって素子基板と支持基
板を接着させる工程と、前記素子基板を裏面から溝部分
に充填された前記スートガラスが露出するまで研磨し
て、互いに絶縁分離された複数の素子領域を形成すると
ともに、前記素子基板およびスートガラス層の、端面を
研削する工程と、少なくとも研磨された表面および研削
された端面に露出したスートガラス層をパッシベーショ
ン膜で覆う工程とによって上記目的を達成するものであ
る。
【００１７】また上記目的を達成するために本発明の誘
電体分離基板は、支持基板上の周辺部を除いた部分に形
成されたスートガラス層と、前記スートガラス層表面に
絶縁分離膜を介して島状に埋め込まれた複数の素子領域
と、少なくとも前記素子領域間および端面に露出したガ
ラス層を覆うように形成されたパッシベーション膜とを
具備するものである。
電体分離基板は、支持基板上の周辺部を除いた部分に形
成されたスートガラス層と、前記スートガラス層表面に
絶縁分離膜を介して島状に埋め込まれた複数の素子領域
と、少なくとも前記素子領域間および端面に露出したガ
ラス層を覆うように形成されたパッシベーション膜とを
具備するものである。
【００１８】
【作用】従って本発明によれば、素子領域間の絶縁分離
領域表面、および端面に露出したスートガラス層をパッ
シベーション膜で覆うことによって、スートガラス層の
露出部分が無い構造とすることによって、その後のデバ
イス形成工程においてスートガラス層の不純物によるオ
ートドープが起こらず、また高温高湿度の環境下に長期
放置してもスートガラス層にクラックを生じることが無
い。
領域表面、および端面に露出したスートガラス層をパッ
シベーション膜で覆うことによって、スートガラス層の
露出部分が無い構造とすることによって、その後のデバ
イス形成工程においてスートガラス層の不純物によるオ
ートドープが起こらず、また高温高湿度の環境下に長期
放置してもスートガラス層にクラックを生じることが無
い。
【００１９】
【実施例】図１および図２は本発明の誘電体分離基板の
製造方法の一例を示すものである。
製造方法の一例を示すものである。
【００２０】図１の工程［１］において、面方位（００
１）面を有する単結晶シリコン基板である素子基板１に
熱酸化を施すことによって酸化膜（ＳｉＯ2 ）２を形成
する。
１）面を有する単結晶シリコン基板である素子基板１に
熱酸化を施すことによって酸化膜（ＳｉＯ2 ）２を形成
する。
【００２１】次に工程［２］において、この酸化膜２表
面にフォトレジスト３を塗布し、工程［３］において、
フォトリソグラフィーによってパターニングすることに
よって、Ｖ溝を形成しようとする素子基板１の領域上の
フォトレジスト３を除去する。
面にフォトレジスト３を塗布し、工程［３］において、
フォトリソグラフィーによってパターニングすることに
よって、Ｖ溝を形成しようとする素子基板１の領域上の
フォトレジスト３を除去する。
【００２２】次に工程［４］において、フォトレジスト
３をマスクとして酸化膜エッチングを行うことによっ
て、Ｖ字溝を形成しようとする領域上の酸化膜２を除去
し、さらに工程［５］において、残っているレジスト３
を全て除去することによって、素子基板１表面に、酸化
膜２をマスクとしたＶ字溝形成領域のパターンが形成さ
れる。
３をマスクとして酸化膜エッチングを行うことによっ
て、Ｖ字溝を形成しようとする領域上の酸化膜２を除去
し、さらに工程［５］において、残っているレジスト３
を全て除去することによって、素子基板１表面に、酸化
膜２をマスクとしたＶ字溝形成領域のパターンが形成さ
れる。
【００２３】次に工程［６］において、異方性エッチン
グによって素子基板１にＶ字溝を形成する。この異方性
エッチングは硝酸（ＫＯＨ）の２０パーセント水溶液９
０重量部にイソプロピルアルコール５重量部およびｎ−
ブチルアルコール５重量部を加えた温度８０℃の異方性
エッチング液でエッチングすることによって行う。
グによって素子基板１にＶ字溝を形成する。この異方性
エッチングは硝酸（ＫＯＨ）の２０パーセント水溶液９
０重量部にイソプロピルアルコール５重量部およびｎ−
ブチルアルコール５重量部を加えた温度８０℃の異方性
エッチング液でエッチングすることによって行う。
【００２４】尚、素子基板１には異方性イオンエッチン
グ等によって、Ｕ字溝を形成したものを用いても良く、
この場合は素子基板１の方位面は（００１）面である必
要はない。
グ等によって、Ｕ字溝を形成したものを用いても良く、
この場合は素子基板１の方位面は（００１）面である必
要はない。
【００２５】次に工程［７］において、酸化膜２を除去
し、工程［８］において、熱酸化によって新たに絶縁分
離膜となる酸化膜４をＶ字溝が形成された素子基板１全
体に形成する。
し、工程［８］において、熱酸化によって新たに絶縁分
離膜となる酸化膜４をＶ字溝が形成された素子基板１全
体に形成する。
【００２６】次に工程［９］において、素子基板１上に
スート６を堆積させる。このスート６は二酸化ケイ素
（ＳｉＯ2 ）を主成分とし、硼素（Ｂ）がドープされた
ガラス質超微粒子であり、ケイ素（Ｓｉ）と硼素（Ｂ）
の組成比Ｓｉ／Ｂは、好ましくは１．５〜２．５であ
り、さらに好ましくは１．８〜２．２である。これらの
組成比を有するスート６は、例えば供給量２１０ｍｌ／
ｍｉｎのガス状の四塩化ケイ素（ＳｉＣｌ4 ）、および
供給量１０５ｍｌ／ｍｉｎのガス状の三塩化硼素（ＢＣ
ｌ3 ）を、供給量８５０ｍｌ／ｍｉｎの水素と供給量５
０００ｍｌ／ｍｉｎの酸素からなる燃焼炎（酸水素炎）
中に供給して火炎加水分解することによって得られる。
スート６を堆積させる。このスート６は二酸化ケイ素
（ＳｉＯ2 ）を主成分とし、硼素（Ｂ）がドープされた
ガラス質超微粒子であり、ケイ素（Ｓｉ）と硼素（Ｂ）
の組成比Ｓｉ／Ｂは、好ましくは１．５〜２．５であ
り、さらに好ましくは１．８〜２．２である。これらの
組成比を有するスート６は、例えば供給量２１０ｍｌ／
ｍｉｎのガス状の四塩化ケイ素（ＳｉＣｌ4 ）、および
供給量１０５ｍｌ／ｍｉｎのガス状の三塩化硼素（ＢＣ
ｌ3 ）を、供給量８５０ｍｌ／ｍｉｎの水素と供給量５
０００ｍｌ／ｍｉｎの酸素からなる燃焼炎（酸水素炎）
中に供給して火炎加水分解することによって得られる。
【００２７】次に工程［１０］において、スート６上に
シリコン基板等の支持基板７を載せ、工程［１１］にお
いて、実質的に酸素ガスからなる雰囲気中で熱アニール
してスート６を焼結させることによって、スート６はス
ートガラス層８を形成し、素子基板１と支持基板７を接
着させる。スートガラス層８は平坦化された層である。
スートガラス層８の厚さは１０〜３０μｍのであり、好
ましくは１０〜２０μｍである。またアニール温度は１
０００〜１４００℃であり、例えば１２８０℃である。
シリコン基板等の支持基板７を載せ、工程［１１］にお
いて、実質的に酸素ガスからなる雰囲気中で熱アニール
してスート６を焼結させることによって、スート６はス
ートガラス層８を形成し、素子基板１と支持基板７を接
着させる。スートガラス層８は平坦化された層である。
スートガラス層８の厚さは１０〜３０μｍのであり、好
ましくは１０〜２０μｍである。またアニール温度は１
０００〜１４００℃であり、例えば１２８０℃である。
【００２８】次に工程［１２］において、素子基板１を
素子形成面９まで研削、研磨することによって、酸化膜
４およびスートガラス層８からなる誘電体分離領域１０
によって島状に分離された単結晶シリコンの素子領域１
１を有する誘電体分離基板１２が形成される。
素子形成面９まで研削、研磨することによって、酸化膜
４およびスートガラス層８からなる誘電体分離領域１０
によって島状に分離された単結晶シリコンの素子領域１
１を有する誘電体分離基板１２が形成される。
【００２９】次に工程［１３］において、素子領域１１
およびスートガラス層８の端面１３をＬ字状に研削加工
する（Ｌカットと称する）。尚、Ｌカットの角度は直角
より大きいことが好ましい。またＬカットされた端面１
３の平坦部１４の幅は０．５〜４ｍｍ程度である。
およびスートガラス層８の端面１３をＬ字状に研削加工
する（Ｌカットと称する）。尚、Ｌカットの角度は直角
より大きいことが好ましい。またＬカットされた端面１
３の平坦部１４の幅は０．５〜４ｍｍ程度である。
【００３０】次に工程［１４］において、この誘電体分
離基板１２をアルカリ洗浄液で洗浄することによって、
スートガラス層８のウエットエッチングを行う。アルカ
リ洗浄液としては、例えばＲＣＡ洗浄液（アンモニア：
過酸化水素：水＝１：１：５）や希沸酸（ＨＦ［５０
％］：Ｈ2 ０＝１：１０）、あるいは緩衝沸酸（ＨＦ
［５０％］：ＮＨ4 Ｆ［４０％］＝１：１０）などを用
いる。またエッチングはスートガラス８の凹部１５の深
さが５〜１０μｍになるまで行う。この深さは、シリコ
ン（Ｓｉ）と硼素（Ｂ）の組成比Ｓｉ／Ｂが１．６であ
るスートガラスの場合、希沸酸で５０〜７０分間エッチ
ングすれば得られる。
離基板１２をアルカリ洗浄液で洗浄することによって、
スートガラス層８のウエットエッチングを行う。アルカ
リ洗浄液としては、例えばＲＣＡ洗浄液（アンモニア：
過酸化水素：水＝１：１：５）や希沸酸（ＨＦ［５０
％］：Ｈ2 ０＝１：１０）、あるいは緩衝沸酸（ＨＦ
［５０％］：ＮＨ4 Ｆ［４０％］＝１：１０）などを用
いる。またエッチングはスートガラス８の凹部１５の深
さが５〜１０μｍになるまで行う。この深さは、シリコ
ン（Ｓｉ）と硼素（Ｂ）の組成比Ｓｉ／Ｂが１．６であ
るスートガラスの場合、希沸酸で５０〜７０分間エッチ
ングすれば得られる。
【００３１】次に工程［１５］において、ＣＶＤなどに
より多結晶シリコン膜１６を凹部１５が埋まるまで堆積
させる。尚、多結晶シリコン膜１６はシリコン窒化膜
（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を用いて
もよい。
より多結晶シリコン膜１６を凹部１５が埋まるまで堆積
させる。尚、多結晶シリコン膜１６はシリコン窒化膜
（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を用いて
もよい。
【００３２】次に工程［１６］において、素子形成面９
上の多結晶シリコン膜１６を素子領域１１表面に単結晶
シリコンが露出するまで研磨する。
上の多結晶シリコン膜１６を素子領域１１表面に単結晶
シリコンが露出するまで研磨する。
【００３３】尚、素子領域１１上の多結晶シリコン膜１
６を取り除く方法として、工程［１６］に替えて、図２
に示す工程［ａ］〜工程［ｄ］を用いてもよい。
６を取り除く方法として、工程［１６］に替えて、図２
に示す工程［ａ］〜工程［ｄ］を用いてもよい。
【００３４】工程［ａ］において、Ｌカットされた素子
形成面９およびＬカットされた端面１３にフォトレジス
ト１７を塗布し、工程［ｂ］において、フォトリソグラ
フィーによって、素子領域１１上のフォトレジスト１７
を除去する。
形成面９およびＬカットされた端面１３にフォトレジス
ト１７を塗布し、工程［ｂ］において、フォトリソグラ
フィーによって、素子領域１１上のフォトレジスト１７
を除去する。
【００３５】次に工程［ｃ］において、フォトレジスト
１７をマスクとしてＣＦ4 などのガスを用いたアクティ
ブ・イオンエッチング等によって、素子領域１１上の多
結晶シリコン膜１６を除去して単結晶シリコンを露出さ
せ、最後に工程［ｄ］において、残ったフォトレジスト
１７をＯ2 ガスを用いたプラズマ・アッシャ等で除去す
る。
１７をマスクとしてＣＦ4 などのガスを用いたアクティ
ブ・イオンエッチング等によって、素子領域１１上の多
結晶シリコン膜１６を除去して単結晶シリコンを露出さ
せ、最後に工程［ｄ］において、残ったフォトレジスト
１７をＯ2 ガスを用いたプラズマ・アッシャ等で除去す
る。
【００３６】図３は、図１に示す工程によって製造され
た誘電体分離基板の構造図である。
た誘電体分離基板の構造図である。
【００３７】図３に示す誘電体分離基板においては、誘
電体分離領域１０およびＬカットされた端面１３に露出
したスートガラス層８を多結晶シリコン膜１６で覆った
構造にすることによって、素子領域１１にデバイスを形
成する工程において、スートガラス８層に含まれる硼素
の素子領域１１へのオートドープおよび外部への拡散を
防止することができ、また高温高湿度の環境下に長時間
放置しても、スートガラス層８の吸湿によるクラック発
生を防止することができる。
電体分離領域１０およびＬカットされた端面１３に露出
したスートガラス層８を多結晶シリコン膜１６で覆った
構造にすることによって、素子領域１１にデバイスを形
成する工程において、スートガラス８層に含まれる硼素
の素子領域１１へのオートドープおよび外部への拡散を
防止することができ、また高温高湿度の環境下に長時間
放置しても、スートガラス層８の吸湿によるクラック発
生を防止することができる。
【００３８】尚、スートガラス層８の厚さＡは１０〜３
０μｍのであり、好ましくは１０〜２０μｍである。ま
た素子領域１１の厚さＢは１０〜１００μｍである。
０μｍのであり、好ましくは１０〜２０μｍである。ま
た素子領域１１の厚さＢは１０〜１００μｍである。
【００３９】
【発明の効果】本発明は上記実施例から明らかなよう
に、素子分離領域および端面に露出したスートガラスを
パッシベーション膜で覆った構造にすることにより、デ
バイス形成工程において、スートガラスに含まれる不純
物の素子領域へのオートドープおよび外部への拡散を防
止することができ、また高温高湿度の環境下に長時間放
置しても、スートガラスの吸湿によるクラック発生を防
止することができるという効果を有する。
に、素子分離領域および端面に露出したスートガラスを
パッシベーション膜で覆った構造にすることにより、デ
バイス形成工程において、スートガラスに含まれる不純
物の素子領域へのオートドープおよび外部への拡散を防
止することができ、また高温高湿度の環境下に長時間放
置しても、スートガラスの吸湿によるクラック発生を防
止することができるという効果を有する。
【図１】本発明の誘電体分離基板の製造方法を示す工程
図である。
図である。
【図２】本発明の誘電体分離基板の製造方法を示す工程
図である（図１のつづき）。
図である（図１のつづき）。
【図３】本発明の誘電体分離基板の構造図である。
【図４】従来のＳＯＤＩＣ法による誘電体分離基板の製
造方法を示す工程図である。
造方法を示す工程図である。
【図５】従来のＳＯＤＩＣ法による誘電体分離基板の構
造図である。
造図である。
１ 素子基板 ２ 酸化膜 ３、１７ フォトレジスト ４ 酸化膜（絶縁分離膜） ６ スート ７ 支持基板 ８ スートガラス層 ９ 素子形成面 １０ 誘電体分離領域 １１ 素子領域 １２ 誘電体分離基板 １３ 端面 １４ 端面平坦部 １５ スートガラス凹部 １６ 多結晶シリコン膜
Claims (2)
- 【請求項１】 溝を有する素子基板の表面に絶縁分離膜
を形成し、この絶縁分離膜上にスートを堆積させ、この
スート上に支持基板を重ね、このスートを焼結させてス
ートガラス層を形成することによって素子基板と支持基
板を接着させる工程と、 前記素子基板を裏面から溝部分に充填された前記スート
ガラスが露出するまで研磨して、互いに絶縁分離された
複数の素子領域を形成するとともに、前記素子基板およ
びスートガラス層の、端面を研削する工程と、 少なくとも研磨された表面および研削された端面に露出
したスートガラス層をパッシベーション膜で覆う工程と
からなることを特徴とする誘電分離基板の製造方法。 - 【請求項２】 支持基板上の周辺部を除いた部分に形成
されたスートガラス層と、 前記スートガラス層表面に絶縁分離膜を介して島状に埋
め込まれた複数の素子領域と、 少なくとも前記素子領域間および端面に露出したガラス
層を覆うように形成されたパッシベーション膜とを具備
することを特徴とする誘電体分離基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4139495A JPH08213452A (ja) | 1995-02-07 | 1995-02-07 | 誘電体分離基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4139495A JPH08213452A (ja) | 1995-02-07 | 1995-02-07 | 誘電体分離基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213452A true JPH08213452A (ja) | 1996-08-20 |
Family
ID=12607167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4139495A Pending JPH08213452A (ja) | 1995-02-07 | 1995-02-07 | 誘電体分離基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154687A (ja) * | 2013-02-07 | 2014-08-25 | Kyocera Corp | 複合基板 |
-
1995
- 1995-02-07 JP JP4139495A patent/JPH08213452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154687A (ja) * | 2013-02-07 | 2014-08-25 | Kyocera Corp | 複合基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4169000A (en) | Method of forming an integrated circuit structure with fully-enclosed air isolation | |
| US4978379A (en) | Method of joining semiconductor substrates | |
| US4106050A (en) | Integrated circuit structure with fully enclosed air isolation | |
| JPS60262438A (ja) | 半導体装置の製造方法 | |
| JPH08213451A (ja) | 複合半導体基板およびその製造方法 | |
| JPH08264400A (ja) | シリコン単結晶ウェハおよびその表面の熱酸化方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP2596605B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH08264640A (ja) | 複合半導体基板 | |
| JPS62160718A (ja) | 半導体デバイスの製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3244097B2 (ja) | 多層構造の誘電体分離半導体基板の製造方法 | |
| JPH11330360A (ja) | 半導体装置の製造方法 | |
| JPH07142571A (ja) | 複合半導体基板及びその製造方法 | |
| JPH05259154A (ja) | 半導体装置の製造方法 | |
| JPH0974055A (ja) | 複合半導体基板 | |
| JP2735150B2 (ja) | 複合半導体基板の製造方法 | |
| JPH09243846A (ja) | 高比屈折率差光導波路の製造方法 | |
| JP2823115B2 (ja) | 複合半導体基板の製造方法 | |
| JPH0864675A (ja) | 複合半導体基板及びその製造方法 | |
| JPH09115790A (ja) | 複合半導体基板 | |
| JPS636138B2 (ja) | ||
| JPH0964168A (ja) | 複合半導体基板 |