JPH0964168A - 複合半導体基板 - Google Patents

Abstract

(57)【要約】 【課題】 大ウェハ径の場合にも反りが小さい複合半導
体基板を提供するものである。 【解決手段】 １または相互に分離された複数個の半導
体単結晶領域１１と、これを支持する支持基板とが、半
導体多結晶またはアモルファス半導体からなる層１７を
介して直接接合された複合半導体基板において、前記半
導体単結晶領域１１の底面および側面は絶縁膜１２によ
って覆われ、前記支持基板はガラス物質１５により貼り
合わされた２枚の基板１４，１６から構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。

【０００２】

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離基板に比べてデバイス間の分離技術が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワーＩＣに適している。典型的な誘電体分離方式と
しては、ＥＰＩＣ（Epitaxial Passivated IntegratedC
ircuit ）方式が知られているが、大ウェハ径への対応
や、製造コスト等の問題から他の方法についても種々検
討されている。

【０００３】これら基板の貼り合わせ方法として、Inte
rnational Symposium on Power Semiconductor Devices
and IC's , 1992, p316 には、半導体単結晶領域と、
これを支持する支持基板とが半導体多結晶またはアモル
ファス半導体からなる層を介して加熱処理により直接接
合された複合半導体基板の製法について開示されてい
る。この複合半導体基板の製造方法について図１を用い
て説明する。まず、単結晶シリコン基板にＶ字溝を形成
した後、所望によりＮ⁺ 埋め込み層を形成し、次いで絶
縁膜１２として二酸化シリコン膜を形成し、その表面に
多結晶シリコン層１７またはアモルファス半導体層１７
を形成した後、所定の厚さに研削、研磨し、その研磨面
に単結晶シリコンからなる支持基板１４を重ね合わせ、
加熱処理により貼り合わせている。

【０００４】

【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記の方法によって接合された半導
体基板の中には、絶縁層、多結晶シリコン層やアモルフ
ァス半導体層、支持基板およびそれらの界面に内部応力
が残っており、大型ウェハ化に伴う反り（外周部と中央
部との高低の差）が大きくなり、その結果、半導体基板
に各種デバイスを作り込む生産ラインにおいて搬送が困
難になったり、微細なフォトリソグラフィ精度を高める
ことが難しいという問題点が生じている。

【０００５】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。

【０００６】本発明の目的は、上記の従来の複合半導体
基板における課題を解決し、反りが小さい大ウェハ径の
複合半導体基板を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、１または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、半導体多結晶またはアモルファス半
導体からなる層を介して直接接合された複合半導体基板
において、前記半導体単結晶領域の底面および側面は絶
縁膜によって覆われ、前記支持基板はガラス物質により
貼り合わされた２枚の基板からなることを特徴とする複
合半導体基板に関する。

【０００８】

【発明の実施の形態】本発明の複合半導体基板の構成に
ついて図２を参照しながら説明する。複数個の半導体単
結晶領域１１は相互に分離されており、互いに電気的に
絶縁されている。図中に示されているように、半導体単
結晶領域１１の周囲は絶縁膜１２によって覆われてい
る。また、半導体多結晶またはアモルファス半導体から
なる層１７が絶縁膜１２に接して複数の半導体単結晶領
域１１を相互に連結するように設けられており、この層
１７を設けることにより、ガラス層からの不純物が半導
体単結晶島に拡散するのを防ぐ効果や、デバイスプロセ
ス中の半導体単結晶領域１１のずれを小さくする効果を
もたらしている。半導体単結晶領域１１およびこれらを
連結した上記の各層は、支持体としての基板１４に直接
貼り合わされている。本発明における支持基板は、基板
１４と基板１６とをガラス物質層１５により接合した構
成となっている。本発明によると、従来の技術において
課題となっていた反りをガラス物質層１５と基板１６と
により根本的に解消するように自在に設計することがで
きる。さらに基板１６はガラス物質層１５の表面を被覆
し、デバイスプロセス途中に除去されることを防止する
効果も併せ持っている。

【０００９】半導体単結晶領域１１の材質としてはシリ
コンが代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導
体であっても良い。

【００１０】絶縁膜１２としては特に制限されないが、
ＳｉＯ₂ 膜が好適に使用される。絶縁膜の厚さとして
は、通常０．５〜２．０μｍである。

【００１１】前記絶縁膜１２に接して設けられる半導体
多結晶層１７としては、シリコン、Ｇｅ等の単元素半導
体の多結晶層、あるいはＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体の多結晶層が挙げら
れ、また、アモルファス半導体層１７としては、アモル
ファスシリコン、シリコンゲルマニウム等からなるアモ
ルファス半導体層が挙げられる。当該半導体多結晶層ま
たはアモルファス半導体層の厚さは、半導体単結晶領域
の底部から支持基板１４までの距離とした場合、通常
０．１〜１００μｍ、好ましくは１〜３０μｍである。

【００１２】ガラス物質層１５はシリコン、ホウ素およ
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので０．５〜５００
μｍ、好ましくは０．５〜１００μｍである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。

【００１３】支持基板を構成する基板１４および基板１
６としては、半導体単結晶領域１１と同じ材質が好まし
いが、必ずしも同じ材質である必要はなく、ガラス物質
との接合性がよく、接合プロセス中に変質や変形が発生
せず、接合後の接合面に歪みが生じにくい材料を選択す
ることもできる。

【００１４】本発明においては、特に支持基板１４，１
６として、従来技術において熱膨張係数の差によって基
板に大きな反りを与える材料やデバイスプロセス中に変
質しやすい材料も利用できることも大きな特長である。
利用できる材料としては例えば、支持基板１４としては
石英ガラス、サファイア、アルミナ、炭化珪素焼結体、
マグネシア、窒化珪素、耐熱性ガラスなどが挙げられ、
また、支持基板１６としてはサファイア、アルミナ、炭
化珪素焼結体、窒化珪素などが挙げられる。

【００１５】以上の説明における半導体単結晶領域１１
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域１１が支持基板１４と直接接合されていたり、支持基
板１４の一部分がデバイス表面に現れた構造であっても
よい。

【００１６】なお、図２において半導体単結晶領域１１
は相互に分離されているが、該半導体単結晶領域１１が
１個であって、絶縁層１２および半導体多結晶またはア
モルファス半導体からなる層１７を介して支持基板１４
と接合されていても良い。

【００１７】次に本発明の複合半導体基板の製造方法の
一例を図３に従って説明する。まず、半導体単結晶領域
１１となる半導体基板１０の表面に分離溝を形成する。
図３ではＶ字溝となっているが、トレンチ等の形状でも
よく、目的とするデバイスや製造コストを考慮して選ぶ
ことができる。Ｖ字溝は、ＫＯＨを用いた湿式の異方性
エッチングやＳＦ₆ ガスを用いたドライエッチング等の
通常普通に用いられている方法により製造することがで
きる。溝の深さは、半導体単結晶領域１１の厚さよりも
少し深い程度にするのが良く、通常０．１〜３００μｍ
程度である。ここで半導体基板１０は最終的に半導体単
結晶領域１１となるので、材料としては半導体単結晶領
域と同一の半導体である。

【００１８】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使用され
る。ＳｉＯ₂ 膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂ が好適に使用される。

【００１９】次いで絶縁膜１２の上に半導体多結晶また
はアモルファス半導体層１７を形成する。半導体多結晶
またはアモルファス半導体層１７を形成する方法は特に
限定されないが、例えば多結晶シリコンの場合はＣＶＤ
（chemical vapour deposition）法等により製造するこ
とができ、またアモルファス半導体の場合は、プラズマ
ＣＶＤ法等により製造することができる。

【００２０】次に、半導体多結晶またはアモルファス半
導体層１７を所定の厚みとなるように研磨面１８まで研
削、研磨する。層１７の厚みは、半導体単結晶領域１１
に形成される溝を埋め、研削、研磨して平坦化するのに
十分な厚さが必要である。したがって、形成される半導
体多結晶層１７、あるいはアモルファスシリコン層１７
の厚さは、通常溝深さの２倍から３倍である。また、研
磨仕上げ後の層１７の厚さは、薄すぎると剥離する恐れ
があり、厚すぎると基板の歪みが大きくなるなどの問題
が生じるので、通常０．１〜１００μｍ、好ましくは１
〜３０μｍ程度である。

【００２１】続いて、支持基板１４を研磨面１８に重ね
合わせ、加熱処理することにより、研磨面１８と支持基
板１４とを貼り合わせる。

【００２２】次に支持基板１４上にすす状物質層３を形
成した後、支持基板１６をさらに重ね合わせた後、加熱
処理することによりすす状物質層３は焼結してガラス物
質層１５となり、支持基板１４と支持基板１６とが貼り
合わされる。ガラス物質層１５はシリコン、ホウ素およ
び酸素を主成分とし、これに所望によりリン化合物やゲ
ルマニウム化合物を含有させることができる。ガラス物
質層１５は上記スート堆積法やＣＶＤ、スピンコート法
等によって製造することができる。中でもスート堆積法
は溝のすみずみまでガラス物質で充填されるので特に好
ましい。

【００２３】スート堆積法は、例えばＳｉＣｌ₄ の如き
ケイ素化合物およびＢＣｌ₃ の如きホウ素化合物を主成
分とする原料を酸水素炎中で燃焼させることで得られる
ＳｉＯ₂ およびＢ₂ Ｏ₃ を主成分とするすす状物質３
を、支持基板１４の表面に堆積させ、支持基板１６と重
ね合わせた後、加熱処理し焼結することによって半導体
支持基板１４と１６とを貼り合わせる方法である。

【００２４】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりＳｉＯ₂ を生成する化合物であ
ればよく、一般式ＳｉＲ¹ Ｒ² Ｒ³ Ｒ⁴ で表される化合
物（置換基Ｒ¹ 、Ｒ² 、Ｒ³およびＲ⁴ は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。）；ジシ
ロキサン、ポリシロキサン等のケイ素原子を２個以上含
有するシロキサン類；ジシラン、ポリシラン等のケイ素
原子を２個以上含有するシラン類等を挙げることができ
る。この中でも、得られるＳｉＯ₂ の質および粒度等の
観点から好ましいのは、一般式ＳｉＲ¹Ｒ² Ｒ³ Ｒ⁴ で
表される化合物であって、置換基Ｒ¹ 、Ｒ² 、Ｒ³ およ
びＲ⁴ （Ｒ¹ 〜Ｒ⁴ は互いに同一でも異なっていてもよ
い。）が、塩素、水素、炭素数１〜３のアルキル基、炭
素数１〜３のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
Ｒ¹ 、Ｒ² 、Ｒ³ およびＲ ⁴ （Ｒ¹ 〜Ｒ⁴ は互いに同一
でも異なっていてもよい。）が、塩素または水素の場合
である。これらケイ素化合物の具体例として、ＳｉＣｌ
₄ 、ＳｉＨ₄ 、Ｓｉ ₂ Ｈ₆ 、ＳｉＨＣｌ₃ 、Ｓｉ（ＯＥ
ｔ）₄ およびＳｉ（ＯＭｅ）₄ 等を挙げることができ
る。

【００２５】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類（ＢＨ₃ 、Ｂ₂ Ｈ₆ ）、ＢＨＣｌ₂ 、Ｂ（ＯＥ
ｔ）₃ およびＢ（ＯＭｅ）₃ 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。

【００２６】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン（ＰＯＣｌ₃ ）、ホスフィン（ＰＨ₃ ）等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン（ＧｅＨ₄ ）等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン（Ｐ
ＯＣｌ₃ ）および四塩化ゲルマニウムである。

【００２７】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。

【００２８】酸水素炎中に供給された上記原料は火炎加
水分解され、ＳｉＯ₂ およびＢ₂ Ｏ ₃ を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は０．０５〜０．２μｍ程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。

【００２９】生成するすす状物質は、貼り合わせを行う
支持基板１４の表面に直ちに堆積させられる。堆積は、
酸水素炎を支持基板１４に直接吹き付けることによって
行うことが好ましい。

【００３０】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板１０と支持
基板１４との間に空孔が出来るだけ生じないないように
するために、実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが９０％以上且つヘリウムガスが２
％以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
９５％以上、さらに好ましくは９９％以上である。焼結
時の熱処理温度は８００〜１４００℃である。すす状物
質は焼結されるとガラス化し、支持基板１４と１６とが
貼り合わされる。すす状物質の焼結は、同時に行う必要
はなく、あらかじめ支持基板１４と１６とをすす状物質
３を焼結することで貼り合わせた後、半導体基板１０と
支持基板１４とを貼り合わせることができ、また、あら
かじめ半導体基板１０と支持基板１４とを貼り合わせた
後、支持基板１４の露出面にすす状物質３を堆積し、支
持基板１６を載置して焼結することで貼り合わせること
もできる。

【００３１】この後、支持基板１６および半導体基板１
０を、貼り合わせ面の反対側から図３におけるＡおよび
Ｂのラインまで研削しさらに研磨することにより、複合
半導体基板が製造される。貼り合わせに用いる半導体基
板がＶ字状の溝、トレンチ溝等の溝付き基板であれば、
研削・研磨工程を経て、島状に分離された半導体単結晶
領域１１が得られる。

【００３２】

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例１ 図２に示す複合半導体基板を以下のようにして作製し
た。Ｖ字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図３に示すように、面方位（１０
０）面を有する６インチ径、厚さ６２５μｍのシリコン
基板１０の表面に、フォトリソグラフィおよび異方性エ
ッチングにより５０μｍの深さにＶ溝を形成した。Ｖ溝
の形成は、フォトエッチングによりＳｉＯ₂ のマスクを
作製し、Ｓｉが露出した領域をＫＯＨの２０％水溶液９
０重量部、イソプロピルアルコール５重量部およびｎ−
ブチルアルコール５重量部からなる、いわゆる異方性エ
ッチング液を用いて温度８０℃でエッチングすることに
より作製した。

【００３３】引き続き熱酸化によってＶ溝の表面に絶縁
膜１２としてＳｉＯ₂ を１．５μｍの厚さに形成した。
次いでＶ溝が形成してある面にＣＶＤにより多結晶シリ
コン１７を１２０μｍの厚さに形成した。

【００３４】その後、多結晶シリコン１７を研削、研
磨、平坦化して２０μｍの厚さに仕上げ、面方位（１０
０）面を有する６インチ径、厚さ５００μｍの単結晶シ
リコンを支持基板１４として研磨面上に載置した後、１
１００℃で２時間熱処理し貼り合わせる。

【００３５】次いで、ガラス物質のシリコンとホウ素の
原子比（Ｓｉ／Ｂ）ａが２．５となるようにガス状のＳ
ｉＣｌ₄ （供給量２５０ｍｌ／ｍｉｎ）およびガス状の
ＢＣｌ₃ （供給量１００ｍｌ／ｍｉｎ）を水素（供給量
８５０ｍｌ／ｍｉｎ）と酸素（供給量５０００ｍｌ／ｍ
ｉｎ）からなる燃焼炎中に供給し、分解して得られるす
す状物質３を支持基板１４の表面に堆積させた。すす状
物質３の堆積量はこれを焼結させた時に２０μｍとなる
ように調節した。別に用意した面方位（１００）面を有
する６インチ径、厚さ６２５μｍのシリコン基板１６を
すす状物質３の堆積の上に重ね合わせ、加熱炉内におい
て酸素雰囲気中で１２８０℃に昇温し４８時間加熱した
ところ、すす状物質３は厚さ２０μｍまで体積収縮する
と同時にガラス化し、支持基板１４と１６とが均一に貼
り合わされた。

【００３６】次に、支持基板１６を仕上がりの厚さを考
慮し、５０μｍの厚さとなるように、研削、研磨を行っ
た。続いて、シリコン基板１０の貼り合わせの反対面か
ら研磨加工を施し、所定の厚みに加工後、さらにメカノ
ケミカル研磨法を用いて研磨加工し、多結晶シリコン層
が表面に現れるまで不要部分を除去し、互いに絶縁分離
された島状の半導体領域１１を形成した。このときの反
りは、半導体単結晶領域を上にして平面上に載置したと
きに、周囲より中央部が４５μｍだけ上に対して凸状で
ある程度であった。このため、搬送時のトラブルもな
く、フォトリソグラフィ工程における歩留りもよかっ
た。

【００３７】実施例２ 支持基板１４を厚さ４６０μｍの石英ガラスとした以外
は、実施例１と同様の方法で、基板を作製した。このと
きの反りは、半導体単結晶領域を上にして平面上に載置
したときに、周囲より中央部が５４μｍだけ上に対して
凸状である程度であった。このため、搬送時のトラブル
もなく、フォトリソグラフィ工程における歩留りもよか
った。

【００３８】実施例３ 支持基板１４を厚さ４６０μｍの耐熱性ガラスとした以
外は、実施例１と同様の方法で、基板を作製した。この
ときの反りは、半導体単結晶領域を上にして平面上に載
置したときに、周囲より中央部が４８μｍだけ上に対し
て凸状である程度であった。このため、搬送時のトラブ
ルもなく、フォトリソグラフィ工程における歩留りもよ
かった。

【００３９】実施例４ シリコン基板１０と支持基板１４とを貼り合わせる際
に、両者の間に介在する層１７として多結晶シリコン層
１７の代わりにアモルファスシリコン層１７をジシラン
を原料として、圧力３Ｔｏｒｒ、周波数１３．５６ＭＨ
ｚのプラズマＣＶＤ法により１２０μｍの厚さに形成し
た以外は、実施例１と同様にして、誘電体分離基板を作
製した。このときの反りは、半導体単結晶領域を上にし
て平面上に載置したときに、周囲より中央部が５３μｍ
だけ上に対して凸状である程度であった。このため、搬
送時のトラブルもなく、また反りの変化も小さく、フォ
トリソグラフィ工程における歩留りもよかった。

【００４０】

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。

【図２】本発明の複合半導体基板の１つの実施態様を示
す縦断面図である。

【図３】本発明の複合半導体基板の製造工程を示す図で
ある。

【符号の説明】

３ すす状物質層 １０ 半導体基板 １１ 半導体単結晶領域 １２ 絶縁膜 １４ 支持基板 １５ ガラス物質層 １６ 支持基板 １７ 半導体多結晶またはアモルファス半導体層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １または相互に分離された複数個の半導
   体単結晶領域と、これを支持する支持基板とが、半導体
   多結晶またはアモルファス半導体からなる層を介して直
   接接合された複合半導体基板において、前記半導体単結
   晶領域の底面および側面は絶縁膜によって覆われ、前記
   支持基板はガラス物質により貼り合わされた２枚の基板
   からなることを特徴とする複合半導体基板。