JPH08213730A - 非環状ランドを有する配線基板、及びその製作方法 - Google Patents

非環状ランドを有する配線基板、及びその製作方法

Info

Publication number
JPH08213730A
JPH08213730A JP7287611A JP28761195A JPH08213730A JP H08213730 A JPH08213730 A JP H08213730A JP 7287611 A JP7287611 A JP 7287611A JP 28761195 A JP28761195 A JP 28761195A JP H08213730 A JPH08213730 A JP H08213730A
Authority
JP
Japan
Prior art keywords
hole
land
wiring
holes
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7287611A
Other languages
English (en)
Inventor
Ivan I Chobot
アイバン・アイ・チョボット
Robert A Martone
ロバート・エイ・マートン
Jr Thurston B Youngs
サーストン・ビー・ヤング、ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08213730A publication Critical patent/JPH08213730A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adornments (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 スルー・ホールを完全には取囲まない非環状
のランドを使うことによって、配線基板上で利用できる
領域を増加させる。 【解決の手段】 この発明は、スルー・ホール４２と配
線との間の信頼性のある接続を維持しながら、新しいラ
ンドの形を用いることにより配線基板上で利用できる領
域を増加させる。この発明の非環状ランド４０は、メッ
キされたスルー・ホールの全円周に接する３６０度の環
状ランドの代りに、一部分にのみ接している、即ちスル
ー・ホールの周囲３６０度より少ない部分に接してい
る。非環状ランドはスルー・ホールに対して、スルー・
ホールに接する配線と同じ側に設けられ、ランドの形は
楕円であることが望ましい。この発明はまた、このよう
な非環状ランドを製作する方法にも係っている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板のスルー・ホー
ルと配線を接続するランドに関するもので、特に非環状
のランドにより配線上で利用できる領域を増加させたラ
ンドに関する。
【０００２】
【発明が解決しようとする課題】初期の配線基板製作手
法では、配線基板の表面上には直接にスルー・ホール
（基板を貫通する穴）に接続される配線があった。スル
ー・ホールは伝導体の物質でメッキされると、配線基板
の表面と裏面を接続する役目をする。残念なことに、ス
ルー・ホールに直接に配線を接続すると、その接続が高
い不良率を持っていた。金属の配線とサブストレート
（基板）との間の熱膨張の差が、特に配線とスール・ホ
ールの接合点においての割れ目を引起こした。その結
果、配線とスルー・ホールの間の電気的接続は切断され
た。
【０００３】この接続の高い不良率を低減させる目的
で、配線とスルー・ホールとを接続するためのランドが
形成された。電気的に伝導体の物質、一般的には銅で形
成されたランドは、円状、より明確には環状の形状であ
り、スルーホールを完全に取囲む。ランドを備えること
によって、スルー・ホールと配線との間の接続用の表面
面積は明らかに増加し、この結果、接続の不良は減少し
た。
【０００４】ランドは歴史的に言って、今までずっと環
状であり、それによってメッキされたスルー・ホールの
端部とランドとの間の接触面積を最大にしていた。その
上、印刷配線基板の製作手順の間に、スルー・ホールか
ら位置ずれをしたランドを作ってしまうことになる、穴
あけ、又はフォトリソグラフィでの誤差を補うために
も、ランドは円形で形成されていた。
【０００５】配線基板と集積回路素子を小型化する探求
の中で設計者達は、配線基板の表面上及び素子上に、よ
り多くの電子的な構造物を載せる努力をしてきた。この
目標を達成するために、設計者達は絶えず増加し続ける
領域を要求しており、それは配線基板上の「領有域」で
ある。利用できる「領有域」を増加させる試みの中で、
スルー・ホールの直径と比較した旧来のランドの直径は
減少してきた。しかしスルー・ホールの穴あけが行われ
たとき、ドリルの刃がしばしばサブストレートからラン
ドを剥取ってしまい、スルー・ホールが不規則な形とし
て残り、信頼できないメッキされたスルー・ホールを生
じさせた。
【０００６】実際には、配線基板の技術が進歩してくる
にしたがって、ランドの大きさは小さくなるより、むし
ろ大きくなってきていた。配線とランドとの間の接続の
信頼性を更に改善するために、「フレア（張り出し）」
として知られる突出部が、配線の軸に沿ってランドに付
け加えられていた。円形のランドにフレアを付け加える
と、旧来のランドよりも更に多くの領域を消費させるこ
とになる。ランドによってもたらされる配線とスルー・
ホールとの間の信頼性のある接続を維持しながら、サブ
ストレート上に利用できる領域を増加させることが望ま
しいのである。
【０００７】
【課題を解決するための手段】本発明は、スルー・ホー
ルを完全には取囲まない非環状のランドを用いることに
よって領域を増加させる。即ちこれらのランドは、スル
ー・ホールの周囲で３６０度すべての方向には伸びてい
ないものである。非環状のランドは、スルー・ホールの
一つの側面にのみ接していることが望ましく、これによ
って、このランドでなく旧来のランドを用いていたので
は利用できない領域を提供する。本発明はまた、このよ
うな非環状のランドを製作する方法にも関係している。
【０００８】
【発明の実施の形態】本発明は、スルー・ホールと配線
との間の信頼性のある接続を維持しながら、新しいラン
ドの形を提供することにより利用できる領域を増加させ
る。メッキされた又はペーストが塗布されたスルー・ホ
ールの全円周に接する３６０度の環状ランドの代わり
に、本発明の非環状ランドは一部分にのみ接している、
即ちスルー・ホールの周囲３６０度より少ない部分に接
している。非環状ランドは、スルー・ホールに対してス
ルー・ホールに接する配線と同じ側に設けられ、ランド
の形は楕円であることが望ましい。非環状ランドの採用
により、利用できる領域の増加がもたらされる。例えば
図１を参照すると、旧来の３６０度の環状ランド１０、
及びフレア１４を持つ旧来の３６０度の環状ランド１２
が、スルー・ホール２０と２２に接続されているのが分
かる。ここではスルー・ホールの中心間が０．０５イン
チの間隔を持っているが、スルー・ホール２０と２２の
間の区域には、わずか２本の０．００４インチの配線、
配線１６及び１８が入れられるだけである。
【０００９】図２を参照すると、非環状のランド４０が
スルー・ホール４２を部分的に囲んでいるのが分かる。
スルー・ホール４２と、もう一つのスルー・ホールの中
心間の０．０５インチの区域には３本の０．００４イン
チの配線、配線４６、４８、５０を入れることができ
る。エポキシーガラスがカードに使われる絶縁物質であ
るとき、配線間の短絡を防ぐために必要である、配線間
の最小間隔は２ミルである。このようにして、旧来のラ
ンドを使うときに利用できる領域に比較すると、非環状
ランドは領域の大きな増加をもたらす。
【００１０】ここで図３を参照して、非環状ランドの望
ましい長さは、オフセット間隔ｄ0を計算することによ
って決められる。オフセット間隔ｄ0は、フォトリソグ
ラフィックな工程の中で、選択されたアートワークであ
る、レティクル（ここではたくさんの穴のパターンを持
つ定型のマスク）の穴の半径が、スルー・ホールの中心
からオフセットされるときの間隔を表している。望まし
いオフセット間隔ｄ0は、次の式で決められる。
【数１】ｄ0＝ｚ＋（ｒh−ｒi）＋ｔ0−ｓ ここでｔ0は、伝導体製作工程、つまりエッチング工程
での許容誤差である。（許容誤差が不明の場合はｔ0は
０である。）ｓは、ここでは基板上の配線を意味する、
伝導体配線の最小間隔であり、これは配線基板の設計技
術に従って変化する。ｚはスルー・ホール６０の周辺
と、最も近い配線との間の必要とされる最小間隔であ
る。ｒhは、穴あけが行われたときのスルー・ホール６
０の半径である。ｒi、は非環状ランド６２を形成する
ために使われるレティクルの穴の半径であり、ｒiはｒh
と同じ値であることが望ましい。例えば、ｚが６．５ミ
ル、ｒhが６ミルであり、ｓが最小２ミルであることが
望まれ，ｔ0が１．０ミル、ｒiが６ミルであるならば、
【数２】ｄ0＝６．５＋（６−６）＋１．０−２．０ ｄ0＝５．５となる。このようにして、レティクルの穴
の中心は最後の露光の際に、スルー・ホールの中心から
５．５ミル、オフセットされる必要がある。望ましく
は、レティクルが意図しているスルー・ホールの位置の
上に置かれる最初の露光と、レティクルがスルー・ホー
ルの中心から５．５ミル離して置かれる露光との間に、
レティクルをスルー・ホールの中心から半分の間隔、即
ち２．７５ミルの位置に置いて露光を行うと良い。
【００１１】この文の中で使われているように「長さ」
とは、非環状ランドに接続された配線の軸に沿って、ス
ルー・ホールの端から配線の端までを測ったときの、非
環状ランドの寸法を言う。非環状ランドの長さは、ｚか
ら（ｔ0＋ｓ）を引いた値の０．１倍から２倍であるこ
とが望ましく、０．５倍から０．７５倍であることが更
に望ましい。非環状ランドの長さは、ｚから（ｔ0＋
ｓ）を引いた値の２倍を超えることも可能ではあるが、
このときは増加した領域をもたらすという目的にはかな
わない。より短い長さ、即ちｚから（ｔ0＋ｓ）を引い
た値の０．１倍より短いときは、接続の不良率が増加す
ることになり、好ましくない。一般に、ｚから（ｔ0＋
ｓ）を引いた値の０．１倍より短いような長さが採用さ
れるときは、非環状ランドと近接の配線との間に十分な
絶縁物質が無く、その結果、非環状ランドと近接の配線
との間で短絡が起こる。
【００１２】非環状ランドの幅は、ランドの長さ方向に
直角の方向のランドの寸法である。非環状ランドの幅は
配線の幅より広い。そしてまた、非環状ランドの幅は、
穴を空けたスルー・ホールの幅を超えることも可能であ
る。しかし、非環状ランドの幅は穴を空けたスルー・ホ
ールの幅に等しいか、より小さいことが望ましい。ラン
ドは配線と同じ物質で作られ、その物質は一般には銅で
ある。
【００１３】最初に旧来のフォトリソグラフィックな手
法を使ってアートワークが製作される。必要とされる非
環状ランドの像が、ガラスの上、又はほかの透明の基板
上の感光乳剤のキャリア上に露光される。非環状ランド
を作成する望ましい手法が、図４に示されている。スル
ー・ホールの穴あけがされる場所の中心点である（ｘ、
ｙ）に相当する位置に、旧来の円形レティクルの穴の中
心が置かれる。感光乳剤は光、望ましくは紫外線に露光
される。その後レティクルの穴は前記の式を用いて計算
されたオフセット間隔ｄ0だけスルー・ホールの中心か
らオフセットされる。同様にレティクルの穴は、（ｘ＋
ｄ0／２，ｙ）に相当する位置に中心を合わせられ、そ
して露光される。望ましくは更に長い非環状ランドを得
るために、レティクルの穴は（ｘ＋ｄ0，ｙ）に相当す
る位置に置かれ、２回目の露光が行われる。その後、感
光乳剤キャリアが現像される。一般的には、非環状ラン
ドは、実際のスルー・ホールを近接伝導体に対して許さ
れる最小の間隔に配置できるような大きさであるだけで
良い。代りの方法として、旧来の円形のレティクルを使
ってアートワークを作成するよりむしろ、誂えたアート
ワーク、即ち望ましい非環状ランドの形に作成された露
光マスクを使うこともできる。
【００１４】その後アートワークは、伝統的な印刷配線
の光写像工程で使われ、その工程の中で光写像ができる
レジストが基板上に塗布され、そしてアートワークを通
して化学線放射に露光される。このフォトレジストは旧
来の工程を用いて旧来の方法で現像され、必要なパター
ンを形成する。フォトレジストが現像されて、最終的な
非環状ランドの形を形成する場合には、サブトラクティ
ブ法が望ましい。露光されなかったフォトレジストは旧
来の溶剤で除去され、必要なパターンになっている露光
されたフォトレジストが残る。その後エッチング液が使
われて、露光されたフォトレジストで保護されていない
金属を取除く。露光されたフォトレジストが剥取られ、
必要な非環状ランドを含む最終的な伝導体のパターンが
残される。代りに、又は追加として旧来のアディティブ
法を使うことも可能である。このようなアディティブ法
ではフォトレジストの間の空間が、現像された際に、回
路を形成するパターンを決める。回路形成は、このよう
な空間にアディティブなメッキ付けのような旧来の方法
で行われる。メッキ付けの後、フォトレジストが除去さ
れ、必要な非環状ランドを含む最終的な伝導体のパター
ンが残される。
【００１５】「コア」のサブストレートを一つのコンポ
ジット（合成体）構造体に組立てる際に、それぞれのコ
アは正しく揃えられ、即ち必要とされる層への適切な接
続を行うために位置合わせされる。組上げたものは、そ
の後必要なスルー・ホールを形成するために穴あけさ
れ、そしてスルー・ホールは、一般には電気分解、又は
無電解銅メッキによって旧来の手法でメッキ付けされ
る。代りにスルー・ホールに伝導体のペーストを塗布す
ることもできる。その結果、メッキされたスルー・ホー
ルは、図３に示すように非環状ランドと接触する。
【００１６】配線間の最小間隔が２ミルで、本発明の非
環状ランドを持つ薄く軽いカードが次のようにして作成
された。アートワークを作成するために、透明な基板の
上にデポジットされた感光性の乳剤の上に０．０１１イ
ンチの直径の穴を持つ円形の不透明なレティクルが置か
れた。このレティクルの穴は必要とされる複数のスルー
・ホールの中心に置かれ、紫外線で露光された。それぞ
れのレティクルの穴がスルー・ホールの中心から３ミル
のオフセットがされ、そして露光され、そこから更に２
回目の３ミルのオフセットがされて、露光された。レテ
ィクルは取り除かれ、乳剤が現像されてアートワークが
作られた。Ｄｕｐｏｎｔ Ｃｈｅｍｉｃａｌ Ｃｏｍｐ
ａｎｙから「Ｒｅｓｉｓｔｏｎ」の名で入手できる旧来
の負性のフォトレジストが０．０５０インチ×０．０２
５インチのグリッド寸法を持つカード上にデポジットさ
れた、０．００１４インチの銅の層上に塗布された。フ
ォトレジストはアートワークを通して化学線放射に露光
され、旧来の方法で現像された。ランドを定めるために
カードはエッチングされ、その後フォトレジストは剥取
られた。積層、固定、位置合わせを含むいくつかの旧来
の製作手順を終了させた後、０．０１０インチのドリル
刃を使ってスルー・ホールの穴あけがされた。次にスル
ー・ホールは電解銅メッキ法によって旧来の方法でメッ
キ付けされ、０．００８インチの直径を持つ複数のスル
ー・ホールと、０．０１０インチの幅、０．００６イン
チの長さを持つランドを形成した。カードの一部の配線
パターンは図５に示されている。
【００１７】ｓの値が２ミルであり、本発明の非環状ラ
ンドを持つカードが次のようにして製作された。アート
ワークを製作するために、透明な基板の上にデポジット
された感光性乳剤の上に、０．００９インチの直径の穴
を持つ円形の不透明なレティクルが置かれた。このレテ
ィクルの穴は必要とされる複数のスルー・ホールの中心
に置かれ、紫外線に露光された。それぞれのレティクル
の穴がスルー・ホールの中心から３ミルのオフセットが
され、そして露光され、それから更に二回目の３ミルの
オフセットがされて、露光された。レティクルは取除か
れ、乳剤が現像されてアートワークが製作された。Ｄｕ
ｐｏｎｔから「Ｒｅｓｉｓｔｏｎ」の名で入手できる旧
来の負性のフォトレジストが０．０５０インチ×０．０
２５インチのグリッド寸法を持つカードの上にデポジッ
トされた、０．００１４インチの銅の層上に塗布され
た。フォトレジストはアートワークを通して化学線放射
に露光され、そして旧来の方法で現像された。ランドを
定めるためにカードはエッチングされ、その後フォトレ
ジストは剥取られた。次に０．００８インチのドリルの
刃を使って複数のスルー・ホールの穴あけがされた。ス
ルー・ホールは電解銅メッキ法を使って旧来の方法でメ
ッキ付けされ、０．００６インチの直径を持つ複数のス
ルー・ホールと、０．００８インチの幅と、０．００６
インチの長さを持つランドを形成した。配線パターンは
図６に示されている。
【００１８】本発明の非環状ランドを持つカードが次の
ようにして製作された。アートワークを製作するため
に、透明な基板の上にデポジットされた感光性の乳剤の
上に０．０１１インチの穴の直径を持つ円形の不透明な
レティクルが置かれた。このレティクルの穴は必要とさ
れる複数のスルー・ホールの中心に置かれ、そして紫外
線に露光された。それぞれのレティクルの穴はスルー・
ホールの中心から３ミルのオフセットがされ、そして露
光され、それから更に二回目の３ミルのオフセットがさ
れて、露光された。レティクルは取除かれ、乳剤が現像
されてアートワークが製作された。Ｄｕｐｏｎｔ Ｃｈ
ｅｍｉｃａｌ Ｃｏｍｐａｎｙから「Ｒｅｓｉｓｔｏ
ｎ」の名で入手できる旧来の負性のフォトレジストが
０．０５０インチ×０．０２５インチのグリッド寸法を
持つカード上にデポジットされた、０．００１４インチ
の銅の層上に塗布された。フォトレジストはアートワー
クを通して化学線放射に露光され、そして旧来の方法で
現像された。ランドを定めるためにカードはエッチング
され、その後フォトレジストは剥取られた。次に０．０
１０インチのドリルの刃を使って複数のスルー・ホール
の穴あけがされた。スルー・ホールは電解銅メッキ法を
使って旧来の方法でメッキ付けされ、０．００８インチ
の直径を持つ複数のスルー・ホールと、０．０１０イン
チの幅と、０．００６インチの長さを持つランドを形成
した。配線パターン図は図７に示されている。
【００１９】図１に示すように、非環状ランドを採用す
ることにより、５０ミルの間隔があるスルー・ホール間
で利用できる領域が増加する。その結果、０．００４イ
ンチの幅を持つ第三の配線を、他の２本の配線に加えて
追加する余地ができ、それにより配線できる密度は５０
パーセント増加する。順に、このことは一つの表面上で
配線できる量を増加させ、ある種のアプリケーションに
おいては、要求される配線面の数を減らすことができ
る。配線接続の信頼度は、カードにシミュレートされた
カード組立て工程を経験させることにより決定された。
パワー・オン時間、及びオン・オフの繰り返しに関係す
る熱サイクルをシミュレートするために、カードに加速
された熱サイクルと絶縁抵抗検査を課した。非環状ラン
ドの不良は無かった。
【００２０】この発明のある種の具体化が図示され説明
されてきたが、前述の特許請求の範囲で定義しているよ
うに、この発明の範囲から離れることなしに、種々の改
作物、及び変形を作ることも可能である。
【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２２】（１） 配線基板上に配置された配線と、
前記基板に形成され内部に電気的に伝導体である物質が
付着されたスルー・ホールと、前記配線及び前記スルー
・ホールを接続するランドとを有し、前記ランドが前記
スルー・ホールの一部を囲み、前記伝導体の物質と前記
配線とを接続している配線基板。 （２） 前記ランドの幅が前記配線の幅より大きく、前
記スルー・ホールの幅より小さいか、それに等しい範囲
である、（１）に記載の配線基板。 （３） スルー・ホールの端と近接した配線との間に必
要とされる最小の間隔ｚがあり、導体配線間に必要とさ
れる最小の間隔ｓがあり、エッチング工程での許容誤差
か又は０であるｔ0があるとき、前記ランドの長さがｚ
−（ｔ ＋ｓ）の値の０．１倍から２倍の値を有する、
（１）に記載の配線基板。 （４） 前記スルー・ホールの端と近接した配線との間
に必要とされる最小の間隔ｚがあり、導体配線間に必要
とされる最小の間隔ｓがあり、エッチング工程での許容
誤差か又は０であるｔ0があるとき、前記ランドの長さ
がｚ− （ｔ0＋ｓ）の値の０．１倍から２倍の値を有す
る、（１）に記載の配線基板 （５） 電気的に伝導体の物質がメッキ付けされた金属
である、（１）に記載の配線基板。 （６） 電気的に伝導体の物質がペーストである、
（１）に記載の配線基板。 （７） スルー・ホールに接続されたランドと配線が形
成された配線基板の製作方法において、（ａ）前記基板
上に複数の配線を形成し、（ｂ）前記基板の中に複数の
スルー・ホール用の場所を確保し、（ｃ）前記複数のス
ルー・ホール用の場所を覆って基板上に金属を形成し、
（ｄ）必要とされるスルー・ホールの場所において、前
記金属を貫通させて穴を空けて複数スルー・ホールを作
成し、（ｅ）前記複数のスルー・ホール中に伝導体の物
質を付着し、前記スルー・ホールを部分的に囲み、更に
前記配線をスルー・ホール中の伝導体物質に接続させて
いるランドを形成することによる製作方法。 （８） 前記伝導体の物質がメッキ付けされた金属であ
る、（７）に記載の製作方法。 （９） 前記伝導体の物質が電気的に伝導体のペースト
である、（７）に記載の製作方法。 （１０） スルー・ホールの端と最も近い配線との間に
必要とされる最小間隔ｚがあり、エッチング工程での許
容誤差か又は０であるｔ0があり、前記 スルー・ホール
の半径はｒhであり、非環状ランドを形成するために使
われるレティクルの穴の半径はｒiであり、レティクル
の穴のオフセット間隔がｄ0である前記ランドにおい
て、前記ランドの長さがｄ0＝ｚ＋（ｒh−ｒi）＋ｔ0−
ｓの式によって決定される、（５）に記載の製作方法。 （１１） 前記スルー・ホールの端と最も近い配線との
間に必要とされる最小の間隔ｚがあり、伝導体配線間に
必要とされる最小の間隔ｓがあり、エッチング工程での
許容誤差か又は０であるｔ0があるとき、ランドの長さ
がｚ−（ｔ0＋ｓ）の値の０．１倍から２倍の値を有す
る、（１）に記載の製作方法。 （１２） 前記ランドの幅が前記配線の幅より大きく、
前記スルー・ホールの幅より小さいか、それに等しい範
囲である、（１）に記載の製作方法。 （１３） 前記ランドの幅が前記配線の幅より大きく、
前記スルーホールの幅より小さいか、それに等しい範囲
である、（１１）に記載の製作方法。
【図面の簡単な説明】
【図１】典型的な旧来技術の構成でのランドの形状と、
二つのホールの間の配線を示している配線基板の一部の
図解的な線図である。
【図２】図１と類似の図解的な線図であり、当該発明の
非環状のランドと、二つのホールの間の配線を示す図で
ある。
【図３】非環状ランドとメッキされたスルー・ホールと
の関係を示す線図である。
【図４】非環状ランドを形成する際のアートワークの位
置決めをメッキされたスルー・ホールと一緒に示す図で
ある。
【図５】本発明による非環状ランドを持った配線形状の
一例を示す図である。
【図６】本発明による非環状ランドを持った配線形状の
一例を示す図である。
【図７】本発明による非環状ランドを持った配線形状の
一例を示す図である。
【符号の説明】
１０、１２ 環状ランド ２０、２２、４２、６０ スルー・ホール ４０、６２ 非環状ランド １４ フレア １６、１８、４６、４８、５０ 配線
フロントページの続き (72)発明者 ロバート・エイ・マートン アメリカ合衆国13760、ニューヨーク州エ ンディコット、プリンス・エドワード・コ ート ６ (72)発明者 サーストン・ビー・ヤング、ジュニア アメリカ合衆国13850、ニューヨーク州ベ スタル、エバーグリーン・ストリート 201

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上に配置された配線と、前記基
    板に形成され内部に電気的に伝導体である物質が付着さ
    れたスルー・ホールと、前記配線及び前記スルー・ホー
    ルを接続するランドとを有し、前記ランドが前記スルー
    ・ホールの一部を囲み、前記伝導体の物質と前記配線と
    を接続している配線基板。
  2. 【請求項２】 前記ランドの幅が前記配線の幅より大き
    く、前記スルー・ホールの幅より小さいか、それに等し
    い範囲である、請求項１に記載の配線基板。
  3. 【請求項３】 スルー・ホールの端と近接した配線との
    間に必要とされる最小の間隔ｚがあり、導体配線間に必
    要とされる最小の間隔ｓがあり、エッチング工程での許
    容誤差か又は０であるｔ0があるとき、前記ランドの長
    さがｚ−（ｔ0＋ｓ）の値の０．１倍から２倍の値を有
    する、請求項１に記載の配線基板。
  4. 【請求項４】 前記スルー・ホールの端と近接した配線
    との間に必要とされる最小の間隔ｚがあり、導体配線間
    に必要とされる最小の間隔ｓがあり、エッチング工程で
    の許容誤差か又は０であるｔ0があるとき、前記ランド
    の長さがｚ−（ｔ0＋ｓ）の値の０．１倍から２倍の値
    を有する、請求項１に記載の配線基板。
  5. 【請求項５】 スルー・ホールに接続されたランドと配
    線が形成された配線基板の製作方法において、 （ａ）前記基板上に複数の配線を形成し、 （ｂ）前記基板の中に複数のスルー・ホール用の場所を
    確保し、 （ｃ）前記複数のスルー・ホール用の場所を覆って基板
    上に金属を形成し、 （ｄ）必要とされるスルー・ホールの場所において、前
    記金属を貫通させて穴を空けて複数スルー・ホールを作
    成し、 （ｅ）前記複数のスルー・ホール中に伝導体の物質を付
    着し、前記スルー・ホールを部分的に囲み、更に前記配
    線をスルー・ホール中の伝導体物質に接続させているラ
    ンドを形成することによる製作方法。
  6. 【請求項６】 スルー・ホールの端と最も近い配線との
    間に必要とされる最小間隔ｚがあり、エッチング工程で
    の許容誤差か又は０であるｔ0があり、前記スルー・ホ
    ールの半径はｒhであり、非環状ランドを形成するため
    に使われるレティクルの穴の半径はｒiであり、レティ
    クルの穴のオフセット間隔がｄ0である前記ランドにお
    いて、前記ランドの長さがｄ0＝ｚ＋（ｒh−ｒi）＋ｔ0
    −ｓの式によって決定される、請求項５に記載の製作方
    法。
JP7287611A 1994-11-16 1995-11-06 非環状ランドを有する配線基板、及びその製作方法 Pending JPH08213730A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US340508 1994-11-16
US08/340,508 US5539156A (en) 1994-11-16 1994-11-16 Non-annular lands

Publications (1)

Publication Number Publication Date
JPH08213730A true JPH08213730A (ja) 1996-08-20

Family

ID=23333677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7287611A Pending JPH08213730A (ja) 1994-11-16 1995-11-06 非環状ランドを有する配線基板、及びその製作方法

Country Status (7)

Country Link
US (2) US5539156A (ja)
JP (1) JPH08213730A (ja)
KR (1) KR960020629A (ja)
CN (2) CN1051669C (ja)
BR (1) BR9504581A (ja)
MY (1) MY138632A (ja)
TW (1) TW282615B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817548B1 (en) 1996-01-11 2006-04-05 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6868615B2 (en) * 1998-06-08 2005-03-22 Paul Joseph Malley Telescopic weapon aiming system
US20050188600A1 (en) * 1998-01-29 2005-09-01 Malley Paul J. Telescopic weapon aiming system
JP2000252613A (ja) * 1999-02-26 2000-09-14 Canon Inc 電子回路基板及びその半田付け方法
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
WO2002027786A1 (en) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
US6881072B2 (en) * 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
CN107799494A (zh) * 2017-11-03 2018-03-13 北方电子研究院安徽有限公司 Ltcc超多层生瓷直通孔版图设计及制造工艺

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
US3567849A (en) * 1966-10-29 1971-03-02 Victor Company Of Japan Variable bandwidth magnetic recording system
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
CA1197325A (en) * 1984-06-04 1985-11-26 Beverley W. Gumb Masking of holes in circuit patterns on circuit boards prior to flow soldering
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
JPH0831458B2 (ja) * 1987-09-08 1996-03-27 三菱電機株式会社 超電導配線集積回路
US4893216A (en) * 1988-08-09 1990-01-09 Northern Telecom Limited Circuit board and method of soldering
JPH02198154A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 配線の形成方法及びこれを利用した半導体装置
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
GB9006855D0 (en) * 1990-03-27 1990-05-23 Ferguson Ltd Method of producing a printed circuit board
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
JPH0437191A (ja) * 1990-06-01 1992-02-07 Mitsubishi Electric Corp 多層プリント基板
US5098533A (en) * 1991-02-06 1992-03-24 International Business Machines Corp. Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures
JP2559977B2 (ja) * 1992-07-29 1996-12-04 インターナショナル・ビジネス・マシーンズ・コーポレイション バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor

Also Published As

Publication number Publication date
CN1209949C (zh) 2005-07-06
BR9504581A (pt) 1997-10-07
US5713127A (en) 1998-02-03
CN1128487A (zh) 1996-08-07
US5539156A (en) 1996-07-23
MY138632A (en) 2009-07-31
CN1238660A (zh) 1999-12-15
TW282615B (ja) 1996-08-01
CN1051669C (zh) 2000-04-19
KR960020629A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JP3666955B2 (ja) 可撓性回路基板の製造法
JP3149352B2 (ja) 基板の導体層の形成方法
JPH08213730A (ja) 非環状ランドを有する配線基板、及びその製作方法
JP2006100631A (ja) 配線基板及びその製造方法
JPH0240233B2 (ja)
JP3408590B2 (ja) 多層プリント基板の配線構造
JP2000091722A (ja) プリント配線板及びその製造方法
JPH06314865A (ja) プリント配線板
JP3237904B2 (ja) セラミック多層基板の製造方法
US5234745A (en) Method of forming an insulating layer on a printed circuit board
JPH1117315A (ja) 可撓性回路基板の製造法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS5814626Y2 (ja) 多層プリント板
JP4010684B2 (ja) 回路基板の製造法
KR950000293B1 (ko) 인쇄 배선판 및 그 제조 방법
JP3648753B2 (ja) 配線基板の製造方法
JP2833315B2 (ja) Ｔａｂ用テープキャリア
JPH0567871A (ja) 印刷配線板及びその製造方法
JPH07273488A (ja) 電磁シールド付プリント配線板とその製造方法
JPH08186381A (ja) 多層プリント配線板及びその製造方法
JP2003031936A (ja) プリント基板
JP2000208656A (ja) 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パタ―ン
JP2003249728A (ja) 電子部品実装用プリント配線板およびその製造方法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH11154778A (ja) 印刷回路基板