JPH08214326A - 非標準映像信号検出回路 - Google Patents
非標準映像信号検出回路Info
- Publication number
- JPH08214326A JPH08214326A JP7019346A JP1934695A JPH08214326A JP H08214326 A JPH08214326 A JP H08214326A JP 7019346 A JP7019346 A JP 7019346A JP 1934695 A JP1934695 A JP 1934695A JP H08214326 A JPH08214326 A JP H08214326A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- standard video
- detection circuit
- frame
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、テレビ受像機、ビデオテ−プレコ
−ダやレーザーディスクの映像信号を標準映像信号か非
標準映像信号かを判定する非標準映像信号検出回路に関
するもので、バーストに同期したクロックで１フレーム
の長さを測定することにより簡単に入力映像信号が標準
映像信号であるか非標準映像信号であるかを判定するこ
とができる非標準映像信号検出回路を提供するものであ
る。 【構成】 本発明の非標準映像信号検出回路はカウンタ
１とフリップフロップ２と判定回路３から構成される。
この構成によって、本発明はカウンタ１で入力映像信号
に同期して１フレームに１回発生されるフレームアイデ
ント信号でクリアにしてメインクロックを数え、フリッ
プフロップ２でカウンタの出力をフレームアイデント信
号でラッチし、判定回路３でフリップフロップの出力か
ら入力映像信号が標準映像信号か非標準映像信号かを判
定することができる。
−ダやレーザーディスクの映像信号を標準映像信号か非
標準映像信号かを判定する非標準映像信号検出回路に関
するもので、バーストに同期したクロックで１フレーム
の長さを測定することにより簡単に入力映像信号が標準
映像信号であるか非標準映像信号であるかを判定するこ
とができる非標準映像信号検出回路を提供するものであ
る。 【構成】 本発明の非標準映像信号検出回路はカウンタ
１とフリップフロップ２と判定回路３から構成される。
この構成によって、本発明はカウンタ１で入力映像信号
に同期して１フレームに１回発生されるフレームアイデ
ント信号でクリアにしてメインクロックを数え、フリッ
プフロップ２でカウンタの出力をフレームアイデント信
号でラッチし、判定回路３でフリップフロップの出力か
ら入力映像信号が標準映像信号か非標準映像信号かを判
定することができる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビ受像機、ビデオ
テ−プレコ−ダやビデオプロジェクタの映像輝度信号が
標準映像信号であるか非標準映像信号であるかを判定す
る非標準検出回路に関するものである。
テ−プレコ−ダやビデオプロジェクタの映像輝度信号が
標準映像信号であるか非標準映像信号であるかを判定す
る非標準検出回路に関するものである。
【０００２】
【従来の技術】近年、テレビ受像機の大型化に伴いフレ
ームメモリを用いてＹＣ分離を行う３次元ＹＣ分離が注
目されている。３次元ＹＣ分離においては入力映像信号
が非標準映像信号であった場合正しい演算ができなくな
るため、入力映像信号が標準映像信号であるか非標準映
像信号であるかを判定する非標準映像信号検出回路が重
要である。
ームメモリを用いてＹＣ分離を行う３次元ＹＣ分離が注
目されている。３次元ＹＣ分離においては入力映像信号
が非標準映像信号であった場合正しい演算ができなくな
るため、入力映像信号が標準映像信号であるか非標準映
像信号であるかを判定する非標準映像信号検出回路が重
要である。
【０００３】以下、図６を用いて従来の非標準映像信号
検出回路を説明する。図６は従来例の非標準映像信号検
出回路の構成を示すものである。図６において、１００
は入力信号を１フレーム遅延させるためのフレームメモ
リであり、１０１は入力信号と前記フレームメモリの出
力を加算する加算器であり、１０２は前記加算器の出力
からバースト信号を抜き取るためのＢＰＦであり、１０
３は前記ＢＰＦの出力のピーク値を検出するためのピー
ク検出回路であり、１０４は前記ピーク検出回路の出力
とある設定値Ａとを比較して出力を得る比較回路であ
る。
検出回路を説明する。図６は従来例の非標準映像信号検
出回路の構成を示すものである。図６において、１００
は入力信号を１フレーム遅延させるためのフレームメモ
リであり、１０１は入力信号と前記フレームメモリの出
力を加算する加算器であり、１０２は前記加算器の出力
からバースト信号を抜き取るためのＢＰＦであり、１０
３は前記ＢＰＦの出力のピーク値を検出するためのピー
ク検出回路であり、１０４は前記ピーク検出回路の出力
とある設定値Ａとを比較して出力を得る比較回路であ
る。
【０００４】以上のように構成された非標準映像信号検
出回路について、以下図７を用いてその動作について説
明する。図７に示すようにＮＴＳＣの標準映像信号では
入力信号とその１フレーム前の信号のバースト信号は必
ず反転の関係になっている。したがってフレーム間の加
算を行えば、標準映像信号であれば図７（ａ）のように
その和は０となる。ところが非標準映像信号の場合、例
えば図７（ｂ）のようにフレーム間でバーストが同相に
なっていたとすれば、フレーム和はバーストがそのまま
残るので、これをＢＰＦで抜き取り、ピーク検出回路で
ピーク値を測定し、これとある設定値Ａとを比較回路で
比較することによって非標準映像信号であると判定する
ことができる。
出回路について、以下図７を用いてその動作について説
明する。図７に示すようにＮＴＳＣの標準映像信号では
入力信号とその１フレーム前の信号のバースト信号は必
ず反転の関係になっている。したがってフレーム間の加
算を行えば、標準映像信号であれば図７（ａ）のように
その和は０となる。ところが非標準映像信号の場合、例
えば図７（ｂ）のようにフレーム間でバーストが同相に
なっていたとすれば、フレーム和はバーストがそのまま
残るので、これをＢＰＦで抜き取り、ピーク検出回路で
ピーク値を測定し、これとある設定値Ａとを比較回路で
比較することによって非標準映像信号であると判定する
ことができる。
【０００５】
【発明が解決しようとする課題】しかしながらこの方法
は水平同期信号に同期してクロックを発生したシステム
においては検出できるが、バーストに同期してクロック
を発生するシステムにおいてはバーストのピーク値を測
定することは意味がなく、この回路では検出ができな
い。
は水平同期信号に同期してクロックを発生したシステム
においては検出できるが、バーストに同期してクロック
を発生するシステムにおいてはバーストのピーク値を測
定することは意味がなく、この回路では検出ができな
い。
【０００６】本発明は上述の問題点に鑑み、バーストに
同期したクロックを用いた場合にも非標準映像信号を検
出できる非標準検出回路を提供するものである。
同期したクロックを用いた場合にも非標準映像信号を検
出できる非標準検出回路を提供するものである。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の非標準映像信号検出回路は、カウンタとフ
リップフロップと判定回路から構成される。
に、本発明の非標準映像信号検出回路は、カウンタとフ
リップフロップと判定回路から構成される。
【０００８】
【作用】上記の構成によって、本発明は、入力映像信号
に同期して１フレームに１回発生されるフレームアイデ
ント信号でカウンタをクリアし、バーストに同期したメ
インクロックを数え、前記カウンタの出力をフリップフ
ロップを用いて前記フレームアイデント信号でラッチ
し、判定回路で前記フリップフロップの出力から入力映
像信号が標準映像信号か非標準映像信号かを判定する。
に同期して１フレームに１回発生されるフレームアイデ
ント信号でカウンタをクリアし、バーストに同期したメ
インクロックを数え、前記カウンタの出力をフリップフ
ロップを用いて前記フレームアイデント信号でラッチ
し、判定回路で前記フリップフロップの出力から入力映
像信号が標準映像信号か非標準映像信号かを判定する。
【０００９】
（実施例１）まず、本発明の第１の実施例における非標
準映像信号検出回路を図１、図２によって説明する。図
１は本発明の第１の実施例における非標準映像信号検出
回路のブロック図である。
準映像信号検出回路を図１、図２によって説明する。図
１は本発明の第１の実施例における非標準映像信号検出
回路のブロック図である。
【００１０】図１の本発明の第１の実施例における非標
準映像信号検出回路は、フレームアイデント信号をクリ
ア入力にしてメインクロックに同期してカウントを行う
カウンタ１と、カウンタ１の出力データをフレームアイ
デント信号でラッチするフリップフロップ２と、フリッ
プフロップ２の出力データの値によって入力映像信号が
標準映像信号か非標準映像信号かを判定する判定回路３
とからなる。
準映像信号検出回路は、フレームアイデント信号をクリ
ア入力にしてメインクロックに同期してカウントを行う
カウンタ１と、カウンタ１の出力データをフレームアイ
デント信号でラッチするフリップフロップ２と、フリッ
プフロップ２の出力データの値によって入力映像信号が
標準映像信号か非標準映像信号かを判定する判定回路３
とからなる。
【００１１】以上のように構成された本発明の第１の実
施例における非標準映像信号検出回路について、以下図
２を用いてその動作について説明する。
施例における非標準映像信号検出回路について、以下図
２を用いてその動作について説明する。
【００１２】まず、入力映像信号に同期して１フレーム
に１回１クロックＬＯＷになるフレームアイデント信号
がカウンタ１にクリア入力として入力される。即ちクリ
アされたときにカウンタ１の出力は０となり、そこから
クロックが入力されるたびに１ずつカウントしていく。
次に、カウンタ１の出力はフリップフロップ２に入力さ
れ、前記フレームアイデント信号の立ち上がりに同期し
てラッチされる。即ち図２に示すようにフリップフロッ
プ２の出力はｘとなりフレームの長さが測定できる。そ
してフリップフロップ２の出力が判定回路３に入力され
る。判定回路３は、標準映像信号であれば長さは一定
（ＮＴＳＣでメインクロックを１４．３ＭＨｚとすれば
９１０＊５２５クロック）となるので、通常、常にこの
クロック数±１であれば標準映像信号と判定する。
に１回１クロックＬＯＷになるフレームアイデント信号
がカウンタ１にクリア入力として入力される。即ちクリ
アされたときにカウンタ１の出力は０となり、そこから
クロックが入力されるたびに１ずつカウントしていく。
次に、カウンタ１の出力はフリップフロップ２に入力さ
れ、前記フレームアイデント信号の立ち上がりに同期し
てラッチされる。即ち図２に示すようにフリップフロッ
プ２の出力はｘとなりフレームの長さが測定できる。そ
してフリップフロップ２の出力が判定回路３に入力され
る。判定回路３は、標準映像信号であれば長さは一定
（ＮＴＳＣでメインクロックを１４．３ＭＨｚとすれば
９１０＊５２５クロック）となるので、通常、常にこの
クロック数±１であれば標準映像信号と判定する。
【００１３】このようにフレーム間の長さを測定すれ
ば、簡単に入力信号が標準映像信号であるかどうかを判
定することができる。
ば、簡単に入力信号が標準映像信号であるかどうかを判
定することができる。
【００１４】（実施例２）次に、本発明の第２の実施例
の非標準映像信号検出回路を図３、図４を用いて説明す
る。図３は本発明の第２の実施例の非標準映像信号検出
回路のブロック図である。第１の実施例と異なる点はカ
ウンタ１の出力をタイミング発生回路２０に入力し、そ
の出力を用いて３次元ＹＣ分離などで用いられるフレー
ムメモリ３０の制御を行うことである。以上のように構
成された本発明の第２の実施例における非標準映像信号
検出回路について、以下図４を用いてその動作について
説明する。
の非標準映像信号検出回路を図３、図４を用いて説明す
る。図３は本発明の第２の実施例の非標準映像信号検出
回路のブロック図である。第１の実施例と異なる点はカ
ウンタ１の出力をタイミング発生回路２０に入力し、そ
の出力を用いて３次元ＹＣ分離などで用いられるフレー
ムメモリ３０の制御を行うことである。以上のように構
成された本発明の第２の実施例における非標準映像信号
検出回路について、以下図４を用いてその動作について
説明する。
【００１５】まず、入力映像信号に同期して１フレーム
に１回１クロックＬＯＷになるフレームアイデント信号
がカウンタ１にクリア入力として入力される。即ちクリ
アされたときにカウンタ１の出力は０となり、そこから
クロックが入力されるたびに１ずつカウントしていく。
これは第１の実施例と同じである。そこでこのカウンタ
１の出力を用いて３次元ＹＣ分離を行う時に必要なフレ
ームメモリの制御を行う。すなわち図４に示すように、
このカウンタ１の出力をデコードすることによって（図
４では２とｎ）イネーブルパルスやリセットパルスを得
るのである。
に１回１クロックＬＯＷになるフレームアイデント信号
がカウンタ１にクリア入力として入力される。即ちクリ
アされたときにカウンタ１の出力は０となり、そこから
クロックが入力されるたびに１ずつカウントしていく。
これは第１の実施例と同じである。そこでこのカウンタ
１の出力を用いて３次元ＹＣ分離を行う時に必要なフレ
ームメモリの制御を行う。すなわち図４に示すように、
このカウンタ１の出力をデコードすることによって（図
４では２とｎ）イネーブルパルスやリセットパルスを得
るのである。
【００１６】また標準映像信号かどうかの判定は第１の
実施例と同様に行うことができる。このようにフレーム
間の長さを測定するカウンタをフレームメモリの制御に
も用いれば、回路規模が小さく簡単に入力信号が標準映
像信号であるかどうかを判定することができる。
実施例と同様に行うことができる。このようにフレーム
間の長さを測定するカウンタをフレームメモリの制御に
も用いれば、回路規模が小さく簡単に入力信号が標準映
像信号であるかどうかを判定することができる。
【００１７】（実施例３）次に、本発明の第３の実施例
の非標準映像信号検出回路を図５を用いて説明する。図
５は本発明の第３の実施例の非標準映像信号検出回路の
判定回路の動作を示したものである。
の非標準映像信号検出回路を図５を用いて説明する。図
５は本発明の第３の実施例の非標準映像信号検出回路の
判定回路の動作を示したものである。
【００１８】第１の実施例においては判定はｘ±１にな
っていれば標準映像信号に判定したが、これはバースト
信号に同期したクロックで入力信号のフレーム間の長さ
を測定した場合には、入力信号はアナログであるから本
当の長さはクロックの整数倍にならないからである。す
なわち図５に示すように長さがｃのときはｂｄの状態も
存在する。クロック単位であればａｅまでマージンをみ
る必要があるので±１クロックとしなければならない。
しかし実際はｂ−ｄになるので判定回路の精度をよりよ
くするためには水平同期信号とメインクロックの位相差
情報であるスキューデータを用いる。すなわちスキュー
データはアナログ入力信号の長さの小数部を示すもので
あり、図５のｂ、ｄの場合には０．５となり、ａ、ｃ、
ｅのときには０となる。したがってスキューデータを用
いればさらに精度のよい判定を行うことができる。
っていれば標準映像信号に判定したが、これはバースト
信号に同期したクロックで入力信号のフレーム間の長さ
を測定した場合には、入力信号はアナログであるから本
当の長さはクロックの整数倍にならないからである。す
なわち図５に示すように長さがｃのときはｂｄの状態も
存在する。クロック単位であればａｅまでマージンをみ
る必要があるので±１クロックとしなければならない。
しかし実際はｂ−ｄになるので判定回路の精度をよりよ
くするためには水平同期信号とメインクロックの位相差
情報であるスキューデータを用いる。すなわちスキュー
データはアナログ入力信号の長さの小数部を示すもので
あり、図５のｂ、ｄの場合には０．５となり、ａ、ｃ、
ｅのときには０となる。したがってスキューデータを用
いればさらに精度のよい判定を行うことができる。
【００１９】
【発明の効果】以上のように本発明は、カウンタと、フ
リップフロップと、判定回路を用いることにより、カウ
ンタで入力映像信号に同期して１フレームに１回発生さ
れるフレームアイデント信号をクリアにしてバーストに
同期したメインクロックを数え、フリップフロップでカ
ウンタの出力をフレームアイデント信号でラッチし、判
定回路でフリップフロップの出力から入力映像信号が標
準映像信号か非標準映像信号かを判定することができ
る。非常に簡単な回路で非標準映像信号検出回路が実現
でき、その実用的効果は大なるものがある。
リップフロップと、判定回路を用いることにより、カウ
ンタで入力映像信号に同期して１フレームに１回発生さ
れるフレームアイデント信号をクリアにしてバーストに
同期したメインクロックを数え、フリップフロップでカ
ウンタの出力をフレームアイデント信号でラッチし、判
定回路でフリップフロップの出力から入力映像信号が標
準映像信号か非標準映像信号かを判定することができ
る。非常に簡単な回路で非標準映像信号検出回路が実現
でき、その実用的効果は大なるものがある。
【図１】本発明の第１の実施例における非標準映像信号
検出回路のブロック図
検出回路のブロック図
【図２】同回路の動作を説明するためのタイミングチャ
−ト
−ト
【図３】本発明の第２の実施例における非標準映像信号
検出回路のブロック図
検出回路のブロック図
【図４】同回路のの動作を説明するためのタイミングチ
ャ−ト
ャ−ト
【図５】本発明の第３の実施例の動作を説明するための
図
図
【図６】従来の非標準映像信号検出回路のブロック図
【図７】同回路のの動作を説明するためのタイミングチ
ャート
ャート
１ カウンタ ２ フリップフロップ ３ 判定回路 ２０ タイミング発生回路 ３０ フレームメモリ １００ フレームメモリ １０１ 加算器 １０２ ＢＰＦ １０３ ピーク検出回路 １０４ 比較回路
Claims (4)
- 【請求項１】 入力映像信号に同期して１フレームに１
回発生されるフレームアイデント信号間の長さをバース
トに同期したクロックを用いて測定することによって入
力映像信号が標準映像信号であるか非標準映像信号であ
るかを検出する非標準映像信号検出回路 - 【請求項２】 入力映像信号に同期して１フレームに１
回発生されるフレームアイデント信号をクリア入力にし
てバーストに同期したメインクロックを数えるカウンタ
と、前記カウンタの出力を前記フレームアイデント信号
でラッチするフリップフロップと、前記フリップフロッ
プの出力から入力映像信号が標準映像信号か非標準映像
信号かを判定する判定回路を備えた非標準映像信号検出
回路 - 【請求項３】 フレームアイデント信号をクリア入力に
してバーストに同期したメインクロックを数えるカウン
タが３次元ＹＣ分離で用いられるフレームメモリのタイ
ミング発生回路で用いられるカウンタである請求項２記
載の非標準映像信号検出回路 - 【請求項４】 判定回路がフリップフロップの出力およ
び水平同期信号とメインクロックの位相差情報であるス
キューデータから入力映像信号が標準映像信号か非標準
映像信号かを判定する判定回路である請求項２記載の非
標準映像信号検出回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019346A JPH08214326A (ja) | 1995-02-07 | 1995-02-07 | 非標準映像信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019346A JPH08214326A (ja) | 1995-02-07 | 1995-02-07 | 非標準映像信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08214326A true JPH08214326A (ja) | 1996-08-20 |
Family
ID=11996840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7019346A Pending JPH08214326A (ja) | 1995-02-07 | 1995-02-07 | 非標準映像信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08214326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642083B1 (ko) * | 1999-04-21 | 2006-11-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 표준ㆍ비표준신호 판정회로 |
-
1995
- 1995-02-07 JP JP7019346A patent/JPH08214326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642083B1 (ko) * | 1999-04-21 | 2006-11-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 표준ㆍ비표준신호 판정회로 |
| EP1047272A3 (en) * | 1999-04-21 | 2008-07-30 | Matsushita Electric Industrial Co., Ltd. | Apparatus for identifying standard and non-standard video signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450631A2 (en) | Automatic commercial message recognition device | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| KR960006525A (ko) | 영상신호 처리기의 캡션라인 검출회로 | |
| US5963267A (en) | Delay correction circuit | |
| JPH08214326A (ja) | 非標準映像信号検出回路 | |
| US6801246B2 (en) | Method and apparatus for detecting change in video source material | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| US7321397B2 (en) | Composite color frame identifier system and method | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| KR100207242B1 (ko) | 비디오 컴팩트디스크 플레이어의 가변동기 검출방법 | |
| JP3629651B2 (ja) | フィールド判別回路 | |
| JPH07170500A (ja) | データサンプリング方法 | |
| KR0151499B1 (ko) | 팔플러스 영상신호의 시작코드 검출장치 | |
| JPS6151473B2 (ja) | ||
| JPH0218636B2 (ja) | ||
| JP3013357B2 (ja) | ビデオ信号識別回路及び画像機器 | |
| JP2000041202A (ja) | テレビジョン方式判別回路 | |
| JP2003005731A (ja) | 映像信号判別装置 | |
| JPH05167881A (ja) | 入力信号エラー検出回路 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| JPH0364181A (ja) | 変速再生モード検出回路 | |
| JPH10224732A (ja) | Ｖｔｒの特殊再生判別回路 | |
| JPS6087573A (ja) | フイ−ルド判別回路 | |
| JPH04324764A (ja) | 同期判定装置 | |
| JPH01251886A (ja) | 信号抜取り装置 |