JPH0821571B2 - 微細パターン形成方法 - Google Patents
微細パターン形成方法Info
- Publication number
- JPH0821571B2 JPH0821571B2 JP59277298A JP27729884A JPH0821571B2 JP H0821571 B2 JPH0821571 B2 JP H0821571B2 JP 59277298 A JP59277298 A JP 59277298A JP 27729884 A JP27729884 A JP 27729884A JP H0821571 B2 JPH0821571 B2 JP H0821571B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- film
- mask
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体素子形成においてマスク材により被覆
されていない領域をエッチングし、微細パターン形成す
る方法に関するものである。
されていない領域をエッチングし、微細パターン形成す
る方法に関するものである。
＜従来技術とその問題点＞ 近来、半導体デバイスの高集積化にともない微細パタ
ーン形成はリソグラフィー技術とドライエッチング技術
の向上により著しい進歩をとげている。たとえばジャー
ナル・オブ・バキューム・サイエンス・アンド・テクノ
ロジー（J.Vac.Sci.technol.）15巻1978年319〜326ペー
ジにおいては四弗化炭素ガスにより反応性スパッタエッ
チングによりマスクパターン幅に変化を生じない垂直断
面形状を有するシリコン酸化膜パターン形成が可能なこ
とが報告されている。前例のみならず、反応性スパッタ
エッチングにおいてはエッチングガスとエッチング条件
を適当に選ぶことで、シリコン酸化膜に限らず、絶縁
体，半導体，金属などがマスク寸法に一致して加工可能
である。一方、リソグラフィー技術は、従来の光投影露
光方法に代り、紫外光縮小投影露光,X線露光，電子線露
光技術の開発には解像度はサブミクロン寸法まで可能と
なっている。
ーン形成はリソグラフィー技術とドライエッチング技術
の向上により著しい進歩をとげている。たとえばジャー
ナル・オブ・バキューム・サイエンス・アンド・テクノ
ロジー（J.Vac.Sci.technol.）15巻1978年319〜326ペー
ジにおいては四弗化炭素ガスにより反応性スパッタエッ
チングによりマスクパターン幅に変化を生じない垂直断
面形状を有するシリコン酸化膜パターン形成が可能なこ
とが報告されている。前例のみならず、反応性スパッタ
エッチングにおいてはエッチングガスとエッチング条件
を適当に選ぶことで、シリコン酸化膜に限らず、絶縁
体，半導体，金属などがマスク寸法に一致して加工可能
である。一方、リソグラフィー技術は、従来の光投影露
光方法に代り、紫外光縮小投影露光,X線露光，電子線露
光技術の開発には解像度はサブミクロン寸法まで可能と
なっている。
しかし前記露光技術により得られる微細パターンは孤
立パターンにおけるものであり、パターンが近接したり
交差したりする複雑なパターンにおいては問題を生じ
る。たとえば、紫外光縮小投影露光法により第２図
（ａ）に示すマスクパターンを基板上に転写する場合、
第２図（ｂ）に示すようにようにパターンが交差する部
分では近接効果により転写されたレジストパターン角部
で丸みを生じる。
立パターンにおけるものであり、パターンが近接したり
交差したりする複雑なパターンにおいては問題を生じ
る。たとえば、紫外光縮小投影露光法により第２図
（ａ）に示すマスクパターンを基板上に転写する場合、
第２図（ｂ）に示すようにようにパターンが交差する部
分では近接効果により転写されたレジストパターン角部
で丸みを生じる。
このような現象は光露光に限ったものでなく、Ｘ線露
光，電子線露光においても程度の差はあれ、避けられな
い問題である。レジストパターンが第２図のごとき形状
であれば異方性エッチングを用いればレジストパターン
どうりにエッチングされることになり、微細半導体素子
形成に対し支障となる。この支障とはたとえば次のよう
なものである。Si（100）単結晶基板上にSiO2等の絶縁
膜を形成し、この絶縁膜を上記のような従来方法で絶縁
膜側壁を（100）方向に向くようにパターニングすると
角部で丸みを生じる。このあとSiの気相選択エピタキシ
ャル成長を行うと、丸みのために角部が完全にはSiで埋
まらずファセットとよばれる斜面がかなり大きく形成さ
れてしまう。エピ成長したSi膜に半導体素子を形成する
とこのファセットで配線が断線したりする支障が生じ
る。
光，電子線露光においても程度の差はあれ、避けられな
い問題である。レジストパターンが第２図のごとき形状
であれば異方性エッチングを用いればレジストパターン
どうりにエッチングされることになり、微細半導体素子
形成に対し支障となる。この支障とはたとえば次のよう
なものである。Si（100）単結晶基板上にSiO2等の絶縁
膜を形成し、この絶縁膜を上記のような従来方法で絶縁
膜側壁を（100）方向に向くようにパターニングすると
角部で丸みを生じる。このあとSiの気相選択エピタキシ
ャル成長を行うと、丸みのために角部が完全にはSiで埋
まらずファセットとよばれる斜面がかなり大きく形成さ
れてしまう。エピ成長したSi膜に半導体素子を形成する
とこのファセットで配線が断線したりする支障が生じ
る。
＜発明の目的＞ 本発明は、半導体素子形成における微細パターン加工
する際、パターン交差部における丸みをなくし、角型形
状を有する微細パターン形成方法を提供することにあ
る。
する際、パターン交差部における丸みをなくし、角型形
状を有する微細パターン形成方法を提供することにあ
る。
＜発明の構成＞ 本発明によれば基板上あるいは基板上に堆積された膜
上に露光技術を用いてマスクパターンを形成し、前記マ
スクパターンによって被覆されていない基板あるいは基
板上に堆積された膜を異方性エッチングするパターン形
成方法において、はじめに、第一のマスク材により直線
パターンを形成し、次いで前記直線パターンと交差する
第２のマスク材からなる直線パターンを形成し、次いで
前記基板あるいは基板上に堆積された膜を異方性エッチ
ングすると交差パターンが得られる。
上に露光技術を用いてマスクパターンを形成し、前記マ
スクパターンによって被覆されていない基板あるいは基
板上に堆積された膜を異方性エッチングするパターン形
成方法において、はじめに、第一のマスク材により直線
パターンを形成し、次いで前記直線パターンと交差する
第２のマスク材からなる直線パターンを形成し、次いで
前記基板あるいは基板上に堆積された膜を異方性エッチ
ングすると交差パターンが得られる。
＜構成の詳細な説明＞ 本発明は以下の構成をとることにより従来技術の問題
点を解決した。すなわち、基板あるいは基板上に堆積さ
れた膜を異方性エッチングする際にパターン交差部に丸
みを生じさせたくない領域ではマスクパターン形成工程
を複数回行なう。はじめに第一のマスク材による直線パ
ターンを形成し、次いで前記パターンと交差する第２の
マスク材からなるパターンを形成する。つまり一回の露
光工程においては直線パターンしか露光しないので露光
における近接効果が防止できる。次に第一と第２のマス
クを用いて基板あるいは基板上に堆積された膜を反応性
イオンエッチング法により異方性エッチングすることで
パターン交差部に丸みの生じない角型パターン形成が可
能となる。このようにして、パターンが微細化した場合
でも、所望の交差パターンが得られる。
点を解決した。すなわち、基板あるいは基板上に堆積さ
れた膜を異方性エッチングする際にパターン交差部に丸
みを生じさせたくない領域ではマスクパターン形成工程
を複数回行なう。はじめに第一のマスク材による直線パ
ターンを形成し、次いで前記パターンと交差する第２の
マスク材からなるパターンを形成する。つまり一回の露
光工程においては直線パターンしか露光しないので露光
における近接効果が防止できる。次に第一と第２のマス
クを用いて基板あるいは基板上に堆積された膜を反応性
イオンエッチング法により異方性エッチングすることで
パターン交差部に丸みの生じない角型パターン形成が可
能となる。このようにして、パターンが微細化した場合
でも、所望の交差パターンが得られる。
＜実施例＞ 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
第１図は本発明の実施例を説明するために、主要な製
造工程における断面あるいは平面構造を示した模式図で
ある。すなわち、（100）面方位のｐ型シリコン基板１
に熱酸化により約２μｍ厚さのシリコン酸化膜２を形成
した後、減圧CVD法により約0.3μｍ厚さの多結晶シリコ
ン膜を堆積し、写真蝕刻法と反応性イオンエッチング法
により第１のマスクとなる多結晶シリコン膜の直線パタ
ーン３を基板の（100）方向と平行に形成すると第１図
（ａ），（ｇ）′の構造を得る。
造工程における断面あるいは平面構造を示した模式図で
ある。すなわち、（100）面方位のｐ型シリコン基板１
に熱酸化により約２μｍ厚さのシリコン酸化膜２を形成
した後、減圧CVD法により約0.3μｍ厚さの多結晶シリコ
ン膜を堆積し、写真蝕刻法と反応性イオンエッチング法
により第１のマスクとなる多結晶シリコン膜の直線パタ
ーン３を基板の（100）方向と平行に形成すると第１図
（ａ），（ｇ）′の構造を得る。
次に、下層有機膜，中間層シリカ塗布膜、および上層
レジストで構成される三層レジストに対して、上層を通
常の写真蝕刻法により前記多結晶シリコン膜パターンと
直交する方向のレジストパターンを形成し、反応性イオ
ンエッチングにより中間層シリカ膜をエッチングし、つ
づいて中間層シリカ膜をマスクに下層有機膜をO2反応性
イオンエッチングで第２のマスクとなる有機膜パターン
４を形成すると第１図（ｂ），（ｈ）′の構造を得る。
レジストで構成される三層レジストに対して、上層を通
常の写真蝕刻法により前記多結晶シリコン膜パターンと
直交する方向のレジストパターンを形成し、反応性イオ
ンエッチングにより中間層シリカ膜をエッチングし、つ
づいて中間層シリカ膜をマスクに下層有機膜をO2反応性
イオンエッチングで第２のマスクとなる有機膜パターン
４を形成すると第１図（ｂ），（ｈ）′の構造を得る。
つづいて、第１と第２のマスクを用いて露出したシリ
コン酸化膜を反応性イオンエッチング法により垂直断面
形状を有するSiO2膜パターンを形成し、マスクを除去す
ると第１図（ｃ），（ｉ）′の構造を得る。
コン酸化膜を反応性イオンエッチング法により垂直断面
形状を有するSiO2膜パターンを形成し、マスクを除去す
ると第１図（ｃ），（ｉ）′の構造を得る。
次にSiH2Cl2とH2から成るガス系にHClガスを約1vol％
程度加え、950℃の温度でシリコン基板にのみ選択的に
シリコンエピタキシャル成長させ、エピタキシャルシリ
コン膜５厚さが２μｍのとき第１図（ｄ）の構造を得
る。本実施例のようにSiO2パターン交差部が直交してい
ると、エピタキシャル層でのファセットの大きさが小さ
くなり、平坦性の良い基板が得られた。また、エピタキ
シャル層のSiO2膜近傍おける積層欠陥密度も低減した。
この後、通常のｎチャネルMOSFETを形成するために、厚
さ200Åのゲート酸化膜６を形成し、次いでイオン注入
によりホウ素を加速エネルギー30keVで1.5×1012cm-2と
100keVで２×1012cm2注入し、次いで減圧CVD法により多
結晶シリコンを4500Å堆積し、反応性イオンエッチング
によりゲート電極７を形成すると第１図（ｅ）の構造を
得る。次いでヒ素を加速エネルギー150keVで５×1015cm
-2イオン注入し、高濃度ｎ型層８を形成し、次いで、ポ
リシコンゲート電極にリンを拡散する。次に、CVDSiO2
膜10を堆積し、コンタクトホールをあけ、アルミ破線11
を行なうと第１図（ｆ）に示すようなｎチャネルMOS FE
Tが得られる。
程度加え、950℃の温度でシリコン基板にのみ選択的に
シリコンエピタキシャル成長させ、エピタキシャルシリ
コン膜５厚さが２μｍのとき第１図（ｄ）の構造を得
る。本実施例のようにSiO2パターン交差部が直交してい
ると、エピタキシャル層でのファセットの大きさが小さ
くなり、平坦性の良い基板が得られた。また、エピタキ
シャル層のSiO2膜近傍おける積層欠陥密度も低減した。
この後、通常のｎチャネルMOSFETを形成するために、厚
さ200Åのゲート酸化膜６を形成し、次いでイオン注入
によりホウ素を加速エネルギー30keVで1.5×1012cm-2と
100keVで２×1012cm2注入し、次いで減圧CVD法により多
結晶シリコンを4500Å堆積し、反応性イオンエッチング
によりゲート電極７を形成すると第１図（ｅ）の構造を
得る。次いでヒ素を加速エネルギー150keVで５×1015cm
-2イオン注入し、高濃度ｎ型層８を形成し、次いで、ポ
リシコンゲート電極にリンを拡散する。次に、CVDSiO2
膜10を堆積し、コンタクトホールをあけ、アルミ破線11
を行なうと第１図（ｆ）に示すようなｎチャネルMOS FE
Tが得られる。
このように本実施例によれば、エピタキシャル成長時
のファセットの大きさが減少し、平坦性が向上した。さ
らにエピタキシャル成長層の積層欠陥密度が低減したた
めにｎチャネルMOS FET等のデバイスを作成した場合の
製造歩留りが向上した。
のファセットの大きさが減少し、平坦性が向上した。さ
らにエピタキシャル成長層の積層欠陥密度が低減したた
めにｎチャネルMOS FET等のデバイスを作成した場合の
製造歩留りが向上した。
＜発明の効果＞ 本発明を用いることにより、露光の際の近接効果によ
る交差部の丸みを防止し、角型形状を有する微細パター
ン形成が可能となった。
る交差部の丸みを防止し、角型形状を有する微細パター
ン形成が可能となった。
第１図は本発明の実施例におけるMOSFETの製造方法を順
を追って断面構造あるいは平面構造を示す図で、
（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は断
面図、（ｇ′），（ｈ′），（ｉ′）は平面図。第２図
（ａ），（ｂ）はレチクルパターンと従来方法を用いた
レジストパターンとの転写変化を示す模式的平面図であ
る。 図において １……シリコン基板、２……シリコン酸化膜 ３……多結晶シリコン膜パターン（第１のマスク） ４……有機膜パターン（第２のマスク） ５……エピタキシャルシリコン層 ６……ゲート酸化膜、７……ゲート電極 ８……高濃度ｎ型層、９……CVDSiO2膜 10……アルミニウム配線 21……レチクルパターン 22……レジストパターン
を追って断面構造あるいは平面構造を示す図で、
（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は断
面図、（ｇ′），（ｈ′），（ｉ′）は平面図。第２図
（ａ），（ｂ）はレチクルパターンと従来方法を用いた
レジストパターンとの転写変化を示す模式的平面図であ
る。 図において １……シリコン基板、２……シリコン酸化膜 ３……多結晶シリコン膜パターン（第１のマスク） ４……有機膜パターン（第２のマスク） ５……エピタキシャルシリコン層 ６……ゲート酸化膜、７……ゲート電極 ８……高濃度ｎ型層、９……CVDSiO2膜 10……アルミニウム配線 21……レチクルパターン 22……レジストパターン
Claims (1)
- 【請求項１】基板あるいは基板上に堆積された膜上に露
光技術を用いてマスクパターンを形成し、前記マスクパ
ターンによって被覆されていない基板あるいは基板上に
堆積された膜を異方性エッチングするパターン形成方法
において、はじめに第一のマスク材により直線パターン
を形成し、次いで前記直線パターンと交差にする第二の
マスク材からなる直線パターンを形成し、次いで前記基
板あるいは基板上に堆積された膜を異方性エッチング
し、交差パターンを形成することを特徴とする微細パタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277298A JPH0821571B2 (ja) | 1984-12-26 | 1984-12-26 | 微細パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277298A JPH0821571B2 (ja) | 1984-12-26 | 1984-12-26 | 微細パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154037A JPS61154037A (ja) | 1986-07-12 |
| JPH0821571B2 true JPH0821571B2 (ja) | 1996-03-04 |
Family
ID=17581583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277298A Expired - Lifetime JPH0821571B2 (ja) | 1984-12-26 | 1984-12-26 | 微細パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821571B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795543B2 (ja) * | 1985-10-29 | 1995-10-11 | ソニー株式会社 | エツチング方法 |
| KR100334577B1 (ko) * | 1999-08-06 | 2002-05-03 | 윤종용 | 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175830A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
-
1984
- 1984-12-26 JP JP59277298A patent/JPH0821571B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154037A (ja) | 1986-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315995B2 (ja) | ドープされた半導体材料から成る導電性尖端の製造方法 | |
| US6060743A (en) | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same | |
| US5470791A (en) | Method of manufacturing semiconductor device | |
| EP0036573A2 (en) | Method for making a polysilicon conductor structure | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPS5946104B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| US6537920B1 (en) | Formation of vertical transistors using block copolymer lithography | |
| JPS60170257A (ja) | 半導体装置 | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0543287B2 (ja) | ||
| JPH0228901B2 (ja) | ||
| US4587709A (en) | Method of making short channel IGFET | |
| EP0126292B1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| JPH0821571B2 (ja) | 微細パターン形成方法 | |
| JPH0324069B2 (ja) | ||
| JPS60198841A (ja) | 半導体装置の素子分離方法 | |
| EP0066675B1 (en) | Processes for the fabrication of field effect transistors | |
| US6074936A (en) | Method of fabricating a quantum device | |
| JPH0257701B2 (ja) | ||
| JPH0313745B2 (ja) | ||
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPH0658905B2 (ja) | 微細パタ−ン形成方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPS5918655A (ja) | 半導体装置の製造方法 | |
| JPH06196691A (ja) | ゲート電極の形成方法及びゲート電極 |