JPH0658905B2 - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPH0658905B2
JPH0658905B2 JP60056056A JP5605685A JPH0658905B2 JP H0658905 B2 JPH0658905 B2 JP H0658905B2 JP 60056056 A JP60056056 A JP 60056056A JP 5605685 A JP5605685 A JP 5605685A JP H0658905 B2 JPH0658905 B2 JP H0658905B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
mask
forming
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60056056A
Other languages
English (en)
Other versions
JPS62115722A (ja
Inventor
直記 笠井
光孝 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60056056A priority Critical patent/JPH0658905B2/ja
Publication of JPS62115722A publication Critical patent/JPS62115722A/ja
Publication of JPH0658905B2 publication Critical patent/JPH0658905B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子形成においてマスク材により被覆さ
れていない領域をエッチングし、微細パターン形成する
方法に関するものであ。
〔従来技術とその問題点〕
近年、半導体デバイスの高集積化にともない微細パター
ン形成はリソグラフィー技術とドライエッチング技術の
向上により著しい進歩をとげている。たとえばジャーナ
ル・オブ・バキューム・サイエンス・アンド・テクノロ
ジー・(J. Vac. Sci. Technol. )15巻、1978
年、319〜326ページにおいては、四弗化炭素ガス
により反応性スパッタエッチングによってマスクパター
ン幅に変化を生じない垂直断面形状を有するシリコーン
酸化巻パターン形成が可能なことが報告されている。こ
の例のみならず、反応性スパッタエッチングにおいては
エッチングガスとエッチング条件を適当に選ぶことでシ
リコン酸化膜に限らず、絶縁体,半導体,金属などがマ
スク寸法に一致して加工可能である。一方、リソグラフ
ィー技術は従来の光投影露光方法に代り、紫外光縮小投
影露光,X線露光,電子線露光技術の開発により解像度
はサブミクロン寸法の線幅制御が可能となっている。
しかし以上のような露光技術を用いてもパターン端の形
状が丸みを帯びるために微細矩形パターンを形成する上
で問題がある。
たとえば紫外光縮小投影露光法により第2図(a)に示
すようなレチクルパターンン21を基板上に転写した場
合、第2図(b)に示すようにレジストパターン22の
コーナー部分では、転写されたレジストパターン角部で
丸みを生じる。このような現象は光露光に限ったもので
なく、X線露光,電子線露光においても程度の差はあれ
避けられない問題であり、照射線の回折現象に起因する
ものである。レジストパターンが第2図(b)のごとき
形状であれば、異方性エッチングを用いればレジストパ
ターンどおりにエッチングされることになり、微細半導
体素子形成に対し支障となる。
〔発明の目的〕
本発明は、半導体素子形成における微細パターン加工の
際、パターンコーナー部における丸みをなくし、矩形形
状を有する微細パターンを形成する方法を提供すること
にある。
〔発明の構成〕
本発明は、基板あるいは基板上に堆積された膜上に露光
技術を用いてマスクパターンを形成し、前記マスクパタ
ーンによって被覆されていない基板あるいは基板上に堆
積された膜を異方性エッチングする微細パターン形成方
法において、矩形マスクパターンの対向する2辺を形成
するための第1のレジストパターンによりマスク材を異
方性エッチングし、次に前記2辺と交差する2辺を形成
するための第2のレジストパターンにより前記マスク材
を異方性エッチングし、得られた矩形マスクパターンに
よって、被覆されていない基板あるいは基板上に堆積さ
れた膜を異方性エッチングし、矩形パターンを形成する
ことを特徴としている。
〔構成の詳細な説明〕
本発明は以上の構成をとることにより従来技術の問題点
を解決した。本発明によれば、基板あるいは基板上に堆
積された膜を異方性エッチングするために用いるマスク
パターンを形成する際に、対向する2辺を形成するため
の第1のレジストパターンにより第1の異方性エッチン
グを行い、次いで前記2辺と交差する2辺を形成するた
めの第2のレジストパターンにより第2の異方性エッチ
ングを行っている。この手順によりマスクパターンコー
ナー部に丸みが生ずるいわゆる角落ち現象を抑制するこ
とができる。このようにして得られたマスクパターンを
用いて実際に基板あるいは基板上に堆積された膜を反応
性イオンエッチング法により異方性エッチングすること
でパターンコーナー部に丸みの生じない矩形パターン形
成が可能となる。このためパターンが微細化した場合で
も、パターンコーナー部が矩形形状を保って形成でき
る。
〔実施例〕
以下、本発明の実施例について図面を用いて詳細に説明
する。
第1図は本発明方法を用いて微細溝型素子分離領域を形
成する一実施例を説明するための主な製造工程における
断面あるいは正面構造を示した模式図である。
本実施例においては、まず、(100)面方位のp型シ
リコン基板1に熱酸化により6000Åのシリコン酸化
膜2を形成した後、第1のレジストパターン3をストラ
イプ状に形成し、そのレジストパターンをマスクにシリ
コン酸化膜2を反応性イオンエッチングすると第1図
(a1),(a2)の構造を得る。次に、第1のレジス
トパターン3を除去した後、シリンコン酸化膜2のパタ
ーンと交差する方向に第2のレジストパターン4をスト
ライプ状に形成すると第1図(b1),(b2)の構造
を得る。次に、第2のレジストパターン4をマスクにシ
リコン酸化膜2を再度反応性エッチングし、第2のレジ
ストパターン4を除去すると、第1図(c1),(c
2)に示したような矩形シリコン酸化膜パターンが得ら
れる。前述したように、以上の手順により得られたマス
クパターンとしての矩形シリコン酸化膜パターンは、角
落ち現象が抑制されており、したがってパターンコーナ
ー部は矩形形状を保っている。次に、このシリコン酸化
膜パターンをマスクにシリコン基板1を反応性イオンエ
ッチングし、3μm深さのシリコン溝5を形成し、シリ
コン酸化膜2を除去すると第1図(d1),(d2)の
構造を得る。以上の手順で得られた溝を有するシリコン
基板1に対し、表面に約1000Åの熱酸化膜6を形成
し、つづいて減圧CVD法によりシリコン窒化膜7を約
500Å堆積し、次に減圧CVD法により溝が埋まるま
で多結晶シリコン膜8を堆積すると第1図(e)の構造
を得る。次に、多結晶シリコン膜8をエッチバックして
溝5の領域にのみ残るようにし、みぞに埋め込まれた多
結晶シリコンの表面を酸化してSiO2層9とし、シリ
コン基板表面のCVDシリコン窒化膜7、続いてシリコ
ン酸化膜6を除去すると第1図(f)に示す構造の基板
を得る。このような手順でマスク寸法にほとんど変化を
きたさない素子分離領域が形成された。
このように本実施例によれば、矩形形状を保ったままで
微細溝型素子分離領域が形成可能となるので、デバイス
活性領域の面積の減少を避けることができる。
以上の実施例では、シリコン基板上マスクパターンを形
成しているが、基板上に絶縁体あるいは導電体等の膜が
堆積されている場合には、膜の異方性エッチングに本発
明の方法を適用できることは勿論である。
〔発明の効果〕 以上説明したように、本発明によれば、マスクパターン
を形成する際に、対向する2辺を形成するための第1の
レジストパターンにより第1の異方性エッチングを行
い、次いで前記2辺と交差する2辺を形成するための第
2のレジストパターンにより第2の異方性エッチングを
行うようにしているので、コーナー部分における丸みの
ないマスクパターンが得られ、これにより矩形形状を有
する微細パターンの形成が可能となった。
【図面の簡単な説明】
第1図は本発明の実施例における溝型素子分離領域を形
成する製造方法を順を追って示した断面あるいは正面構
造模式図、 第2図はレチクルパターンと従来方法を用いたレジスト
パターンとの転写変化を示す模式図である。 1……シリコン基板 2,6……シリコン酸化膜 3……第1のレジストパターン 4……第2のレジストパターン 5……シリコン溝 7……CVDシリコン窒化膜 8……CVD多結晶シリコン膜 9……多結晶シリコンを酸化して得られたSiO2層 21……レチクルパターン 22……レジストパターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板あるいは基板上に堆積された膜上に露
    光技術を用いてマスクパターンを形成し、前記マスクパ
    ターンによって被覆されていない基板あるいは基板上に
    堆積された膜を異方性エッチングする微細パターン形成
    方法において、矩形マスクパターンの対向する2辺を形
    成するための第1のレジストパターンによりマスク材を
    異方性エッチングし、次に前記2辺と交差する2辺を形
    成するための第2のレジストパターンにより前記マスク
    材を異方性エッチングし、得られた矩形マスクパターン
    によって、被覆されていない基板あるいは基板上に堆積
    された膜を異方性エッチングし、矩形パターンを形成す
    ることを特徴とする微細パターン形成方法。
JP60056056A 1985-03-22 1985-03-22 微細パタ−ン形成方法 Expired - Lifetime JPH0658905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60056056A JPH0658905B2 (ja) 1985-03-22 1985-03-22 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60056056A JPH0658905B2 (ja) 1985-03-22 1985-03-22 微細パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS62115722A JPS62115722A (ja) 1987-05-27
JPH0658905B2 true JPH0658905B2 (ja) 1994-08-03

Family

ID=13016422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60056056A Expired - Lifetime JPH0658905B2 (ja) 1985-03-22 1985-03-22 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH0658905B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245426A (ja) 2000-02-29 2001-09-07 Sumitomo Wiring Syst Ltd クランプおよび該クランプを用いたワイヤハーネスへのコネクタ固定構造
JP4909912B2 (ja) * 2008-01-10 2012-04-04 株式会社東芝 パターン形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
JPS62115722A (ja) 1987-05-27

Similar Documents

Publication Publication Date Title
US9984889B2 (en) Techniques for manipulating patterned features using ions
JPS62105426A (ja) サブミクロン寸法のマスク構造を形成する方法
CN111834203B (zh) 半导体器件及其形成方法
JPH08236526A (ja) 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法
JP2505359B2 (ja) 半導体装置のコンタクトホ―ル形成方法
US6051346A (en) Process for fabricating a lithographic mask
US6090685A (en) Method of forming a LOCOS trench isolation structure
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JPS62115722A (ja) 微細パタ−ン形成方法
JPH0620098B2 (ja) 半導体装置の素子分離方法
JPH07326621A (ja) 半導体素子の微細パターン形成方法
JPS63307739A (ja) 半導体装置の製造方法
JPH0586659B2 (ja)
JP2604350B2 (ja) エッチング方法
JPH0257701B2 (ja)
JPH0821571B2 (ja) 微細パターン形成方法
JPH03257825A (ja) 半導体装置の製造方法
JP3228103B2 (ja) 半導体装置の微細パターン形成方法
JPS6312381B2 (ja)
JP2872298B2 (ja) 半導体装置の製造方法
JP2690378B2 (ja) 微細パターンの形成方法
KR20050070886A (ko) 양자점을 이용한 비휘발성 메모리 제조 방법
JP3278709B2 (ja) X線露光用マスクの製造方法
JPH0777240B2 (ja) 半導体装置の製造方法
JP2669160B2 (ja) 半導体装置の製造方法