JPH0821575B2 - 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 - Google Patents

金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法

Info

Publication number
JPH0821575B2
JPH0821575B2 JP61245142A JP24514286A JPH0821575B2 JP H0821575 B2 JPH0821575 B2 JP H0821575B2 JP 61245142 A JP61245142 A JP 61245142A JP 24514286 A JP24514286 A JP 24514286A JP H0821575 B2 JPH0821575 B2 JP H0821575B2
Authority
JP
Japan
Prior art keywords
attack
semiconductor material
semiconductor
rie
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61245142A
Other languages
English (en)
Other versions
JPS6289333A (ja
Inventor
グアランドリス ファビオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Original Assignee
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA filed Critical ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Publication of JPS6289333A publication Critical patent/JPS6289333A/ja
Publication of JPH0821575B2 publication Critical patent/JPH0821575B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、金属と半導体、特にＰ又はＮにドープされ
たシリコンとの間にオーム型接触を形成するための改良
された方法に関する。
（従来技術とその問題点） 例えば成長接合、合金接合、プレナー技術、プラノッ
クス（本出願人であるイタリアのエッセヂエッセ・ミク
ロエレットローニカ・エッセ・ピ・ア社の商品名）技術
等によりデバイスを製造するために使用される多くの異
なった技術に従って行われる、任意の半導体デバイスの
製造のような任意の集積回路の製造では、例えばＰ又は
Ｎにドープされたシリコンである半導体物質と、例えば
集積回路の前側つまり“前部”に、必要な相互接続を形
成するために利用され金属伝導を有する物質を含む金属
性物質との間に、オーム型接触を形成することが必要で
ある。
使用される金属伝導を有する該物質は種々の種類のも
のであることができ、アルミニウム、タングステン、タ
ンタル、チタン、それらの合金、珪素化合物及び強くド
ープされた多結晶シリコンが商業的に使用される好適な
物質の例である。
金属伝導物質と半導体物質間に形成されるこの型の接
触は、当初の電流−電圧特性について本質的に直線性と
対称性を示さなければならず（オーム接触）つまりそれ
はデバイスのために企図される操作条件（温度、放熱
等）における軸の起源（the origin of the axes）につ
いて少なくともある部分（電流の最大予知強度）で感知
できる非直線性の“整流”現象を引き起こしてはならな
い。
更に接続抵抗は、電力浪費“エプローム（EPROM）型
のデバイス中の速いスイッチ時間、“ゲートアレイ（GA
TE ARRAY）”型のロジックデバイス中のしきい値レベル
の良好な識別等の明白な理由のため、可能な限り低くし
なければならない。
一般に、今日の既知技術によると、その上に既に必要
な拡散が行われ、酸化物又はそれと等価の分離用非伝導
性化合物の表面層を再形成した後に、フォトレジストの
新しい層を適用し、それを通してマスキングのための既
知の写真食刻技術により好適な「窓部」を形成する、ウ
エファ上にこのような接触を形成する方法は、実質的に
異方性条件又はとにかく制御された条件下で起こる、半
導体（例えばドープされたシリコン）が露出するまでフ
ォトレジスト層中に予備形成された窓部に対応する一般
に酸化物（例えばSiO2）である非伝導性物質層を除去し
て、その上にオーム接触が設けられる区画の大きさが良
好に限定される。
従って、ウエファのサポートとして機能する電極と典
型的にはより大きな対極との間に適用される無線周波
（RF）電界を通して加速されるイオンの一部によりエッ
チングされた酸化物の表面が処理されることから成る、
衝撃により活性化される典型的にはF-である反応性イオ
ン（ラジカル）による酸化物のプラズマアタックによる
ものである反応性イオンエッチング（RIE）として知ら
れている技術により、予め形成された窓部に対応する酸
化物又は類似する非伝導性物質の除去を行うことは確立
された技術である。該電極は、減圧にすることができ、
制御された圧力のガスを導入しその中で循環させる手段
と、20から30℃までの一定温度に調節し維持するための
手段と、アタックプロセスを制御するための手段及び器
具が装着されたチャンバー又は反応器中に収容されてい
る。
酸化物のアタックの所望の異方性は、必然的にフォト
レジスト層中に形成される窓部の孔を通してウエファ表
面に垂直に起こるイオンの部分的な衝撃の方向性によっ
て決定され、該方法は下に位置する単結晶半導体が露出
するまで続けられる。
このような接触の区画を限定する方法の後、ウエファ
は、“スパッタリング”という用語で知られる技術で一
般に行われる金属化を行うための装置内に導入される。
このような技術によると、RF電界中で加速された不活性
ガスのイオンで衝撃された金属又は化合物自身の固体表
面から放出される金属伝導を有する選択された金属又は
化合物の原子が、一般に、ウエファがその中に位置し、
薄くかつ極度に均一な層で被覆されたチャンバーの表面
全体上に付着する。
この後に、接触の区画に対応して付着させた金属と単
結晶半導体の間の金属合金の形成を有利にするために十
分な一般に300から500℃までの温度と時間で金属化され
たウエファの熱処理を進行させることも知られている。
他の特別な手段を行わないこの方法で形成された接触
では、接触抵抗は半導体単結晶（例えばシリコン）の表
面の状態により強く影響される。接触の形成のために意
図される区画から酸化物の層を除去するためのアタック
の後の酸化物の残渣の存在、及び／又は室温条件で容易
に約50Åの厚さに達してしまう大気に接触する半導体表
面の連続的再酸化、CxFy又は可能ならばCxHyFz基による
アタックの間に半導体表面上に形成される重合性物質の
フィルムの存在、半導体の結晶構造中の水素原子の“イ
ンプランテーション”は、接触抵抗を比較的高くしてし
まういくつかの因子である。
更に、接触抵抗は、金属化された層とともに接触の表
面の近くの半導体の結晶格子の状態により決定的に影響
されるように見えることが見出された。
このような非伝導性物質層の除去ステップは上述の通
り、RF電界中で強く加速されたイオンでの衝撃を企図す
る方法によりほぼ独占的に行われる。
表面の次の半導体物質の結晶はこの衝撃により顕著な
損傷を受け、このような衝撃はラザフォードのバックス
キャッタリング（RBS）測定により検出することができ
る。高エネルギーイオンの衝突に起因するこの損傷は、
実際に衝撃を受ける表面の近傍に、無定形化つまりその
特性である単結晶性を失いがちになる半導体物質の強調
された修正を引き起こすことがある。この効果は接触抵
抗を顕著に増加させがちになる。更に大気に露出した後
には、このように露出した半導体物質表面上に約50Åの
厚さに達することのある薄い酸化物層が迅速に形成さ
れ、該酸化は先に行ったRIEアタック処理により誘発さ
れる半導体物質の単結晶中の欠陥に存在により非常に有
利に進行することがある。
半導体物質の露出表面の汚染の種々の現象により生ず
る接触抵抗を減少させる目的で、空気中の再酸化に起因
する偶発的な酸化物フィルム及び／又は重合物質のよう
なこれらの不純物の除去を、金属のスパッタリングによ
る付着を進行させる前に、金属付着のためのチャンバー
それ自身の内側で、ウエファを一般にアルゴンイオン
（Ar+）である非反応性イオンでの衝撃を通して簡単な
スパッタリングによるエッチング処理することにより、
進行させることが提案されている。
この技術は、半導体と金属化された層との間の界面に
酸化物又は他の夾雑物をほとんど存在させないことを確
実にすることを可能にするが、他方接触の界面の近くの
結晶の衝撃によるより以上の損傷を招き、それは比較的
高い接触抵抗に導く条件を決定する先行するRIEアタッ
クにより生ずる損傷に加えられる。
より最近には、下に位置する半導体が露出するまでCH
3とO2プラズマ中で非伝導性物質の層をRIEアタックした
後、非重合性試薬ガスを使用するNF3とArプラズマ中で
半導体物質の露出した表面を引き続きRIEアタックして
約500Åの深さで単結晶の表面部分を除去することが提
案されている。このような技術は、特別に有毒なガスの
使用を必要とするという欠点を有し、更にポリマーと水
素原子のインプランテーションにより不純物が混入した
層の除去は確保されるにもかかわらず、半導体の高エネ
ルギーイオン衝撃の他の負の効果により示される問題を
解決しない。
他の既知技術は、RIEアタックつまり“接触の開口
部”の形成後、いわゆる“砲身”アタック処理つまりそ
れからこの既知の型のプラズマ処理の便利な名称が誘導
された砲身の形を有する既知の反応器で行われる酸素プ
ラズマ中でのアタックの技術の後に行われるものであ
り、これによりポリマー及び残っているフォトレジスト
物質が除去される。その後、ウエファはCF4とO2プラズ
マ中で再度プラズマエッチング処理を（これは実質的に
等方性アタックである）受け、接触の区画に対応する小
さな厚さの単結晶の半導体物質が除去される。このよう
な技術の欠点は、接触の表面上に重合性物質が残る可能
性があるだけでなく、処理数とウエファの取り扱い数が
増加することである。
従来技術の全ての方法に多かれ少なかれ共通する他の
欠点は、それらがオーム接触の形成のために企図された
区画上のかなりの厚さの半導体物質を除去することを要
求するという事実により表される。
（発明の目的） 本発明の主目的は、既知方法における欠点のない、金
属と半導体の間にオーム接触を形成するための改良され
た方法を提供することである。
本発明の対象とする方法は、驚くほど簡単で効果的な
方法で既知技術における異なった種類の方法の上記した
短所と欠点を解決することを許容する。本発明の方法は
本質的に、マスキングフォトレジスト層により表面上に
好適に限定される区画に対応する非伝導性物質層を除去
するための接触の区画を“開口”させるためのRIEアタ
ックが、下に位置する半導体物質を露出する前に中断さ
れ、これによりオーム接触のための孔を形成ための方法
の第１ステップの間における、結晶の衝撃による無定形
化又は損傷、水素のインプランテーション、及び半導体
の他の負の効果又は不純物の混入を効果的に防止すると
いう事実により特徴付けられる。
一般に、接触を実際に形成するために企図された区画
に対応する半導体物質の結晶表面上に依然として残る非
伝導性物質の厚さが約800〜1500Åとなったときに、RIE
アタックを停止することが好ましい。
この時点で、アタックの第１ステップの間に利用さ
れ、典型的には酸素及び四フッ化炭素（CF4）又はトリ
フルオロメタン（CHF3）又はとにかくアタックの間に反
応器の内部に存在する条件で容易に重合できる他の化合
物を含むプラズマガスを、例えば六フッ化流黄（SF6）
及び酸素のような非重合性ガス状化合物と置換すること
により修正し、かつプラズマとウエファ表面間の電位差
である“バイアス”を好ましくは350Vより小さいか等し
くなるように減少させる。なお非重合性ガス状化合物と
しては六フッ化流黄と酸素の他に、四フッ化シリコン
（SiF4）と酸素の組み合わせがある。
これらのアタックの修正された条件下では、残りの非
伝導性物質層の除去が完了し、かつ好ましくは下に位置
するある厚さの単結晶半導体物質も除去される。
水素と重合性化合物を含まないプラズマガスを使用し
て行われるRIEアタックのこの第２のステップによる
と、ポリマー及び水素による半導体表面の汚れが防止さ
れ、更に非伝導性物質のアタックのために通常使用され
る条件（第１ステップ）に対してバイアス条件を大きく
減少させることにより、アタックの進行を通して半導体
が露出しそしてアタックが続けられて半導体の非常に薄
い表面層も除去される場合には、半導体自身は顕著な損
傷を生じないようにみえる。
このように製造されたウエファは、それらを“砲身”
処理して残りのフォトレジストを除去し、最後の酸洗に
より再酸化層を除去し、次いでそれらをスパッタリング
により金属化することから成る通常の方法で処理する。
本発明の改良された方法に従って形成されるオーム接
触は、非常に低い抵抗値と大きな信頼性を示し、これら
の特性は、製品の不合格品を決定的に減少させることに
反映される。
これにより本発明の方法は、接触の表面のアタックと
製造の全工程を単一の反応器中で行い、かつ比較的毒性
の低いアタックガスを利用することにより、ウエファの
付加的な操作を必要とすることなく低い接触抵抗と高い
信頼性の、金属伝導物質と単結晶半導体物質間（金属−
半導体）にオーム接触を形成することを許容する。
更に、非伝導性物質層の主要部分のアタックの第１の
ステップの間に、下に位置する半導体物質の損傷が効果
的に防止される（デバイスの接合を形成する半導体のP+
又はN+拡散領域の部分）という事実に起因して、既知の
方法とは異なり、非伝導性物質の先行するRIEアタック
により強く損傷される部分の完全な除去を確保するため
にかなりの厚さの半導体物質を除去することが最早必要
でなくなる。逆に、ドープされた半導体物質は除去され
ずにすますことさえもできるか、又は好ましくはこのよ
うな除去は好便に深さ100〜150Åを超えない最小のもの
とすることができ、言い換えると半導体物質の最小の厚
さ（少なくとも50Å）除去は、非伝導性物質を通るアタ
ックの進行の偶然起こる小さな非均一性を考慮して、接
触の実際の形成を企図する全表面の結晶の完全な露出を
確保するためのみに行われる。
容易に理解できるように、これは小型化（集積化）の
度合を増加させることにより課される常に厳密である寸
法的制限を考慮すると特別に有利である。
発明の理解と実施をより容易にする目的で、実質的に
酸化シリコンから成る非伝導性物質層を有する単結晶シ
リコンのウエファの場合の本発明の特に好ましい実施例
を例示し添付図面を参照しながら説明を続ける。
第１図は、ウエファの表面に故意に適用された感光性
物質層中に写真食刻技術により形成された窓部を対応す
る部分微細断面の概略図を示すものであり、 第２図は、RIEプラズマ中の第１のアタック操作の終
了時における、第１図と同じ微細断面図を示すものであ
り、 第３図は、本発明に従って修正されたRIEプラズマ中
の第２のアタック操作の終了時の第１図及び第２図と同
じ微細断面を示すものである。
第１図にみられるように、例えば、約1500Åの厚さを
有する熱的に成長された酸化シリコンの第１層２と、そ
の上の約5000Åの厚さを有し蒸気相から付着された酸化
シリコン層３と、約5000Åの厚さを有し蒸気相からそこ
に付着された硼酸とリンでドープされた酸化シリコン層
（硼素−リン−シリコンガラスを省略してBPSGという）
４から構成される非伝導性物質層により被覆されたシリ
コン単結晶１中のP+拡散領域６に対応するオーム接触を
製造するための方法の準備段階は、約15000Åの厚さを
有する感光性樹脂（フォトレジスト）層５による表面の
マスキング操作から成っている。
既知の写真食刻技術の手段により、ウエファの表面上
及び、例えば第１図に示す特別な接合のP+シリコン６で
あるシリコンに成功裏に付着された、例えばアルミニウ
ム又はアルミニウム合金である金属伝導物質と、シリコ
ン含有量が１から３重量％であるシリコンとの間のオー
ム接触を形成することが望ましい区画に対応してフォト
レジスト物質層中に好適な窓部が形成される。
最後の洗浄操作の後、いくつかのウエファをプラズマ
アタック（RIE）のための反応器の電極の好適なフレー
ム中に位置させ、アタックの第１ステップを行う。
上記した特性のシリコンウエファの場合、アタックは
次の操作条件で行うことが好ましい。
圧力−約50ミリTorr プラズマガス及び関連する流体−60SCCM（１分当たりの
標準cm3）のCHF3 40SCCMのO2 温度−20から25℃の間に調節 プラズマに与えられるパワー−約1350Wバイアス−500か
ら600Vの間 これらのアタックの条件下で、酸化シリコンのアタッ
ク速度とフォトレジスト物質のアタック速度との間の選
択率の比は約1:1となり、つまり該２つの物質間のアタ
ック速度はほぼ等しくなる。
一般に、この第１ステップの間の、CHF3とO2の間の容
積比は2.5:2から3.5:2の間にあることが好ましい。
この後者の条件は、フォトレジスト層中に予備形成さ
れる窓部の輪郭とともに、酸化シリコンの別個の層４及
び３により形成される非伝導性物質層中に望ましいテー
パー状の断面の空間を生ずる。
一般にこれらの条件下では、酸化シリコンのアタック
速度は約500Å／分である。
該アタックはシリコンの表面に存在する酸化物（熱適
に成長された酸化物）層２の初めの部分に多かれ少なか
れ対応するようになる深さに達するまで続けられ、約10
00Åの厚さの酸化物が残される。
一般にアタックのこの第１ステップは15から25分間続
けられる。
得られるエッチングされた空間の輪郭は、第２図に概
略的に示されている。
この時点でパワーを切り、反応チャンバーの雰囲気を
パージし、次に示すような本発明の方法が企図するアタ
ックの第２の操作の条件になるようにする。
圧力−約50ミリTorr プラズマガス及び関連する流体−25SCCMのSF6 3SCCMのO2 温度−20から25℃の間に調節 プラズマに与えられるパワー−約1350W バイアス−300から400Vの間 これらの条件では酸化シリコンのアタック速度は約30
0〜350Å／分になり、露出されたシリコンは結局約600
〜800Å／分でアタックされる。
一般にこの第２のアタックのステップは約1.5〜2.0分
である。
このようにして得られる“孔”の断面の輪郭は、第３
図中に示される通りである。
通常SF6とO2との間の容量比は10:1から2:1の範囲にあ
り、フォトレジストと酸化物層の相対的な厚さの関数と
して調節してアタックの望ましい速度を得ることができ
る。
（発明の効果） 本発明は、半導体物質が露出する前に中断される接触
の区画を開口するためのRIEアタックと、該アタックで
使用されたガスを非重合性のガス状化合物と置換し、そ
して前記半導体物質が露出するまでRIEアタックを再開
し継続することから成っている。従って第１のRIEアタ
ックは半導体物質の損傷を防止することができ、第２の
アタックはその汚れを防止することができ、これにより
抵抗値が減少した金属−半導体接触を提供することがで
きる。
【図面の簡単な説明】
第１図は、ウエファの表面に故意に適用された感光性物
質層中に写真食刻技術により形成された窓部に対応する
部分微細断面の概略図を示すものであり、 第２図は、RIEプラズマ中の第１のアタック操作の終了
時における、第１図と同じ微細断面図を示すものであ
り、 第３図は、本発明に従って修正されたRIEプラズマ中の
第２のアタック操作の終了時の第１図及び第２図と同じ
微細断面を示すものである。 １……シリコン単結晶 2,3,4……酸化シリコン層 ５……フォトレジスト層 ６……P+拡散領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】その区画に対応して金属−半導体接触を設
    けるための金属伝導を示す物質層をウエファ上に付着さ
    せる準備として、前記区画に対応する、下に位置する単
    結晶半導体物質を露出させるために、マスキングにより
    非伝導性物質層の表面に形成される区画に対応する、前
    記単結晶半導体物質の表面を被覆する非伝導性物質層中
    に孔を形成するためのRIEプラズマアタック処理から成
    りオーム型金属−半導体接触を形成するための方法にお
    いて、 （ａ）少なくともフッ素を含有する重合可能な化合物と
    酸素を含むプラズマを利用して、下に位置する単結晶半
    導体物質を露出させるには不十分な深さだけ非伝導性物
    質層をRIEアタックし、そして該アタックを中断し、 （ｂ）先行するステップ（ａ）のプラズマガスをパージ
    し、フッ素を含む非重合性ガス化合物と酸素のガス混合
    物を導入し、 （ｃ）残りの非伝導性物質層へのRIEアタックを再開し
    前記単結晶半導体物質が露出するまで継続することを特
    徴とする方法。
  2. 【請求項２】非伝導性物質層が酸化シリコンから成り、
    単結晶半導体物質がＰ又はＮにドープされたシリコンで
    ある特許請求の範囲第１項に記載の方法。
  3. 【請求項３】RIEアタックの第１のステップ（ａ）が500
    Vより大きいか等しいバイアス、及び容量比が2.5:2から
    3.5:2までのトリフルオロメタンと酸素の混合物から成
    るプラズマガスで行われるようにした特許請求の範囲第
    １項又は第２に記載の方法。
  4. 【請求項４】ステップ（ｂ）のフッ素を含む非重合性ガ
    ス化合物が、六フッ化硫黄及び／又は四フッ化シリコン
    である特許請求の範囲第１項から第３項までのいずれか
    に記載の方法。
  5. 【請求項５】アタックの最終ステップ（ｃ）が350Vより
    小さいか等しいバイアスで行われるようにした特許請求
    の範囲第１項から第４項までのいずれかに記載の方法。
  6. 【請求項６】アタックの最終ステップ（ｃ）が、少なく
    とも50Åより大きいか等しい厚さの半導体物質を除去す
    るまで続けられる特許請求の範囲第１項から第５項まで
    のいずれかに記載の方法。
JP61245142A 1985-10-14 1986-10-14 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 Expired - Lifetime JPH0821575B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22468/85A IT1200785B (it) 1985-10-14 1985-10-14 Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico
IT22468A/85 1985-10-14

Publications (2)

Publication Number Publication Date
JPS6289333A JPS6289333A (ja) 1987-04-23
JPH0821575B2 true JPH0821575B2 (ja) 1996-03-04

Family

ID=11196692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245142A Expired - Lifetime JPH0821575B2 (ja) 1985-10-14 1986-10-14 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法

Country Status (5)

Country Link
US (1) US4806199A (ja)
EP (1) EP0219465B1 (ja)
JP (1) JPH0821575B2 (ja)
DE (1) DE3681112D1 (ja)
IT (1) IT1200785B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201840B (it) * 1986-08-28 1989-02-02 Sgs Microelettronica Spa Procedimento per realizzare contatti ohmici metallo-semiconduttore
JPH0770523B2 (ja) * 1987-05-19 1995-07-31 日本電気株式会社 半導体装置の製造方法
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2997142B2 (ja) 1992-01-24 2000-01-11 アプライド マテリアルズ インコーポレイテッド 集積回路構造の選択性の高い酸化物エッチングプロセス
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists
DE4339465C2 (de) * 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US5750441A (en) 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
JP4896367B2 (ja) * 2003-10-23 2012-03-14 パナソニック株式会社 電子部品の処理方法及び装置
WO2013092759A2 (en) * 2011-12-21 2013-06-27 Solvay Sa Method for etching of sio2 layers on thin wafers
CN103779271B (zh) * 2012-10-26 2017-04-05 中微半导体设备(上海)有限公司 一种倒锥形轮廓刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268374A (en) * 1979-08-09 1981-05-19 Bell Telephone Laboratories, Incorporated High capacity sputter-etching apparatus
US4349409A (en) * 1980-05-12 1982-09-14 Fujitsu Limited Method and apparatus for plasma etching
JPS56158873A (en) * 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
DE3103177A1 (de) * 1981-01-30 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen
US4599243A (en) * 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry

Also Published As

Publication number Publication date
DE3681112D1 (de) 1991-10-02
IT8522468A0 (it) 1985-10-14
EP0219465A2 (en) 1987-04-22
IT1200785B (it) 1989-01-27
EP0219465A3 (en) 1988-03-30
EP0219465B1 (en) 1991-08-28
JPS6289333A (ja) 1987-04-23
US4806199A (en) 1989-02-21

Similar Documents

Publication Publication Date Title
US5269879A (en) Method of etching vias without sputtering of underlying electrically conductive layer
JPH0821575B2 (ja) 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法
US5302240A (en) Method of manufacturing semiconductor device
US5958801A (en) Anisotropic etch method
US5882488A (en) Resputtering to achieve better step coverage
US5094712A (en) One chamber in-situ etch process for oxide and conductive material
US5619064A (en) III-V semiconductor gate structure and method of manufacture
US4919748A (en) Method for tapered etching
US5658425A (en) Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US4956314A (en) Differential etching of silicon nitride
US6143666A (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
EP0651437A2 (en) Plasma etch process
JPH0286126A (ja) 臭化水素によるシリコンの反応性イオンエッチング
JPH0927483A (ja) 酸化物層のエッチング方法
US5651856A (en) Selective etch process
US5726102A (en) Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US6096629A (en) Uniform sidewall profile etch method for forming low contact leakage schottky diode contact
US6551915B2 (en) Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure
US5865900A (en) Etch method for removing metal-fluoropolymer residues
US5271799A (en) Anisotropic etch method
US6277736B1 (en) Method for forming gate
US5652172A (en) Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer
JP3279016B2 (ja) ドライエッチング方法
JPH10189537A (ja) ドライエッチング方法
EP1116264A1 (en) Device and method for etching spacers formed upon an integrated circuit gate conductor