JPH0821583B2

JPH0821583B2 - 半導体集積回路の製造方法

Info

Publication number: JPH0821583B2
Application number: JP2111935A
Authority: JP
Inventors: 明初谷
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1996-03-04
Anticipated expiration: 2011-03-04
Also published as: JPH0410424A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、一つの半導体基板に少なくともMIS型素子
を集積化した半導体集積回路に関し、特にその多層配線
技術に関するものである。

（ロ）従来の技術半導体集積回路には、一つの半導体基板にバイポーラ
トランジスタ、ＰチャンネルMISFET、ＮチャンネルMISF
ETの夫々を設けたものがある（例えば、特開平１−2455
53号公報）。

このような半導体集積回路の断面図を第３図に示す。
同図において、（１）はＰ型半導体基板、（２）は基板
（１）全面に積層して形成したＮ型エピタキシャル層、
（３）は基板（１）表面に形成したN⁺型埋め込み層、
（４）は基板（１）表面に形成したP⁺型埋め込み層、
（５）はP⁺型分離領域、及び（６）はフィールド酸化
膜、（７）はNPNトランジスタ（８）のＰ型ベース領
域、（９）は同じくNPNトランジスタ（８）のN⁺型エミ
ッタ領域、（10）はN⁺型コレクタコンタクト領域、（1
1）はＮチャンネル型MOSトランジスタ（12）のＰ型ウェ
ル領域、（13）はＮチャンネル型MOSトランジスタ（1
2）のＮ型ソース・ドレイン領域、（14）はゲート電極
である。尚、Ｐチャンネル型MOSトランジスタは記載し
ていない。（15）は各素子の不純物拡散領域にオーミッ
クコンタクトする第１配線層、（16）は層間絶縁膜、
（17）は第２配線層である。

MOS型トランジスタを含む半導体集積回路の場合、MOS
部のコンタミブロッキング性等の点でパッシベーション
がシビアになる。その為、従来の層間絶縁膜（16）はPS
G等の酸化膜が利用され、最後にSiN膜でパッシベーショ
ンを行なっていた。また、PSG等では段差の平坦化が困
難であるので、無機系絶縁膜（SOG）（18）による平坦
化が行なわれていた。

（ハ）発明が解決しようとする課題しかしながら、SOG（Spin On Glass）（18）による平
坦化には限度があり、そのため工程の複雑化や信頼性の
低下を招く欠点があった。

そこで本願発明者は、層間絶縁膜（16）として平坦性
に優れ、バイポーラ型ICでの実績が高いポリイミド樹脂
系絶縁膜を用いることを思案した。ところが、ポリイミ
ド樹脂だけではMOS部のコンタミブロッキング性に乏し
く装置全体の信頼性を損なう欠点があった。さらに、微
細加工に適するポジ型レジストがポリイミド系樹脂との
選択性の乏しく、これがスルーホールの微細加工を困難
にする欠点があった。

（ニ）課題を解決するための手段本発明は上記従来の欠点に鑑み成されたもので、層間
絶縁膜（37）をシリコン窒化膜（39）とポリイミド系絶
縁膜（40）との積層構造とすることによりMOS素子に十
分なパッシベーション効果を与えると共に、前記積層層間絶縁膜（37）にスルーホール（41）を開
口するに際し、シリコン窒化膜（39）上に第１のレジス
トパターン（43）を形成する工程と、第１のレジストパ
ターン（43）をマスクとしてシリコン窒化膜（39）を除
去する工程と、第１のレジストパターン（43）を除去し
てポリイミド系絶縁膜（40）を形成する工程と、ポリイ
ミド系絶縁膜（40）上に第２のレジストパターン（45）
を形成する工程と、第２のレジストパターン（45）をマ
スクとしてポリイミド系絶縁膜（40）を除去する工程と
を具備することにより、上記積層層間絶縁膜（37）に微
細化スルーホール（41）を形成できる半導体集積回路の
製造方法を提供するものである。

（ホ）作用本発明によれば、先ずシリコン窒化膜（39）だけを開
口するので、ポリイミド系絶縁膜（40）の制限を受けず
に微細化したスルーホール（41）の接続部を形成でき
る。その後、ポリイミド系絶縁膜（40）の形成と２回目
のホトエッチングを行ない、前記シリコン窒化膜（39）
の開口部よりは大きな開口を形成するが、スルーホール
（41）全体としてみればシリコン窒化膜（39）が１回目
ホトエッチングにより微細加工されているので、微細化
されたスルーホール（41）とすることができる。

また、シリコン窒化膜（39）が微細化スルーホールを
形成するので、ポリイミド系絶縁膜（40）の開口は大き
くても高集積化を妨げない。

（ヘ）実施例以下に本発明の一実施例を図面を参照して詳細に説明
する。その製造方法を説明するに先立ち、先ず積層構造
の層間絶縁膜を有する半導体集積回路を第２図を用いて
説明する。同図において、（21）はＰ型シリコン半導体
基板、（22）は基板（21）全面にエピタキシャル成長し
て形成したN^-型エピタキシャル層、（23）はエピタキシ
ャル層（22）を貫通し素子間分離を行なうP⁺型分離領
域、（24）は分離領域（23）によって島状に形成された
島領域、（25）は選択酸化法によって得られたLOCOS酸
化膜である。（26）はNPNトランジスタ（27）のＰ型ベ
ース領域、（28）はNPNトランジスタ（27）のN⁺型エミ
ッタ領域、（29）はNPNトランジスタ（27）のN⁺型コレ
クタコンタクト領域、（30）はNPNトランジスタ（27）
の底部に埋め込まれたN⁺型の埋め込み層である。（31）
はNch−MOSFET（32）のゲート電極、（33）はNch−MOSF
ET（32）のN⁺型ソース・ドレイン電極、（34）はNch−M
OSFET（32）のＰ型ウェル領域、（35）はNch−MOSFET
（32）の底部に埋め込まれたP⁺型の埋め込み層である。
尚、図示しないがPch−MOSFETはN^-型エピタキシャル層
（22）の表面にゲート電極とＰ型ソース・ドレインを設
けて形成される。ゲート電極（31）は不純物をドーブし
たポリシリコン層から成り、このポリシリコン層はゲー
ト電極（31）として用いられる他、ゲート電極（31）の
相互接続や抵抗素子としても用いられるものである。

エピタキシャル層（22）表面に形成された個々の素子
は、電極配線によって相互接続され所定の回路機能を構
成する。その電極配線は、先ず各素子は不純物拡散領域
とコンタクトホールを介してオーミックコンタクトし酸
化膜上を延在する第１配線層（36）と、第１配線層（3
6）とは層間絶縁膜（37）によって層間絶縁される第２
配線層（38）とで形成される。電極材料にはAl又はAl−
Siが用いられる。層間絶縁膜（37）は、第１配線層（3
6）やゲート電極（31）を覆うようにプラズマCVD法によ
って形成した膜厚数千Åのシリコン室化膜（39）と、シ
リコン窒化膜（39）の上にスピンオン塗布法によって形
成した膜厚1.0〜2.0μのポリイミド系絶縁膜（40）との
２層構成から成る。第２配線層（38）はポリイミド系絶
縁膜（40）の上を延在し、第１配線層（36）と第２配線
層（38）とは、層間絶縁膜（37）に開けられたスルーホ
ール（41）を介して層間接続される。スルーホール（4
1）は、ポリイミド系絶縁膜（40）において側面がテー
パ形状を成して第２配線層（38）の断線防止とし、シリ
コン窒化膜（39）においては垂直形成を成して微細コン
タクトとする。そして、最終パッシベーション被膜（4
2）には層間絶縁に用いたポリイミド系絶縁膜（40）と
同系列のポリイミド樹脂をスピンオン塗布して形成す
る。

上記積層した層間絶縁膜（37）の構成によれば、第１
配線層（36）やゲート電極（31）の全面を覆うようにシ
リコン窒化膜（39）が形成されるので、MOS素子のコン
タミブロッキング等、素子に対して十分なパッシベーシ
ョン効果を与えることができる。一方、シリコン窒化膜
（39）の上はポリイミド系絶縁膜（40）がスピンオン塗
布されて第１配線層（36）やゲート電極（31）が発生す
る段差を平坦化するので、信頼性の高い多層配線構造と
することができる。

シリコン窒化膜（39）の上にポリイミド系絶縁膜（4
0）を形成したのには様々な理由がある。先ず本願と逆
にポリイミド系絶縁膜（40）の上にシリコン窒化膜（3
9）を形成した場合は、ポリイミド樹脂によるプラズマC
VD装置の汚染の問題が生じる。MOS型半導体装置では特
に良質な膜質が要求されるから、前記製造装置の汚染は
当然歩留り低下の要因となる。さらに、ポリイミド樹脂
の全面をシリコン窒化膜（39）で覆うと、ポリイミド樹
脂が発生するガスの逃げ場所が無くなってシリコン窒化
膜（39）や第２配線層（38）の所謂「ふくれ」が発生
し、配線不良となる問題が生じる。また、第１配線層
（36）の下に形成した場合は、信頼性の低下を招く。つ
まり、本願構成の積層構造とすることが、他の問題を全
て解決する手段となるのである。従って、配線層が３
層、４層と増大し場合には、２層目と３層目の層間絶縁
膜及び３層目と４層目の層間絶縁膜はポリイミド系絶縁
膜（40）のみの単層構造で行なう。

第１図Ａ乃至第１図Ｆはこのような層間絶縁膜（37）
にスルーホールを形成できる本願の製造方法を示す断面
図である。

先ず第１図（Ａ）に示す通り、各素子を形成する不純
物拡散領域とゲート電極（31）の形成が終了したエピタ
キシャル層（22）表面の酸化膜を開口してコンタクトホ
ールを形成し、Al又はAl−Siの蒸着又はスパッタによる
堆積とパターニングにより、各不純物拡散領域にオーミ
ックコンタクトする第１配線層（36）を形成する。そし
て基板（21）全面にプラズマCVD法による膜厚数千Åの
シリコン窒化膜（39）を堆積する。シリコン窒化膜（3
9）自体に平坦化能力のは無いので、シリコン窒化膜（3
9）の表面は第１配線層（36）やゲート電極（31）の段
差がそのまま反映されることになる。

次いで第１図Ｂに示す通り、シリコン窒化膜（39）の
上にポジ型レジストを形成し、これを露光・現像するこ
とで第１のレジストパターン（43）を形成し、フッ素系
（CHF₃等）のRIE（リアクティブ・イオン・エッチン
グ）によってシリコン窒化膜（39）を異方エッチングす
る。ポジ型レジストはネガ型に比べ微細パターンが形成
でき、異方エッチングは側壁が垂直となるので、シリコ
ン窒化膜（39）の開口部（44）は微細パターンとするこ
とができる。

次いで第１図Ｃに示す通り、第１のレジストパター
（43）を除去してポリイミド樹脂をスピンオン塗布し、
ポリイミド系絶縁膜（40）を形成する。膜厚は1.0〜2.0
μとし、塗布後は数百℃、数十分のハードベークを行な
う。

次いで第１図Ｄに示す通り、ポリイミド系絶縁膜（4
0）の上に今度はネガ型レジストを形成し、これを露光
・現像することで第２のレジスタトパターン（45）を形
成し、第２のレジストパターン（45）をマスクとしてヒ
ドラジン溶液によるウェットエッチングでポリイミド系
絶縁膜（40）をパターニングする。ネガ型レジストは前
記ヒドラジン溶液に対して耐性を示すもので、ポリイミ
ド系絶縁膜（40）のパターニングマスクとなり得る。ポ
ジ型レジストでは前記ピドラジン溶液に溶解してしまう
ので、ポジ型レジストを用いることはプロセス的に別の
工夫が必要となる。また、ネガ型レジストはポジ型に比
べて微細加工が出来ないので、その開口は前の工程で形
成したシリコン窒化膜（39）のものより大きい。第２の
レジストパターン（45）の開口は第１のレジストパター
ン（43）の開口と同一軌軸上に形成するだけである。本
実施例では、第１のレジズトパターン（43）の開口に対
し、第２のレジストパターン（45）の開口は１辺が倍の
大きさの正方形で形成した。その結果スルーホール（4
1）の形状は、ポリイミド系絶縁膜（40）で前記ウェッ
トエッチングによりテーパ形状を成し、シリコン窒化膜
（39）で異方エッチングによる垂直形状を成し、その底
部に１回目ホトエンチングによる微細加工されたシリコ
ン窒化膜（39）の開口がシリコン窒化膜（39）表面の一
部を露出するように形成されることになる。

尚、ポリイミド系絶縁膜（40）の開口をシリコン窒化
膜（39）のものより大きくした結果、２枚のマスクずれ
による他の配線との層間短絡の危惧が生じる。その為本
願は、シリコン窒化膜（39）の膜厚をその絶縁耐圧だけ
で層間耐圧を満足するす厚みとした。このようにしてお
けば、近接する他の配線上を覆うポリイミド系樹脂膜
（40）が全て除去された状態で第２配線層（38）が延在
しても層間短絡による不良発生は無い。従ってポリイミ
ド系絶縁膜（40）は、絶縁膜としてでは無く単純に平坦
化としての機能を持つことになる。

次いで第１図Ｅに示す通り、第２のレジストパターン
（45）を除去した後ポリイミド系絶縁膜（40）の表面に
周知の蒸着、又はスパッタ手法によって再度Al又はAl−
Siを堆積し、これをパターニングすることにより第２配
線層（28）を形成する。第１配線層（36）と第２配線層
（38）とは、微細加工されたシリコン窒化膜（39）の開
口を介してコンタクトすることになる。従って第１配線
層（38）のスルーホールパッドは、ポリイミド系絶縁膜
（40）が大きく開口されていて実質的にシリコン窒化膜
（39）の開口に合わせて形成すれば良く、配線の高集積
化が可能である。

そして第１図Ｆに示す通り、ポリイミド系樹脂をスピ
ンドル塗布して最終パーシベーション被膜（42）とし
た。

このように本願発明の製造方法によれば、シリコン窒
化膜（39）だけを先に微細加工を処すので、ポリイミド
を使用した積層構造の層間絶縁膜（37）に微細なスルー
ホール（41）を形成することができる。

（ト）発明の効果以上に説明した通り、積層構造の層間絶縁膜（37）
は、MOS部のコンタミブロッキング等パッシベーション
効果を維持しつつ、層間絶縁にポリイミド系絶縁膜（4
0）利用できる利点を有する。そのため、極めて平坦な
表面を得ることができ、これが信頼性の高い多層配線構
造を提供できる利点を有する他、ポリイミド絶縁膜（4
0）による平坦化は他のSOGやPSGリフロー等の平坦化手
段よりプロセスが簡単であり、工程の単純化及びローコ
スト化が図れる利点を有する。

そして本発明の製造方法によれば、シリコン窒化膜
（39）だけを先に微細加工しておくので、ポリイミド樹
脂を使用した層間絶縁膜（37）に微細な接続開口部を有
するスルーホール（41）を形成できる利点を有する。そ
のため、第１配線層（36）のスルーホールパッド等をよ
り微細化し配線密度を向上できる利点を有する。さらに
シリコン窒化膜（39）だけで層間耐圧を満足できるよう
にしておくことにより、第１のレジストパターン（43）
と第２のレジストパターン（45）のマスクずれによる層
間短絡の危惧を解消できる利点を有する。そして更に、
ポリイミド系絶縁膜（40）は大きな開口面積を有し且つ
側壁がテーパ形状に加工されるので、第２配線層（38）
の断線、段切れ等の危惧も解消できる利点を有する。

【図面の簡単な説明】

第１図Ａ〜第１図Ｆ及び第２図は本発明を説明する為の
断面図、第３図は従来例を説明する為の断面図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/06 ３２１Ａ

Claims

【特許請求の範囲】

【請求項１】多層配線を有する半導体集積回路の製造方
法において、半導体層の表面に回路素子を作り込む工程と、前記半導体層の上を被覆する絶縁膜を形成する工程と、前記絶縁膜の上に下層の配線層を形成する工程と、前記下層の配線層の上および前記絶縁膜の上を被覆する
シリコン窒化膜を、下層の配線層と上層の配線層との層
間耐圧を維持するような膜厚で形成する工程と、前記シリコン窒化膜上に第１のレジストパターンを形成
し、前記シリコン窒化膜を異方性エッチングして第１の
開口を形成する工程、前記第１のレジストパターンを除去し、前記シリコン窒
化膜上にポリイミド系絶縁膜を形成する工程、前記ポリイミド系絶縁膜の上に第２のレジストパターン
を形成し、前記ポリイミド系絶縁膜を等方性エッチング
して、前記ポリイミド系絶縁膜に前記第１の開口より大
きい第２の開口を形成する工程、前記レジストパターンを除去し、電極材料の堆積とホト
エッチングによって、前記ポリミイド系絶縁膜上を延在
し前記第１と第２の開口を通して前記下層の配線層と接
続する上層の配線層を形成する工程と、を具備すること
を特徴とする半導体集積回路の製造方法。
【請求項２】前記半導体集積回路はバイポーラ型素子と
MIS型素子を共存したものであることを特徴とする請求
項第１項に記載の半導体集積回路の製造方法。
【請求項３】前記第１のレジストパターンがポジ型レジ
ストであり、前記第２のレジストパターンがネガ型レジ
ストであることを特徴とする請求項第１項に記載の半導
体集積回路の製造方法。