JPH0821589B2 - セルフアラインバイポ−ラトランジスタの製造方法 - Google Patents
セルフアラインバイポ−ラトランジスタの製造方法Info
- Publication number
- JPH0821589B2 JPH0821589B2 JP61161362A JP16136286A JPH0821589B2 JP H0821589 B2 JPH0821589 B2 JP H0821589B2 JP 61161362 A JP61161362 A JP 61161362A JP 16136286 A JP16136286 A JP 16136286A JP H0821589 B2 JPH0821589 B2 JP H0821589B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- base
- self
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 4
- 229910001868 water Inorganic materials 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたセルフアラインバイポー
ラトランジスタの製造方法に関するものである。
ラトランジスタの製造方法に関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造は、ｎ型
シリコン基板の上に、エピタキシャル成長によって設け
られたｎ＋コレクタと、そこに拡散によって設けられた
ｐ型ベース、さらにその上に拡散または合金によって設
けられたｎ型エミッタからなる。
シリコン基板の上に、エピタキシャル成長によって設け
られたｎ＋コレクタと、そこに拡散によって設けられた
ｐ型ベース、さらにその上に拡散または合金によって設
けられたｎ型エミッタからなる。
この例は同一の半導体材料すなわちシリコンを用い
て、エミッタ，ベース，コレクタを形成している。
て、エミッタ，ベース，コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速
度は、エミッタ−ベースおよびベース−コレクタ接合容
量の充放電の時定数と電子のエミッタ−コレクタ間走行
時間に依存する。
度は、エミッタ−ベースおよびベース−コレクタ接合容
量の充放電の時定数と電子のエミッタ−コレクタ間走行
時間に依存する。
バイポーラトランジスタの最大発振周波数Fmaxは Ft;電流遮断周波数 Rb;ベース抵抗 Cc;コレクタ容量 で表わされる。
電流遮断周波数Ftは、電子のエミッタ−コレクタ間走
行時間τと関係し以下のように表わされる。
行時間τと関係し以下のように表わされる。
Ft＝1/2πτ ……（２） τ＝τｅ＋τｂ＋τｃ＋τcc ……（３） τｅ（エミッタ空乏層走行時間） ＝re（Cc＋Ce＋Cp） τｂ（ベース走行時間） τｃ（コレクタ走行時間） τcc（コレクタ空乏層充電時間） ＝（Re＋Rc）（Cc＋Cp） ただし、 re;エミッタ微分抵抗 Ce;エミッタ容量 Cp;寄生容量 Re;エミッタ抵抗 Rc;コレクタ抵抗 で表わされる。
したがって、エミッタ抵抗，ベース抵抗，コレクタ抵
抗および接合容量が小さいほど高周波特性は向上する。
抗および接合容量が小さいほど高周波特性は向上する。
ところで、エミッタをベースよりも禁制帯エネルギー
幅の大きい半導体を用いて形成したいわゆるヘテロ接合
バイポーラトランジスタにすると、ベース抵抗を低くす
ることができ、高周波特性の優れたトランジスタの得ら
れることが知られている。
幅の大きい半導体を用いて形成したいわゆるヘテロ接合
バイポーラトランジスタにすると、ベース抵抗を低くす
ることができ、高周波特性の優れたトランジスタの得ら
れることが知られている。
（たとえば、米国特許;2,569,347号，米国特許;3,41
3,553号，米国特許;3,780,359号） これは材料を適当に選ぶことにより、エミッタ−ベー
ス接合部のバンド構造を、電子に対してはあまり障壁に
ならず、ホールに対して大きな障壁となるように構成で
きることによる。そのため、ベースのキャリア濃度（ホ
ール濃度）を非常に高くすることができる。したがっ
て、ベース抵抗を極端に小さくすることができ、その結
果として最大発振周波数Fmaxの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにAlXGa1-X
Asを、ベースとコレクタにGaAsを用いたものである。
3,553号，米国特許;3,780,359号） これは材料を適当に選ぶことにより、エミッタ−ベー
ス接合部のバンド構造を、電子に対してはあまり障壁に
ならず、ホールに対して大きな障壁となるように構成で
きることによる。そのため、ベースのキャリア濃度（ホ
ール濃度）を非常に高くすることができる。したがっ
て、ベース抵抗を極端に小さくすることができ、その結
果として最大発振周波数Fmaxの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにAlXGa1-X
Asを、ベースとコレクタにGaAsを用いたものである。
したがってエミッタ−ベースにヘテロ接合を用いるこ
とにより、ベース抵抗をさらに下げることができる。
とにより、ベース抵抗をさらに下げることができる。
ベース抵抗は同じキャリア濃度であれば、ベース層が
厚いほどベース抵抗は低い。しかしベース厚みを厚くす
ることは電流遮断周波数の点からこのましくない。
厚いほどベース抵抗は低い。しかしベース厚みを厚くす
ることは電流遮断周波数の点からこのましくない。
ベース走行時間は、ベース厚みをキャリア速度で割っ
たものであり、ベース厚みが厚いほど時間が長くなる。
したがって、ベース層の厚みを増してベース抵抗を下げ
るのは好ましくない。そこでとられる方法は、エミッタ
とベース電極の間をできるだけ短くする方法である。こ
れによりベース抵抗のうち、外部ベース抵抗と呼ばれる
エミッタ−ベース電極間の抵抗を下げることができる。
ベースの厚みが1000Å程度にまで薄くなってくると、こ
の外部ベース抵抗が非常に大きくなるためこの方法は極
めて有効である。
たものであり、ベース厚みが厚いほど時間が長くなる。
したがって、ベース層の厚みを増してベース抵抗を下げ
るのは好ましくない。そこでとられる方法は、エミッタ
とベース電極の間をできるだけ短くする方法である。こ
れによりベース抵抗のうち、外部ベース抵抗と呼ばれる
エミッタ−ベース電極間の抵抗を下げることができる。
ベースの厚みが1000Å程度にまで薄くなってくると、こ
の外部ベース抵抗が非常に大きくなるためこの方法は極
めて有効である。
ベース電極の形成は、通常ホトリソグラフィーによっ
ておこなわれる。ホトリソグラフィーの精度は通常の光
を用いた場合、1.0μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、0.25μｍが限界である。
ておこなわれる。ホトリソグラフィーの精度は通常の光
を用いた場合、1.0μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、0.25μｍが限界である。
このリソグラフィーの限界を越えるために、セルフア
ラインという手法がとられる。セルフアラインという手
法を用いたバイポーラトランジスタの製造方法の従来例
として、特開昭61−44461号公報がある。
ラインという手法がとられる。セルフアラインという手
法を用いたバイポーラトランジスタの製造方法の従来例
として、特開昭61−44461号公報がある。
この方法は以下の通りである。まずコレクタ，ベー
ス，エミッタをエピタキシャル成長させたのち、エミッ
タパターンをつけ、エッチングによりベース層をだす。
エミッタ上のレジストを残したままAuZnを蒸着し、リフ
トオフでエミッタ部分のAuZnのみ除去する。この後SiO2
膜を成長した後、エミッタ電極とベースのオーミック電
極をリフトオフで形成するものである。この方法でベー
ス電極とエミッタ−ベース接合の間隔がセルフアライン
メントで決定されベース抵抗は著しく減少する。
ス，エミッタをエピタキシャル成長させたのち、エミッ
タパターンをつけ、エッチングによりベース層をだす。
エミッタ上のレジストを残したままAuZnを蒸着し、リフ
トオフでエミッタ部分のAuZnのみ除去する。この後SiO2
膜を成長した後、エミッタ電極とベースのオーミック電
極をリフトオフで形成するものである。この方法でベー
ス電極とエミッタ−ベース接合の間隔がセルフアライン
メントで決定されベース抵抗は著しく減少する。
しかしこの方法ではエミッタ電極をあとから別のマス
クを用いて形成している。そのためデバイスの最小寸法
はこのエミッタ電極の幅できまる。各接合容量はデバイ
スの面積に比例する。（１）〜（３）式よりわかるよう
に、接合容量が小さいほど高周波特性は良い。したがっ
て、一般にデバイス寸法は小さいほど好ましい。ところ
で通常のホトリソグラフィーで考えた場合、この精度が
1.0μｍであることを考えると、エミッタ電極の幅が1.0
μｍ、エミッタメサ部の幅が3.0μｍがデバイス最小寸
法となる。したがってこの方法では、これ以上小さなデ
バイスを得ることは困難である。さらにデバイスの寸法
がμｍ程度になってくると、エミッタ電極のオーミック
コンタクトが非常に重要になってくる。エミッタのオー
ミックコンタクトは電極面積に反比例する。したがって
エミッタ電極幅が小さいほどエミッタ抵抗が大きくな
る。エミッタ抵抗の増大は（３）式からわかるように、
高周波特性を著しく損なう。したがってエミッタ−ベー
ス接合とベース電極をセルフアラインで形成しただけで
は、エミッタ抵抗が高い、デバイス寸法が小さくできな
い。接合容量が小さくないなど、まだ特性として不十分
である。
クを用いて形成している。そのためデバイスの最小寸法
はこのエミッタ電極の幅できまる。各接合容量はデバイ
スの面積に比例する。（１）〜（３）式よりわかるよう
に、接合容量が小さいほど高周波特性は良い。したがっ
て、一般にデバイス寸法は小さいほど好ましい。ところ
で通常のホトリソグラフィーで考えた場合、この精度が
1.0μｍであることを考えると、エミッタ電極の幅が1.0
μｍ、エミッタメサ部の幅が3.0μｍがデバイス最小寸
法となる。したがってこの方法では、これ以上小さなデ
バイスを得ることは困難である。さらにデバイスの寸法
がμｍ程度になってくると、エミッタ電極のオーミック
コンタクトが非常に重要になってくる。エミッタのオー
ミックコンタクトは電極面積に反比例する。したがって
エミッタ電極幅が小さいほどエミッタ抵抗が大きくな
る。エミッタ抵抗の増大は（３）式からわかるように、
高周波特性を著しく損なう。したがってエミッタ−ベー
ス接合とベース電極をセルフアラインで形成しただけで
は、エミッタ抵抗が高い、デバイス寸法が小さくできな
い。接合容量が小さくないなど、まだ特性として不十分
である。
発明が解決しようとする問題点 このような従来の構成では、エミッタ抵抗が小さく、
デバイス寸法が小さく、接合容量が小さくかつベース抵
抗の低いトランジスタを得ることが困難であり、高周波
特性の充分優れたものが得られない。
デバイス寸法が小さく、接合容量が小さくかつベース抵
抗の低いトランジスタを得ることが困難であり、高周波
特性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、イオン注入
により必要とする接合部以外を高抵抗化することによっ
て、接合容量を低減した後、エミッタ−ベース接合とベ
ース電極をセルフアラインで形成すると同時にエミッタ
電極もセルフアラインで形成して、接合容量，ベース抵
抗，エミッタ抵抗のすべてを同時に低くすることによ
り、高周波特性に優れたバイポーラトランジスタの構造
を提供することを目的としている。
により必要とする接合部以外を高抵抗化することによっ
て、接合容量を低減した後、エミッタ−ベース接合とベ
ース電極をセルフアラインで形成すると同時にエミッタ
電極もセルフアラインで形成して、接合容量，ベース抵
抗，エミッタ抵抗のすべてを同時に低くすることによ
り、高周波特性に優れたバイポーラトランジスタの構造
を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、あらかじめコレ
クタ，ベースおよびエミッタ層を形成しておき、その上
にコレクタパターンのマスクを形成し、イオン注入によ
り、コレクタパターン以外の部分のコレクタ層のベース
側を、コレクタ電極取出し層をのぞいて高抵抗化した
後、その上にエミッタ電極を形成し、通常のホトリソグ
ラフィーを用いて、エミッタに相当する部分のみ残し
て、他の部分の電極をエッチング除去し、さらにエミッ
タ層を湿式エッチングによりエッチングしてエミッタメ
サ部の上にエミッタ電極をセルフアラインで残し、さら
にベース層を露出させると共に、湿式エッチングの結晶
方位依存性を利用してエミッタ部をレジストおよびエミ
ッタ電極よりも内部に後退させ、そのレジストおよびエ
ミッタ電極のひさしを利用として、ベース電極材料を蒸
着し、エミッタ−ベース接合とベース電極をセルフアラ
インで形成した後、溶剤によりレジストを除去してその
上に蒸着された電極材料を除くことにより、接合容量，
エミッタ抵抗およびベース抵抗の極めて低い、かつデバ
イス寸法の小さい、高周波特性に優れたバイポーラトラ
ンジスタを提供するものである。
クタ，ベースおよびエミッタ層を形成しておき、その上
にコレクタパターンのマスクを形成し、イオン注入によ
り、コレクタパターン以外の部分のコレクタ層のベース
側を、コレクタ電極取出し層をのぞいて高抵抗化した
後、その上にエミッタ電極を形成し、通常のホトリソグ
ラフィーを用いて、エミッタに相当する部分のみ残し
て、他の部分の電極をエッチング除去し、さらにエミッ
タ層を湿式エッチングによりエッチングしてエミッタメ
サ部の上にエミッタ電極をセルフアラインで残し、さら
にベース層を露出させると共に、湿式エッチングの結晶
方位依存性を利用してエミッタ部をレジストおよびエミ
ッタ電極よりも内部に後退させ、そのレジストおよびエ
ミッタ電極のひさしを利用として、ベース電極材料を蒸
着し、エミッタ−ベース接合とベース電極をセルフアラ
インで形成した後、溶剤によりレジストを除去してその
上に蒸着された電極材料を除くことにより、接合容量，
エミッタ抵抗およびベース抵抗の極めて低い、かつデバ
イス寸法の小さい、高周波特性に優れたバイポーラトラ
ンジスタを提供するものである。
作用 本発明は上記した方法により、接合容量，ベース抵抗
およびエミッタ抵抗が小さく、かつデバイス寸法を小さ
くできるので高周波特性が著しく改善される。
およびエミッタ抵抗が小さく、かつデバイス寸法を小さ
くできるので高周波特性が著しく改善される。
実施例 第１図は本発明の構造の一実施例を示したものであ
る。第１図において、１は半絶縁性GaAs基板、２はｎ＋
型GaAsコレクタ１層（電極取出し層）、３はｎ型GaAsコ
レクタ２層、４はｐ型GaAsベース層、５はｎ型alxGa1-X
As（Ｘ＝0.3）エミッタ１層、６はｎ＋型GaAsエミッタ
２層（電極取出し層）、７はコレクタ電極、８はベース
電極、９はエミッタ電極11はイオン注入により高抵抗化
された外部コレクタ部である。
る。第１図において、１は半絶縁性GaAs基板、２はｎ＋
型GaAsコレクタ１層（電極取出し層）、３はｎ型GaAsコ
レクタ２層、４はｐ型GaAsベース層、５はｎ型alxGa1-X
As（Ｘ＝0.3）エミッタ１層、６はｎ＋型GaAsエミッタ
２層（電極取出し層）、７はコレクタ電極、８はベース
電極、９はエミッタ電極11はイオン注入により高抵抗化
された外部コレクタ部である。
各層の厚みは、半絶縁性GaAs基板１が400μｍ、ｎ＋
型GaAsコレクタ１層２が4000Å、ｎ型のGaAsコレクタ２
層３が4000Å、ｐ型GaAsベース１層４が1000Å、ｎ型Al
XGa1-XAsエミッタ１層５は1000Å、電極取出し用ｎ＋型
GaAsエミッタ２層６は1000Åである。ｎ＋型GaAsコレク
タ１層２〜ｎ＋型GaAsエミッタ２層６の各層は、分子線
エピタキシー（MBE）によって形成された。高抵抗外部
コレクタ層11は、酸素のイオン注入によって形成され、
4000Åである。
型GaAsコレクタ１層２が4000Å、ｎ型のGaAsコレクタ２
層３が4000Å、ｐ型GaAsベース１層４が1000Å、ｎ型Al
XGa1-XAsエミッタ１層５は1000Å、電極取出し用ｎ＋型
GaAsエミッタ２層６は1000Åである。ｎ＋型GaAsコレク
タ１層２〜ｎ＋型GaAsエミッタ２層６の各層は、分子線
エピタキシー（MBE）によって形成された。高抵抗外部
コレクタ層11は、酸素のイオン注入によって形成され、
4000Åである。
次に本一実施例の素子の製造方法について述べる。第
２図に示すように、まず半絶縁性GaAs基板１の上に分子
線エピタキシーにより、ｎ＋型GaAsコレクタ１層２、ｎ
型GaAsコレクタ２層３、ｐ型GaAsベース１層４、ｎ型Al
xGa1-XAsエミッタ１層５、ｎ＋型GaAsエミッタ２層６の
各層を所定の厚みに形成した。次に第３図に示すよう
に、コレクタパターンのマスク12を通常の真空蒸着およ
びホトリソグラフィーにより形成し、このマスクを用い
て、コレクタ部に5.1013/cm2の酸素をイオン注入した。
うちこみの深さはイオンの加速電圧により制御した。マ
スクを除いた後、アニールしてイオン注入により生じた
結晶歪を除去した。次に真空蒸着法によりAuGe膜９を50
0Åの厚みに形成した。次に通常のホトリソグラフィー
法により、コレクタパターンよりも大きいエミッタメサ
パターンをレジストを形成し、このレジストマスクによ
って、第４図に示すように、AuGe膜９、ｎ＋型GaAs6お
よびAlXGa1-XAs層５部をエッチングして、ベース層４の
一部を露出させた。AuGe膜のエッチングはよう素
（Ｉ）、よう化カリウム（KI）、の水溶液でおこなっ
た。GaAsおよびAlxGa1-XAsのエッチングは、硫酸（H2SO
4）−過酸化水素（H2O2）−H2O混合液を用いて行なっ
た。GaAs基板として、（100）を用い、矩形エミッタの
４辺の各辺に沿った方向を、GaAs結晶軸＜110＞方向に
対して＋45度または−45度の角度の方位になるように配
置してエッチングした結果、第４図に示すようにその断
面図をほぼ垂直の形にエッチングすることができた。ま
たレジストおよびAuGe電極の端の部分直下では、GaAs,A
lXGa1-XAsのサイドエッチにより、レジストおよびAuGe
の短いひさしが形成されている。
２図に示すように、まず半絶縁性GaAs基板１の上に分子
線エピタキシーにより、ｎ＋型GaAsコレクタ１層２、ｎ
型GaAsコレクタ２層３、ｐ型GaAsベース１層４、ｎ型Al
xGa1-XAsエミッタ１層５、ｎ＋型GaAsエミッタ２層６の
各層を所定の厚みに形成した。次に第３図に示すよう
に、コレクタパターンのマスク12を通常の真空蒸着およ
びホトリソグラフィーにより形成し、このマスクを用い
て、コレクタ部に5.1013/cm2の酸素をイオン注入した。
うちこみの深さはイオンの加速電圧により制御した。マ
スクを除いた後、アニールしてイオン注入により生じた
結晶歪を除去した。次に真空蒸着法によりAuGe膜９を50
0Åの厚みに形成した。次に通常のホトリソグラフィー
法により、コレクタパターンよりも大きいエミッタメサ
パターンをレジストを形成し、このレジストマスクによ
って、第４図に示すように、AuGe膜９、ｎ＋型GaAs6お
よびAlXGa1-XAs層５部をエッチングして、ベース層４の
一部を露出させた。AuGe膜のエッチングはよう素
（Ｉ）、よう化カリウム（KI）、の水溶液でおこなっ
た。GaAsおよびAlxGa1-XAsのエッチングは、硫酸（H2SO
4）−過酸化水素（H2O2）−H2O混合液を用いて行なっ
た。GaAs基板として、（100）を用い、矩形エミッタの
４辺の各辺に沿った方向を、GaAs結晶軸＜110＞方向に
対して＋45度または−45度の角度の方位になるように配
置してエッチングした結果、第４図に示すようにその断
面図をほぼ垂直の形にエッチングすることができた。ま
たレジストおよびAuGe電極の端の部分直下では、GaAs,A
lXGa1-XAsのサイドエッチにより、レジストおよびAuGe
の短いひさしが形成されている。
次にこの上からAuを500Å、第５図に示すように真空
蒸着した。第４図において、８′はレジスト10上に真空
蒸着されたAuである。AuGeおよびレジストのひさしのた
め、分子がほぼ直線的にとんでくる真空蒸着法を用いれ
ば、Au膜はｎ＋型GaAsエミッタ２層には付着しない。次
にアセトンによりレジストを除去してその上に蒸着され
たAuを除去した。
蒸着した。第４図において、８′はレジスト10上に真空
蒸着されたAuである。AuGeおよびレジストのひさしのた
め、分子がほぼ直線的にとんでくる真空蒸着法を用いれ
ば、Au膜はｎ＋型GaAsエミッタ２層には付着しない。次
にアセトンによりレジストを除去してその上に蒸着され
たAuを除去した。
次に通常のエッチング，ホロリソグラフィー，真空蒸
着により、コレクタの一部を露出させ、コレクタ電極を
形成した。
着により、コレクタの一部を露出させ、コレクタ電極を
形成した。
本実施例のコレクタ−ベース接合は、何も後処理の加
えられていない本来の接合部とイオン注入により高抵抗
化された外部コレクタ部とからなる。外部コレクタ部は
高抵抗化されているため電源が流れないと共に、接合容
量が極めて小さくなっている。本来のコレクタ−ベース
接合部はエミッタメサよりも小さく、そのため本発明の
構造の接合容量はきわめて小さい。
えられていない本来の接合部とイオン注入により高抵抗
化された外部コレクタ部とからなる。外部コレクタ部は
高抵抗化されているため電源が流れないと共に、接合容
量が極めて小さくなっている。本来のコレクタ−ベース
接合部はエミッタメサよりも小さく、そのため本発明の
構造の接合容量はきわめて小さい。
本一実施例の構造のエミッタ電極は、セルフアライン
によりエミッタメサ部の全面についている。エミッタ抵
抗はエミッタ電極の面積に反比例するので、このような
構造により、エミッタメサ部面積に対して、エミッタ抵
抗を最小にすることができる。さらにエミッタ電極とエ
ミッタメサ部のマスク合せの必要性がないため、エミッ
タメサ部の面積を極めて小さくすることができる。
によりエミッタメサ部の全面についている。エミッタ抵
抗はエミッタ電極の面積に反比例するので、このような
構造により、エミッタメサ部面積に対して、エミッタ抵
抗を最小にすることができる。さらにエミッタ電極とエ
ミッタメサ部のマスク合せの必要性がないため、エミッ
タメサ部の面積を極めて小さくすることができる。
さらにエミッタ−ベース接合とベース電極がセルフア
ラインで形成されているため、ベース抵抗を著しく小さ
くすることができる。
ラインで形成されているため、ベース抵抗を著しく小さ
くすることができる。
本一実施例の方法で、単にエミッタとコレクタをおき
かえて作れば、全く同様のプロセスでコレクタ抵抗を小
さくすることができる。コレクタ抵抗の低減は、（３）
からわかるようにエミッタ抵抗低減の効果と同等であ
り、このようにコレクタが上にくる構造（面積が小さく
なるために上にくる部分０コンタクト抵抗がとくに問題
となる）のものではとくに有効である。またこの場合に
は、直接的にはコレクターベース接合とベース電極がセ
ルフアインとなるが、この時実質的に電子がエミッタか
ら注入されるのは、このコレクタ直下のエミッタ−ベー
ス接合であり、したがってエミッタ−ベース接合とベー
ス電極をセルフアラインにしたのとほぼ類似に効果が得
られる。接合容量について言えばこの場合にはエミッタ
−ベース接合容量が低減される。エミッタ−ベース接合
容量の低減も（３）式からわかるように、高周波特性の
改善に寄与する。以上のことからコレクタとエミッタを
置き換えて作ってもほぼ同様の効果が得られ、高周波特
性が改善される。
かえて作れば、全く同様のプロセスでコレクタ抵抗を小
さくすることができる。コレクタ抵抗の低減は、（３）
からわかるようにエミッタ抵抗低減の効果と同等であ
り、このようにコレクタが上にくる構造（面積が小さく
なるために上にくる部分０コンタクト抵抗がとくに問題
となる）のものではとくに有効である。またこの場合に
は、直接的にはコレクターベース接合とベース電極がセ
ルフアインとなるが、この時実質的に電子がエミッタか
ら注入されるのは、このコレクタ直下のエミッタ−ベー
ス接合であり、したがってエミッタ−ベース接合とベー
ス電極をセルフアラインにしたのとほぼ類似に効果が得
られる。接合容量について言えばこの場合にはエミッタ
−ベース接合容量が低減される。エミッタ−ベース接合
容量の低減も（３）式からわかるように、高周波特性の
改善に寄与する。以上のことからコレクタとエミッタを
置き換えて作ってもほぼ同様の効果が得られ、高周波特
性が改善される。
本一実施例では、ヘテロ接合バイポーラトランジスタ
の特徴を生かして、ベース領域のキャリア濃度を極めて
高くしている（実施例では1.1019/cm2のキャリア濃度を
用いた）ため、ベース層厚みを1000Åと薄くしても充分
ベース抵抗は低い値となる。
の特徴を生かして、ベース領域のキャリア濃度を極めて
高くしている（実施例では1.1019/cm2のキャリア濃度を
用いた）ため、ベース層厚みを1000Åと薄くしても充分
ベース抵抗は低い値となる。
本一実施例で得られたヘテロ接合トランジスタは予想
されたように以下の特徴を示した。エミッタ幅３μｍの
トランジスタの場合、まずエミッタ電極がエミッタメサ
部にセルフアラインで形成されたので、エミッタ抵抗が
セルフアラインでない場合の約1/3となった。さらにエ
ミッタ−ベース接合とベース電極間がセルフアラインで
形成されたため、この間隔を0.1μｍで形成することが
できた。これによりセルフアラインを用いない場合に比
べ、ベース抵抗を1/5にできた。さらにベース−コレク
タ接合容量が、イオン注入により外部コレクタ部を高抵
抗化してない場合の1/3となった。これにより電流遮断
周波数Ftは約50％、最大発振周波数Fmaxは、約3.5倍に
向上した。
されたように以下の特徴を示した。エミッタ幅３μｍの
トランジスタの場合、まずエミッタ電極がエミッタメサ
部にセルフアラインで形成されたので、エミッタ抵抗が
セルフアラインでない場合の約1/3となった。さらにエ
ミッタ−ベース接合とベース電極間がセルフアラインで
形成されたため、この間隔を0.1μｍで形成することが
できた。これによりセルフアラインを用いない場合に比
べ、ベース抵抗を1/5にできた。さらにベース−コレク
タ接合容量が、イオン注入により外部コレクタ部を高抵
抗化してない場合の1/3となった。これにより電流遮断
周波数Ftは約50％、最大発振周波数Fmaxは、約3.5倍に
向上した。
本一実施例では、エミッタ−ベース接合とベース電極
間の間隔は0.1μｍと極めて短くすることができた。こ
の間隔はエミッタ１層およびエミッタ２層のサイドエッ
チングに依存する。したがって、エミッタ１層とエミッ
タ２層の厚みをかえることによって制御することができ
る。基板に（100）のGaAsを用い、ほぼ矩形のエミッタ
メサの４辺の各辺に沿った方向を、GaAsの結晶軸方位＜
110＞方向に対して＋45度または−45度の角度の方位に
なるように配置し、硫酸−過酸化水素系のエッチング液
を用いることにより、サイドエッチングの断面をほぼ垂
直にすることができた。その場合のサイドエッチングの
長さは、ほぼエミッタ１層およびエミッタ２層の厚みの
半分となる。本実施例では、この厚みが2000Åであり、
その結果、サイドエッチングの長さが約1000Å（0.1μ
ｍ）となった。この厚みをさらに薄くすれば、エミッタ
−ベース接合−ベース電極間隔をさらに短くすることが
できる。これによりベース抵抗をさらに下げることが可
能である。すなわちエミッタ層の厚みを変えることによ
り、このセルフアラインの間隔を数μｍから原理的には
０μｍまでほぼ任意に制御することができる。
間の間隔は0.1μｍと極めて短くすることができた。こ
の間隔はエミッタ１層およびエミッタ２層のサイドエッ
チングに依存する。したがって、エミッタ１層とエミッ
タ２層の厚みをかえることによって制御することができ
る。基板に（100）のGaAsを用い、ほぼ矩形のエミッタ
メサの４辺の各辺に沿った方向を、GaAsの結晶軸方位＜
110＞方向に対して＋45度または−45度の角度の方位に
なるように配置し、硫酸−過酸化水素系のエッチング液
を用いることにより、サイドエッチングの断面をほぼ垂
直にすることができた。その場合のサイドエッチングの
長さは、ほぼエミッタ１層およびエミッタ２層の厚みの
半分となる。本実施例では、この厚みが2000Åであり、
その結果、サイドエッチングの長さが約1000Å（0.1μ
ｍ）となった。この厚みをさらに薄くすれば、エミッタ
−ベース接合−ベース電極間隔をさらに短くすることが
できる。これによりベース抵抗をさらに下げることが可
能である。すなわちエミッタ層の厚みを変えることによ
り、このセルフアラインの間隔を数μｍから原理的には
０μｍまでほぼ任意に制御することができる。
エミッタメサ部矩形直線部の結晶方位を他の方向に選
ぶと、サイドエッチングされた断面部は、一般には垂直
とならない。この場合には真空蒸着されたベース電極材
料がエミッタのサイドエッチングされた部分に付着しや
すく、安定してエミッタ−ベース接合−ベース電極間隔
を制御することが難しい。
ぶと、サイドエッチングされた断面部は、一般には垂直
とならない。この場合には真空蒸着されたベース電極材
料がエミッタのサイドエッチングされた部分に付着しや
すく、安定してエミッタ−ベース接合−ベース電極間隔
を制御することが難しい。
本一実施例では、エミッタ電極もひさしを形成してい
るが、レジストのひさしがあれば本一実施例の効果は得
られる。
るが、レジストのひさしがあれば本一実施例の効果は得
られる。
本一実施例では、エミッタ幅３μｍのトランジスタで
90％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
90％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
本一実施例のようなサイドエッチングの効果を得るの
は、結晶方位とエッチング液の組合せを適当に選ぶこと
により始めて可能なものである。
は、結晶方位とエッチング液の組合せを適当に選ぶこと
により始めて可能なものである。
InGaAs,GaAsP等のIII−Ｖ化合物半導体材料の場合、
本一実施例で示した結晶方位とエッチング液を用いるこ
とにより、同様にしてデバイスを形成することができ
た。
本一実施例で示した結晶方位とエッチング液を用いるこ
とにより、同様にしてデバイスを形成することができ
た。
本一実施例ではエミッタ電極にAuGeを用い、エッチン
グ液として、Ｉ−KI系を用いた。エミッタ電極として、
他の合金、たとえばAuGeNiなどを用いても同様にデバイ
スを形成することができた。GaAsのオーミックコンタク
ト材料として最も適当なものは金およびその合金であ
る。金系の材料のエッチング液としていわゆる王水と本
実施例のＩ−KI系以外に適当なものがない。王水の場合
GaAsも激しくエッチングされてしまうため適当でなかっ
た。Ｉ−KI系の場合、真空蒸着のさいの基板温度が極め
て重要であることがわかった。基板温度が150度Ｃをこ
えると、GaAsと金の反応が起こり本一実施例のように金
系材料のみをエッチングして除去することはできなかっ
た。したがって、エミッタ電極を真空蒸着で形成する時
基板温度は150度Ｃ以下でなければならない。本発明に
おけるエミッタ電極のセルフアラインは、エミッタ電極
を真空蒸着する時、基板温度が150度Ｃ以下であればＩ
−KI系エッチング液を用いることにより、金系材料のみ
をエッチングしGaAsエミッタの表面でエッチングをとめ
られることを見出したことにより始めて可能となったも
のである。
グ液として、Ｉ−KI系を用いた。エミッタ電極として、
他の合金、たとえばAuGeNiなどを用いても同様にデバイ
スを形成することができた。GaAsのオーミックコンタク
ト材料として最も適当なものは金およびその合金であ
る。金系の材料のエッチング液としていわゆる王水と本
実施例のＩ−KI系以外に適当なものがない。王水の場合
GaAsも激しくエッチングされてしまうため適当でなかっ
た。Ｉ−KI系の場合、真空蒸着のさいの基板温度が極め
て重要であることがわかった。基板温度が150度Ｃをこ
えると、GaAsと金の反応が起こり本一実施例のように金
系材料のみをエッチングして除去することはできなかっ
た。したがって、エミッタ電極を真空蒸着で形成する時
基板温度は150度Ｃ以下でなければならない。本発明に
おけるエミッタ電極のセルフアラインは、エミッタ電極
を真空蒸着する時、基板温度が150度Ｃ以下であればＩ
−KI系エッチング液を用いることにより、金系材料のみ
をエッチングしGaAsエミッタの表面でエッチングをとめ
られることを見出したことにより始めて可能となったも
のである。
本一実施例ではイオン注入する物質として、酸素を用
いたが、コレクタ層を高抵抗化するものであれば何でも
良いことは明らかである。GaAs,AlGaAsの場合このよう
な物質としてほかに水素，硼素がありこれらを用いて同
様の効果が得られた。これらの物質は他のIII−Ｖ化合
物半導体、たとえばGaAsP、InGaAsなどにも同様の効果
がある。
いたが、コレクタ層を高抵抗化するものであれば何でも
良いことは明らかである。GaAs,AlGaAsの場合このよう
な物質としてほかに水素，硼素がありこれらを用いて同
様の効果が得られた。これらの物質は他のIII−Ｖ化合
物半導体、たとえばGaAsP、InGaAsなどにも同様の効果
がある。
本一実施例では、実際に電流の流れるコレクタ−ベー
ス接合部の面積がエミッタメサの面積よりも小さくでき
る。そのため接合容量が極めて小さくできる。
ス接合部の面積がエミッタメサの面積よりも小さくでき
る。そのため接合容量が極めて小さくできる。
本一実施例では、電極取出しのためのコレクタ１層お
よびエミッタ２層を設けたがトランジスタの動作として
は本質的なものではなく、コレクタ層およびエミッタ層
さえあればよいことは明らかである。
よびエミッタ２層を設けたがトランジスタの動作として
は本質的なものではなく、コレクタ層およびエミッタ層
さえあればよいことは明らかである。
また本一実施例では、半導体としてGaAs−AlXGa1-XAs
を用いたが、他の半導体材料、たとえばInGaAs,GaAsP等
他のIII−Ｖ化合物半導体を用いても作成することがで
きる。またAl濃度として、ｘ＝0.3を用いたが、これは
０〜１の範囲で任意に選ぶことができる。
を用いたが、他の半導体材料、たとえばInGaAs,GaAsP等
他のIII−Ｖ化合物半導体を用いても作成することがで
きる。またAl濃度として、ｘ＝0.3を用いたが、これは
０〜１の範囲で任意に選ぶことができる。
本実施例では、エミッタ，コレクタをｎ型に、ベース
をｐ型にしたが、エミッタ，コレクタをｐ型に、ベース
をｎ型にすることもできる。
をｐ型にしたが、エミッタ，コレクタをｐ型に、ベース
をｎ型にすることもできる。
本一実施例では、基板側にコレクタを、上部にエミッ
タを形成したが、前述した如く同様の製造方法により基
板側にエミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できることは前述した通りである。
タを形成したが、前述した如く同様の製造方法により基
板側にエミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できることは前述した通りである。
発明の効果 以上述べた如く、本発明は、イオン注入により接合容
量を低減した後、エミッタ電極をエミッタメサ部にセル
フアラインで形成することにより、エミッタ抵抗を下げ
ると同時に、デバイス寸法の微小化を可能とし、エミッ
タ−ベース接合とベース電極をセルフアラインで形成す
ることにより、ベース抵抗を著しく下げることによっ
て、高周波特性に優れたバイポーラトランジスタを、提
供するものである。
量を低減した後、エミッタ電極をエミッタメサ部にセル
フアラインで形成することにより、エミッタ抵抗を下げ
ると同時に、デバイス寸法の微小化を可能とし、エミッ
タ−ベース接合とベース電極をセルフアラインで形成す
ることにより、ベース抵抗を著しく下げることによっ
て、高周波特性に優れたバイポーラトランジスタを、提
供するものである。
同様に、本発明は、イオン注入により接合容量を低減
した後、コレクタ電極をコレクタメサ部にセルフアライ
ンで形成することにより、コレクタ抵抗を下げると同時
に、デバイス寸法の微小化を可能とし、コレクタ−ベー
ス接合とベース電極をセルフアラインで形成することに
より、ベース抵抗を著しく下げることによって、高周波
特性に優れたバイポーラトランジスタを、提供するもの
である。
した後、コレクタ電極をコレクタメサ部にセルフアライ
ンで形成することにより、コレクタ抵抗を下げると同時
に、デバイス寸法の微小化を可能とし、コレクタ−ベー
ス接合とベース電極をセルフアラインで形成することに
より、ベース抵抗を著しく下げることによって、高周波
特性に優れたバイポーラトランジスタを、提供するもの
である。
第１図は本発明の一実施例を示す構造図、第２図〜第５
図は本発明の構造を実現するための製造途中の構造図で
ある。 １……半絶縁性GaAs基板、２……ｎ＋GaAsコレクタ（ま
たはエミッタ）１層（電極取出し層）、３……ｎ型GaAs
コレクタ（またはエミッタ）２層、４……ｐ型GaAsベー
ス層、５……ｎ型GaAsエミッタ（またはコレクタ）１
層、６……ｎ＋型GaAsエミッタ（またはコレクタ）２層
（電極取出し層）、７……コレクタ（またはエミッタ）
電極、８……ベース電極、９……エミッタ（またはコレ
クタ）電極、10……レジスト、11……高抵抗コレクタ
部、12……イオン注入マスク。
図は本発明の構造を実現するための製造途中の構造図で
ある。 １……半絶縁性GaAs基板、２……ｎ＋GaAsコレクタ（ま
たはエミッタ）１層（電極取出し層）、３……ｎ型GaAs
コレクタ（またはエミッタ）２層、４……ｐ型GaAsベー
ス層、５……ｎ型GaAsエミッタ（またはコレクタ）１
層、６……ｎ＋型GaAsエミッタ（またはコレクタ）２層
（電極取出し層）、７……コレクタ（またはエミッタ）
電極、８……ベース電極、９……エミッタ（またはコレ
クタ）電極、10……レジスト、11……高抵抗コレクタ
部、12……イオン注入マスク。
Claims (14)
- 【請求項１】半導体基板上に、少なくともコレクタ層、
ベース層およびエミッタ層をこの順に形成し、 コレクタパターンをマスクとし、イオン注入により前記
コレクタ層のベース側部を電極取出し部を除いて高抵抗
化した後、 前記エミッタ層の上に、エミッタ電極を形成した後、レ
ジストを塗布し、エミッタメサパターンを残して、露
光、現像後、エミッタ部を除く部分の前記電極をエッチ
ングにより除去し、 さらにエッチングによって前記ベース層を露出させると
共に、前記エミッタ部を前記レジストよりも内部に後退
させてひさしを形成し、 その上からベース電極を蒸着した後、前記レジストを除
去することによって、前記エミッタ上に蒸着されたベー
ス電極用金属を除去することを特徴とするセルフアライ
ンバイポーラトランジスタの製造方法。 - 【請求項２】エミッタとして、少なくともベースの半導
体より禁制帯エネルギー幅の大きい半導体を用いたこと
を特徴とする特許請求の範囲第１項に記載のセルフアラ
インバイポーラトランジスタの製造方法。 - 【請求項３】半導体基板として、III−Ｖ化合物半導体
を用いたことを特徴とする特許請求の範囲第１項に記載
のセルフアラインバイポーラトランジスタの製造方法。 - 【請求項４】半導体基板として（100）またはそれと等
価な面方位を有するGaAsまたはAlGaAsを用い、エミッタ
の形状が実質的に矩形であり、前記矩形の４辺の各辺に
沿った方向が、いずれも結晶軸方位＜110＞に対して、
＋45度または−45度の結晶軸方位を取るようにし、ベー
ス層を露出させるエッチング液として、硫酸、過酸化水
素、水の混合液を用いたことを特徴とする特許請求の範
囲第１項に記載のセルフアラインバイポーラトランジス
タの製造方法。 - 【請求項５】エミッタ電極材料として金または金を主成
分とする合金を用い、蒸着時の基板温度が150℃以下に
なるようにたもち、そのエッチング液として、よう素、
よう化カリウム、水の混合液を用いたことを特徴とする
特許請求の範囲第１項に記載のセルフアラインバイポー
ラトランジスタの製造方法。 - 【請求項６】基板にGaAsまたはAlGaAsを用い、酸素また
は水素またはホウ素をイオン注入したことを特徴とする
特許請求の範囲第１項に記載のセルフアラインバイポー
ラトランジスタの製造方法。 - 【請求項７】コレクタパターンとして、エミッタメサパ
ターンよりも小さいものを用いたことを特徴とする特許
請求の範囲第１項に記載のセルフアラインバイポーラト
ランジスタの製造方法。 - 【請求項８】半導体基板上に、少なくともエミッタ層、
ベース層およびコレクタ層をこの順に形成し、 エミッタパターンをマスクとし、イオン注入により前記
エミッタ層のベース側部を電極取出し部を除いて高抵抗
化した後、 前記コレクタ層の上に、コレクタ電極を形成した後、レ
ジストを塗布し、コレクタメサパターンを残して、露
光、現像後、コレクタ部を除く部分の前記電極をエッチ
ングにより除去し、 さらにエッチングによって前記ベース層を露出させると
共に、前記コレクタ部を前記レジストよりも内部に後退
させてひさしを形成し、その上からベース電極を蒸着し
た後、前記レジストを除去することによって、前記コレ
クタ上に蒸着されたベース電極用金属を除去することを
特徴とするセルフアラインバイポーラトランジスタの製
造方法。 - 【請求項９】エミッタとして、少なくともベースの半導
体よりも禁制帯エネルギー幅の大きい半導体を用いたこ
とを特徴とする特許請求の範囲第８項に記載のセルフア
ラインバイポーラトランジスタの製造方法。 - 【請求項１０】半導体基板として、III−Ｖ化合物半導
体を用いたことを特徴とする特許請求の範囲第８項に記
載のセルフアラインバイポーラトランジスタの製造方
法。 - 【請求項１１】半導体基板として（100）またはそれと
等価な面方位を有するGaAsまたはAlGaAsを用い、コレク
タの形状が実質的に矩形であり、前記矩形の４辺の各辺
に沿った方向が、いずれも結晶軸方位＜110＞に対し
て、＋45度または−45度の結晶軸方位を取るようにし、
ベース層を露出させるエッチング液として、硫酸、過酸
化水素、水の混合液を用いたことを特徴とする特許請求
の範囲第８項に記載のセルフアラインバイポーラトラン
ジスタの製造方法。 - 【請求項１２】コレクタ電極材料として金または金を主
成分とする合金を用い、蒸着時の基板温度が150℃以下
になるようにたもち、そのエッチング液として、よう
素、よう化カリウム、水の混合液を用いたことを特徴と
する特許請求の範囲第８項に記載のセルフアラインバイ
ポーラトランジスタの製造方法。 - 【請求項１３】基板にGaAsまたはAlGaAsを用い、酸素ま
たは水素またはホウ素をイオン注入したことを特徴とす
る特許請求の範囲第８項に記載のセルフアラインバイポ
ーラトランジスタの製造方法。 - 【請求項１４】コレクタパターンとして、エミッタメサ
パターンよりも小さいものを用いたことを特徴とする特
許請求の範囲第８項に記載のセルフアラインバイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161362A JPH0821589B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161362A JPH0821589B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316667A JPS6316667A (ja) | 1988-01-23 |
| JPH0821589B2 true JPH0821589B2 (ja) | 1996-03-04 |
Family
ID=15733644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161362A Expired - Lifetime JPH0821589B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821589B2 (ja) |
-
1986
- 1986-07-09 JP JP61161362A patent/JPH0821589B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316667A (ja) | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124270A (en) | Bipolar transistor having external base region | |
| JP2542676B2 (ja) | ヘテロ接合バイポ―ラトランジスタ | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| US4996166A (en) | Process for fabricating a heterojunction bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH0821589B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH07123123B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JPH07123124B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP2579952B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0575170B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2615657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0575169B2 (ja) | ||
| JPH0453109B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |