JPH0821931B2 - 信号伝送方式 - Google Patents
信号伝送方式Info
- Publication number
- JPH0821931B2 JPH0821931B2 JP63279932A JP27993288A JPH0821931B2 JP H0821931 B2 JPH0821931 B2 JP H0821931B2 JP 63279932 A JP63279932 A JP 63279932A JP 27993288 A JP27993288 A JP 27993288A JP H0821931 B2 JPH0821931 B2 JP H0821931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- relay
- input
- internal clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 中継回線における信号の伝送、特に中継伝送に関し、 中継回線において中継による信号伝播遅延を最小限に
して同報通信の同時性の向上など高品質な信号伝送を行
うことができる信号伝送方式を提供することを目的と
し、 送信装置からのデータ信号を多段の中継装置を用いて
中継するシステムにおいて、該送信装置に、送信すべき
データをｎビット毎に分割し、分割したデータの先頭に
スタートビット、後部に再同期用の制御コードとｍビッ
ト連続“0"を付加してデータ信号として送出する伝送手
段を設け、 該中継装置に、入力したデータ信号中のスタートビッ
トの変化点を検出して検出信号を送出する検出手段と、
入力した検出信号をラッチし、ラッチ出力を用いて該変
化点に同期した内部クロックを発生する発生手段と、該
入力したデータ信号を該内部クロックを用いて再生し、
出力データ信号として他の中継装置に送出する中継手段
と、該出力データ信号中の制御コードを検出した時、ク
リアパルスを該発生手段に送出する処理部を設け、 該発生手段は、クリアパルスが入力した時、ラッチ出
力をクリアして内部クロックを非同期状態にするが、該
検出手段からの検出信号が入力した時、該内部クロック
を発生し、該中継手段は再生した該出力データ信号を送
出することを繰り返す様に構成する。
して同報通信の同時性の向上など高品質な信号伝送を行
うことができる信号伝送方式を提供することを目的と
し、 送信装置からのデータ信号を多段の中継装置を用いて
中継するシステムにおいて、該送信装置に、送信すべき
データをｎビット毎に分割し、分割したデータの先頭に
スタートビット、後部に再同期用の制御コードとｍビッ
ト連続“0"を付加してデータ信号として送出する伝送手
段を設け、 該中継装置に、入力したデータ信号中のスタートビッ
トの変化点を検出して検出信号を送出する検出手段と、
入力した検出信号をラッチし、ラッチ出力を用いて該変
化点に同期した内部クロックを発生する発生手段と、該
入力したデータ信号を該内部クロックを用いて再生し、
出力データ信号として他の中継装置に送出する中継手段
と、該出力データ信号中の制御コードを検出した時、ク
リアパルスを該発生手段に送出する処理部を設け、 該発生手段は、クリアパルスが入力した時、ラッチ出
力をクリアして内部クロックを非同期状態にするが、該
検出手段からの検出信号が入力した時、該内部クロック
を発生し、該中継手段は再生した該出力データ信号を送
出することを繰り返す様に構成する。
本発明は、中継回線における信号の伝送、特に中継伝
送に関する。
送に関する。
近年、情報化社会において情報伝達範囲の拡大に伴い
益々、データ通信が産業の広い分野において使用され、
回線料金又は回線設備費を節約する等の目的で、１つの
回線に複数の端末を直列に接続して回線を有効利用する
中継（又はマルチドロップ）回線が広く採用されてい
る。従って、分岐回線において信号の伝播遅延を減少し
て高品質、かつ、高速に情報を伝送することができる信
号伝送方式が望まれている。
益々、データ通信が産業の広い分野において使用され、
回線料金又は回線設備費を節約する等の目的で、１つの
回線に複数の端末を直列に接続して回線を有効利用する
中継（又はマルチドロップ）回線が広く採用されてい
る。従って、分岐回線において信号の伝播遅延を減少し
て高品質、かつ、高速に情報を伝送することができる信
号伝送方式が望まれている。
第５図は中継接続のシステム構成図である。全図を通
じて同一符号は同一対象物を示す。
じて同一符号は同一対象物を示す。
図において、マスタ装置Maからの送信信号（同報コマ
ンド等）は１つの回線を共有する複数のスレーブ端末S
1、S2、S3・・・を経由して順次、伝送される。端末間
の距離が長い、或いは回線品質が悪い場合など、回線上
の信号レベルのみならずビットの持続時間の調整を必要
とするので、各端末は回線からの入力信号を装置内部に
取り込んで波形整形して回線に中継・出力することが必
要となる。また、この回線形態においてブロック同期を
とる方式として、直列に並べた１符号を構成するビット
列（文字等）の前後にスタート及びストップビットを付
加する調歩同期方式、又は電文ブロックの前に数ビット
のプリアンブルを付加する同期方式が行われている。
ンド等）は１つの回線を共有する複数のスレーブ端末S
1、S2、S3・・・を経由して順次、伝送される。端末間
の距離が長い、或いは回線品質が悪い場合など、回線上
の信号レベルのみならずビットの持続時間の調整を必要
とするので、各端末は回線からの入力信号を装置内部に
取り込んで波形整形して回線に中継・出力することが必
要となる。また、この回線形態においてブロック同期を
とる方式として、直列に並べた１符号を構成するビット
列（文字等）の前後にスタート及びストップビットを付
加する調歩同期方式、又は電文ブロックの前に数ビット
のプリアンブルを付加する同期方式が行われている。
上記のように従来方法によると、同期方式では端末を
１段中継するごとにプリアンブル数ビット分の遅延を生
じるので、同報コマンドにより各端末から地震データの
ロギングを指令するシステム等に要求される同時性又は
時系列性を損ない、また調歩同期方式では多段の中継に
よる波形整形の過程でストップビットの歪が蓄積して消
失を来すという問題点があった。
１段中継するごとにプリアンブル数ビット分の遅延を生
じるので、同報コマンドにより各端末から地震データの
ロギングを指令するシステム等に要求される同時性又は
時系列性を損ない、また調歩同期方式では多段の中継に
よる波形整形の過程でストップビットの歪が蓄積して消
失を来すという問題点があった。
本発明は、中継回線において中継による信号伝播遅延
を最小限にして同報通信の同時性の向上など高品質な信
号伝送を行うことができる信号伝送方式を提供すること
を目的とする。
を最小限にして同報通信の同時性の向上など高品質な信
号伝送を行うことができる信号伝送方式を提供すること
を目的とする。
第１図は本発明の原理ブロック図を示す。
図において、 １は送信装置、 ２は送信装置１からの１つの回線に接続された複数の
中継装置、11は送信装置１に設けられ、送信すべきデー
タをｎビット毎に分割し、分割したデータの先頭にスタ
ートビット、後部に再同期用の制御コードとｍビット連
続“0"を付加してデータ信号として送出する伝送手段、 21は中継装置２設けられ、入力したデータ信号中のス
タートビットの変化点を検出して検出信号を送出する検
出手段、22は入力した検出信号をラッチし、ラッチ出力
を用いて該変化点に同期した内部クロックを発生する発
生手段、23は該入力したデータ信号を該内部クロックを
用いて再生し、出力データ信号として他の中継装置に送
出する中継手段、24は該出力データ信号中の制御コード
を検出した時、クリアパルスを該発生手段に送出する処
理部（24）である。
中継装置、11は送信装置１に設けられ、送信すべきデー
タをｎビット毎に分割し、分割したデータの先頭にスタ
ートビット、後部に再同期用の制御コードとｍビット連
続“0"を付加してデータ信号として送出する伝送手段、 21は中継装置２設けられ、入力したデータ信号中のス
タートビットの変化点を検出して検出信号を送出する検
出手段、22は入力した検出信号をラッチし、ラッチ出力
を用いて該変化点に同期した内部クロックを発生する発
生手段、23は該入力したデータ信号を該内部クロックを
用いて再生し、出力データ信号として他の中継装置に送
出する中継手段、24は該出力データ信号中の制御コード
を検出した時、クリアパルスを該発生手段に送出する処
理部（24）である。
そして、該発生手段は、クリアパルスが入力した時、
ラッチ出力をクリアして内部クロックを非同期状態にす
るが、該検出手段からの検出信号が入力した時、該内部
クロックを発生し、該中継手段は再生した該出力データ
信号を送出することを繰り返す様に構成されている。
ラッチ出力をクリアして内部クロックを非同期状態にす
るが、該検出手段からの検出信号が入力した時、該内部
クロックを発生し、該中継手段は再生した該出力データ
信号を送出することを繰り返す様に構成されている。
［作用］ 本発明によれば、送信装置１の伝送手段11は送信すべ
きデータをｎビット毎に分割し、分割したデータの先頭
にスタートビット、後部に再同期用の制御コードとｍビ
ット連続“0"を付加してデータ信号として送出する。
きデータをｎビット毎に分割し、分割したデータの先頭
にスタートビット、後部に再同期用の制御コードとｍビ
ット連続“0"を付加してデータ信号として送出する。
中継装置２の検出手段21は、入力したデータ信号中の
スタートビットの変化点を検出して検出信号を送出し、
発生手段22は入力した検出信号をラッチし、ラッチ出力
を用いて該変化点に同期した内部クロックを発生して中
継手段23に送出する。
スタートビットの変化点を検出して検出信号を送出し、
発生手段22は入力した検出信号をラッチし、ラッチ出力
を用いて該変化点に同期した内部クロックを発生して中
継手段23に送出する。
そこで、中継手段は該入力したデータ信号を該内部ク
ロックを用いて再生し、出力データ信号として他の中継
装置に送出するので、受信装置２は、中継手段23がスタ
ートビットに基づいて内部クロックを発生するまでの遅
延時間（第４図（ａ）−参照）をもってデータ信号を
中継伝送することができる。
ロックを用いて再生し、出力データ信号として他の中継
装置に送出するので、受信装置２は、中継手段23がスタ
ートビットに基づいて内部クロックを発生するまでの遅
延時間（第４図（ａ）−参照）をもってデータ信号を
中継伝送することができる。
以下、本発明の実施例を第２図〜第４図を参照して説
明する。全図を通じて同一符号は同一対象物を示す。第
２図で第１図に対応するものは一点鎖線で囲んである。
明する。全図を通じて同一符号は同一対象物を示す。第
２図で第１図に対応するものは一点鎖線で囲んである。
第２図のブロック図を元に、第３図のデータ構成例図
及び第４図のタイミング図を参照して説明する。
及び第４図のタイミング図を参照して説明する。
マスタ装置1bの伝送部11bは送信するデータの512バ
イトごとに先頭にブロック同期用のスタートビット、及
び後部に再同期用の制御コード及び無通信状態を示す30
ビットのゼロを付加してビット直列信号を送出する。
（第３図参照） スレーブ端末2aにおいて、クロックパルスは図示省
略する発振器からF/F21a及び21b、ラッチ22a及びＮ進カ
ウンタ22b等に供給されるパルスであって、データ転送
速度（bps）のＮ倍（例えば、図では５倍）の周波数を
有する。
イトごとに先頭にブロック同期用のスタートビット、及
び後部に再同期用の制御コード及び無通信状態を示す30
ビットのゼロを付加してビット直列信号を送出する。
（第３図参照） スレーブ端末2aにおいて、クロックパルスは図示省
略する発振器からF/F21a及び21b、ラッチ22a及びＮ進カ
ウンタ22b等に供給されるパルスであって、データ転送
速度（bps）のＮ倍（例えば、図では５倍）の周波数を
有する。
マスタ装置1bからの入力データ信号はスレーブ端末
2aに入力され、図示省略するラインレシーバを経てフリ
ップフロップ（以下、F/Fという）21aに入力され、F/F2
1bにシフトされる。
2aに入力され、図示省略するラインレシーバを経てフリ
ップフロップ（以下、F/Fという）21aに入力され、F/F2
1bにシフトされる。
論理積回路AND21cは、F/F21aの真論理及びF/F21bの
偽論理を入力することにより、入力データ信号の立上が
りパルスを出力する。
偽論理を入力することにより、入力データ信号の立上が
りパルスを出力する。
ラッチ22aは前記立上がりパルスによってセットさ
れ、後述する処理部24によってクリアされるまでオン状
態を保持し、Ｎ進カウンタ22bに対して計数を行わせる
イネーブル信号を出力する。
れ、後述する処理部24によってクリアされるまでオン状
態を保持し、Ｎ進カウンタ22bに対して計数を行わせる
イネーブル信号を出力する。
Ｎ進カウンタ22bは、イネーブル信号がオンの間ク
ロックパルスをカウントしてクロックパルスのＮ倍の周
期を有し、F/F21aがオンになった時点から〔N/2〕＋１
番目（〔〕はガウス記号、従って、図では３番目）のク
ロックパルス位置で立上がる所定の信号波形を有する内
部クロックを発生する。（以下、内部クロックを位相ロ
ックするという。） F/F23aは、内部クロックを用いて入力したデータ信
号を再生し、図示省略するラインドライバを経由して出
力データ信号として回線に送出することにより、スレー
ブ端末2aは回線の信号を中継する。処理部24はF/F23a
が送出する出力データ信号を取り込んで制御コードが入
力されるのを監視する。
ロックパルスをカウントしてクロックパルスのＮ倍の周
期を有し、F/F21aがオンになった時点から〔N/2〕＋１
番目（〔〕はガウス記号、従って、図では３番目）のク
ロックパルス位置で立上がる所定の信号波形を有する内
部クロックを発生する。（以下、内部クロックを位相ロ
ックするという。） F/F23aは、内部クロックを用いて入力したデータ信
号を再生し、図示省略するラインドライバを経由して出
力データ信号として回線に送出することにより、スレー
ブ端末2aは回線の信号を中継する。処理部24はF/F23a
が送出する出力データ信号を取り込んで制御コードが入
力されるのを監視する。
制御コードを受信した後、クリア信号を出力してラ
ッチ22aをクリアする。
ッチ22aをクリアする。
ゼロデータ受信中に（又は無通信状態で）、次のビ
ット列の先頭のスタートビットを受信することにより内
部クロックの位相を再ロックする。
ット列の先頭のスタートビットを受信することにより内
部クロックの位相を再ロックする。
従って、スタートビット検出に基いて位相ロックした
内部クロックによりビット同期をとるので１回の中継当
たりの信号遅延を1/2ビット時間以下に抑えると共に、
入力データ信号を正確に１ビット時間長の周期を有する
内部クロックによりサンプリングして再送信するので信
号レベル及びビット持続時間を整形した信号を伝送する
ように構成されている。
内部クロックによりビット同期をとるので１回の中継当
たりの信号遅延を1/2ビット時間以下に抑えると共に、
入力データ信号を正確に１ビット時間長の周期を有する
内部クロックによりサンプリングして再送信するので信
号レベル及びビット持続時間を整形した信号を伝送する
ように構成されている。
なお、本発明は光信号の伝送にも適用することがで
き、同様な作用及び効果を奏する。
き、同様な作用及び効果を奏する。
以上説明したように本発明によれば、中継回線におい
て、中継による信号伝播遅延を最小限にして同報通信の
同時性等を向上することができると共に、データ信号を
整形して高品質な信号伝送を行うことができるという効
果がある。
て、中継による信号伝播遅延を最小限にして同報通信の
同時性等を向上することができると共に、データ信号を
整形して高品質な信号伝送を行うことができるという効
果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例を示すブロック図、 第３図はデータ構成例図、 第４図は本発明の実施例のタイミング図、 第５図は中継接続のシステム構成図である。図におい
て、１は送信装置、1bはマスタ装置、２は中継装置、2a
はスレーブ装置、11は伝送手段、11bは伝送部、21は検
出手段、21a,21b,23aはF/F、21cはAND、22は発生手段、
22aはラッチ、22bはＮ進カウンタ、23は中継手段、24は
処理部を示す。
て、１は送信装置、1bはマスタ装置、２は中継装置、2a
はスレーブ装置、11は伝送手段、11bは伝送部、21は検
出手段、21a,21b,23aはF/F、21cはAND、22は発生手段、
22aはラッチ、22bはＮ進カウンタ、23は中継手段、24は
処理部を示す。
Claims (1)
- 【請求項１】送信装置（１）からのデータ信号を多段の
中継装置を用いて中継するシステムにおいて、 該送信装置に、送信すべきデータをｎ（ｎは正の整数）
ビット毎に分割し、分割したデータの先頭にスタートビ
ット、後部に再同期用の制御コードとｍビット（ｍは正
の整数）連続“0"を付加してデータ信号として送出する
伝送手段（11）を設け、 該中継装置に、入力したデータ信号中のスタートビット
の変化点を検出して検出信号を送出する検出手段（21）
と、入力した検出信号をラッチし、ラッチ出力を用いて
該変化点に同期した内部クロックを発生する発生手段
（22）と、該入力したデータ信号を該内部クロックを用
いて再生し、出力データ信号として他の中継装置に送出
する中継手段（23）と、該出力データ信号中の制御コー
ドを検出した時、クリアパルスを該発生手段に送出する
処理部（24）を設け、 該発生手段は、クリアパルスが入力した時、ラッチ出力
をクリアして内部クロックを非同期状態にするが、該検
出手段からの検出信号が入力した時、該内部クロックを
発生し、該中継手段は再生した該出力データ信号を送出
することを繰り返す様に構成にしたことを特徴とする信
号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279932A JPH0821931B2 (ja) | 1988-11-04 | 1988-11-04 | 信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279932A JPH0821931B2 (ja) | 1988-11-04 | 1988-11-04 | 信号伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126741A JPH02126741A (ja) | 1990-05-15 |
| JPH0821931B2 true JPH0821931B2 (ja) | 1996-03-04 |
Family
ID=17617924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279932A Expired - Fee Related JPH0821931B2 (ja) | 1988-11-04 | 1988-11-04 | 信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821931B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118456A (en) * | 1981-01-14 | 1982-07-23 | Toshiba Corp | Data collecting system |
-
1988
- 1988-11-04 JP JP63279932A patent/JPH0821931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02126741A (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| JPH07264250A (ja) | シリアルデータ伝送装置 | |
| US5282223A (en) | Digital transmission control equipment | |
| JPH0478061B2 (ja) | ||
| JPH10322404A (ja) | シリアルデータ通信方法および装置 | |
| US5379325A (en) | Clock generating apparatus, data transmitting/receiving apparatus and data transmitting/receiving method | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| US4852128A (en) | Optical communications transmitter and receiver | |
| US4763338A (en) | Synchronous signal decoder | |
| US5394442A (en) | Optical communications transmitter and receiver | |
| US4196416A (en) | Synchronization apparatus with variable window width and spacing at the receiver | |
| JPH0821931B2 (ja) | 信号伝送方式 | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US5025459A (en) | Optical communications transmitter and receiver | |
| JPH0653955A (ja) | パラレルビット同期方式 | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| JP2025508484A (ja) | デイジーチェーンアーキテクチャにおけるパルス幅変調を用いた１線式シリアル通信 | |
| JP2682155B2 (ja) | Ｃｒｖ検出回路 | |
| JPH04220830A (ja) | シリアル・データ通信装置 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| SU1348885A1 (ru) | Устройство дл передачи и приема информации | |
| JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
| JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| JPH02264533A (ja) | データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |