JPH08220562A - 表示装置用アレイ基板およびその製造方法 - Google Patents
表示装置用アレイ基板およびその製造方法Info
- Publication number
- JPH08220562A JPH08220562A JP18365195A JP18365195A JPH08220562A JP H08220562 A JPH08220562 A JP H08220562A JP 18365195 A JP18365195 A JP 18365195A JP 18365195 A JP18365195 A JP 18365195A JP H08220562 A JPH08220562 A JP H08220562A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- display device
- array substrate
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 この発明は、電極配線の低抵抗化と共に、段
差に起因する絶縁不良が軽減される表示装置用アレイ基
板を提供することを目的としている。 【構成】 この発明は、絶縁基板(100) 上に配置される
第１配線(111) と、第１配線(111) と交差する第２配線
(103) と、第１配線(111) と第２配線(103) との間に配
置される絶縁膜とを備えた表示装置用アレイ基板(101)
であって、第１配線(111) は、アルミニウムを主成分と
する電極配線層(111a)と、クロム、ハフニウム、モリブ
デン、ニッケル、パラジウム、タンタル、チタン、バナ
ジウム、イットリウム、ジルコニウムから選ばれた少な
くとも一種の金属で電極配線層(111a)の表層部が変成さ
れて成る表面被覆層(111b)とを備えて構成される。
差に起因する絶縁不良が軽減される表示装置用アレイ基
板を提供することを目的としている。 【構成】 この発明は、絶縁基板(100) 上に配置される
第１配線(111) と、第１配線(111) と交差する第２配線
(103) と、第１配線(111) と第２配線(103) との間に配
置される絶縁膜とを備えた表示装置用アレイ基板(101)
であって、第１配線(111) は、アルミニウムを主成分と
する電極配線層(111a)と、クロム、ハフニウム、モリブ
デン、ニッケル、パラジウム、タンタル、チタン、バナ
ジウム、イットリウム、ジルコニウムから選ばれた少な
くとも一種の金属で電極配線層(111a)の表層部が変成さ
れて成る表面被覆層(111b)とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は表示装置用アレイ基板に
係り、特に大表示画面を備えた液晶表示装置等に有用な
表示装置用アレイ基板およびその製造方法に関する。
係り、特に大表示画面を備えた液晶表示装置等に有用な
表示装置用アレイ基板およびその製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置やＥＬ（エレクトロ
・ルミネッセンス）表示装置に代表される表示装置は、
薄型、軽量、低消費電力の特徴を生かして、パーソナル
コンピュータやワードプロセッサ等の表示装置として、
ＴＶ表示装置として、更に投射型の表示装置として各種
分野で利用されている。
・ルミネッセンス）表示装置に代表される表示装置は、
薄型、軽量、低消費電力の特徴を生かして、パーソナル
コンピュータやワードプロセッサ等の表示装置として、
ＴＶ表示装置として、更に投射型の表示装置として各種
分野で利用されている。
【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリックス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
的に接続されて成るアクティブマトリックス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
【０００４】以下に、光透過型のアクティブマトリック
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。アクティブマトリックス型液晶表示装置は、
アレイ基板と対向基板との間に配向膜を介して液晶組成
物が保持されて構成されている。アレイ基板は、ガラス
基板上に複数本の信号線と複数本の走査線とがマトリク
ス状に配置され、各交点近傍にスイッチ素子として配置
される薄膜トランジスタ（以下、ＴＦＴと略称する。）
を介してＩＴＯ（Indium Tin Oxide）から成る画素電極
が設けられている。更に、このガラス基板上には、走査
線と略平行する補助容量線が配され、補助容量線と画素
電極との間で補助容量（Ｃｓ）が形成されるよう補助容
量線と画素電極との間には絶縁膜が介在されている。
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。アクティブマトリックス型液晶表示装置は、
アレイ基板と対向基板との間に配向膜を介して液晶組成
物が保持されて構成されている。アレイ基板は、ガラス
基板上に複数本の信号線と複数本の走査線とがマトリク
ス状に配置され、各交点近傍にスイッチ素子として配置
される薄膜トランジスタ（以下、ＴＦＴと略称する。）
を介してＩＴＯ（Indium Tin Oxide）から成る画素電極
が設けられている。更に、このガラス基板上には、走査
線と略平行する補助容量線が配され、補助容量線と画素
電極との間で補助容量（Ｃｓ）が形成されるよう補助容
量線と画素電極との間には絶縁膜が介在されている。
【０００５】対向基板は、ガラス基板上にＴＦＴ並びに
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
【０００６】そして、例えば、アレイ基板の各信号線お
よび各走査線は、それぞれポリイミド等のフレキシブル
基板上に金属配線が形成されて成るＦＰＣ（Flexible P
rinted Circuit）あるいはフレキシブル配線基板上に駆
動素子が配置されて成るＴＡＢ（Tape Automated Bondi
ng）等を介して駆動回路基板に電気的に接続されてい
る。
よび各走査線は、それぞれポリイミド等のフレキシブル
基板上に金属配線が形成されて成るＦＰＣ（Flexible P
rinted Circuit）あるいはフレキシブル配線基板上に駆
動素子が配置されて成るＴＡＢ（Tape Automated Bondi
ng）等を介して駆動回路基板に電気的に接続されてい
る。
【０００７】また、対向基板の対向電極は、銀粒子等の
導電粒子が樹脂中に分散されて成るトランスフアァを介
してアレイ基板側に導通され、更に上記したＦＰＣやＴ
ＡＢ等を介して駆動回路基板に電気的に接続されてい
る。
導電粒子が樹脂中に分散されて成るトランスフアァを介
してアレイ基板側に導通され、更に上記したＦＰＣやＴ
ＡＢ等を介して駆動回路基板に電気的に接続されてい
る。
【０００８】
【発明が解決しようとする課題】ところで、上記した液
晶表示装置等にあっては、高精細かつ大表示画面の要求
が高まっている。大表示画面を実現するべく装置の大型
化を図ると、走査線に印加される走査パルス、あるいは
信号線に印加される映像信号電圧は、給電側から遠ざか
るにしたがい波形の歪が増大し、このため表示画面内に
表示むらが生じる。
晶表示装置等にあっては、高精細かつ大表示画面の要求
が高まっている。大表示画面を実現するべく装置の大型
化を図ると、走査線に印加される走査パルス、あるいは
信号線に印加される映像信号電圧は、給電側から遠ざか
るにしたがい波形の歪が増大し、このため表示画面内に
表示むらが生じる。
【０００９】アレイ基板上に駆動素子を直接搭載する場
合は、アレイ基板上に配線され、駆動素子へ駆動信号を
供給する電極配線の配線抵抗によって表示画面内に表示
むらが生じる。
合は、アレイ基板上に配線され、駆動素子へ駆動信号を
供給する電極配線の配線抵抗によって表示画面内に表示
むらが生じる。
【００１０】また、更にアレイ基板上に駆動回路部を一
体的に作り込む場合でも、駆動回路部に引き回される電
極配線の配線抵抗によって、駆動回路部の動作周波数に
制約を受けたり、あるいは表示画面内に表示むらが生じ
ることがある。
体的に作り込む場合でも、駆動回路部に引き回される電
極配線の配線抵抗によって、駆動回路部の動作周波数に
制約を受けたり、あるいは表示画面内に表示むらが生じ
ることがある。
【００１１】このような技術課題を解決するため、走査
線を低抵抗材料、例えばアルミニウム膜等で構成するこ
とが提案されているが、アルミニウム膜は腐食され易
く、また製造途中で表面に凹凸が生じ易く、アルミニウ
ム膜単層では使用し難い。そこで、特開平６−１２０５
０３号公報等に開示されるように、アルミニウム膜と、
アルミニウム膜を被覆するクロム膜、タンタル膜、チタ
ン膜等の金属膜との積層構造が知られている。
線を低抵抗材料、例えばアルミニウム膜等で構成するこ
とが提案されているが、アルミニウム膜は腐食され易
く、また製造途中で表面に凹凸が生じ易く、アルミニウ
ム膜単層では使用し難い。そこで、特開平６−１２０５
０３号公報等に開示されるように、アルミニウム膜と、
アルミニウム膜を被覆するクロム膜、タンタル膜、チタ
ン膜等の金属膜との積層構造が知られている。
【００１２】しかしながら、このような構造にあって
は、アルミニウム膜を成膜しパターニングした後、更に
他の金属膜を成膜しパターニングする必要がある。従っ
て、アルミニウム膜を他の金属膜で完全に被覆するため
には、パターニング精度の問題から、アルミニウム膜の
配線幅に比べて他の金属膜の配線幅を比較的大きく設定
することが必要となり、アルミニウム膜の配線幅よりも
全体の配線幅を少なくとも６〜７ミクロン広い配線幅に
設定せざるを得ない。
は、アルミニウム膜を成膜しパターニングした後、更に
他の金属膜を成膜しパターニングする必要がある。従っ
て、アルミニウム膜を他の金属膜で完全に被覆するため
には、パターニング精度の問題から、アルミニウム膜の
配線幅に比べて他の金属膜の配線幅を比較的大きく設定
することが必要となり、アルミニウム膜の配線幅よりも
全体の配線幅を少なくとも６〜７ミクロン広い配線幅に
設定せざるを得ない。
【００１３】このように、配線材料としてアルミニウム
膜を用いているにもかかわらず、低抵抗化を達成するた
めには、配線幅を比較的大きく設定せざるを得ない。ま
た、配線主表面にはアルミニウム膜の配線に沿った段差
が形成され、この段差部でゲート絶縁膜や層間絶縁膜に
絶縁不良が生じることがあった。
膜を用いているにもかかわらず、低抵抗化を達成するた
めには、配線幅を比較的大きく設定せざるを得ない。ま
た、配線主表面にはアルミニウム膜の配線に沿った段差
が形成され、この段差部でゲート絶縁膜や層間絶縁膜に
絶縁不良が生じることがあった。
【００１４】本発明は上記事情に鑑みてなされたもの
で、配線の低抵抗化と製造歩留まりの向上が達成される
表示装置用アレイ基板およびその製造方法を提供するこ
とを目的としている。
で、配線の低抵抗化と製造歩留まりの向上が達成される
表示装置用アレイ基板およびその製造方法を提供するこ
とを目的としている。
【００１５】
【課題を解決するための手段】請求項１に記載される発
明は、絶縁基板上に配置される第１配線と、前記第１配
線と交差する第２配線と、前記第１配線と前記第２配線
との間に配置される絶縁膜とを備えた表示装置用アレイ
基板において、前記第１配線は、アルミニウムを主成分
とする電極配線層と、クロム、ハフニウム、モリブデ
ン、ニッケル、パラジウム、タンタル、チタン、バナジ
ウム、イットリウム、ジルコニウムから選ばれた少なく
とも一種の金属で前記電極配線層の表層部が変成されて
成る表面被覆層とを備えたことを特徴している。
明は、絶縁基板上に配置される第１配線と、前記第１配
線と交差する第２配線と、前記第１配線と前記第２配線
との間に配置される絶縁膜とを備えた表示装置用アレイ
基板において、前記第１配線は、アルミニウムを主成分
とする電極配線層と、クロム、ハフニウム、モリブデ
ン、ニッケル、パラジウム、タンタル、チタン、バナジ
ウム、イットリウム、ジルコニウムから選ばれた少なく
とも一種の金属で前記電極配線層の表層部が変成されて
成る表面被覆層とを備えたことを特徴している。
【００１６】請求項２記載の発明は、請求項１記載の表
面被覆層が、ハフニウム、タンタル、チタン、バナジウ
ム、イットリウムから選ばれた少なくとも一種の金属と
前記電極配線層を構成する前記アルミニウムとの金属間
化合物から成ることを特徴とした表示装置用アレイ基板
にある。
面被覆層が、ハフニウム、タンタル、チタン、バナジウ
ム、イットリウムから選ばれた少なくとも一種の金属と
前記電極配線層を構成する前記アルミニウムとの金属間
化合物から成ることを特徴とした表示装置用アレイ基板
にある。
【００１７】請求項３記載の発明は、請求項２記載の表
面被覆層が、前記電極配線層を構成する前記アルミニウ
ムとチタンとの金属間化合物を含み、前記チタンが２５
原子％以下であることを特徴とした表示装置用アレイ基
板にある。
面被覆層が、前記電極配線層を構成する前記アルミニウ
ムとチタンとの金属間化合物を含み、前記チタンが２５
原子％以下であることを特徴とした表示装置用アレイ基
板にある。
【００１８】請求項４記載の発明は、請求項１記載の表
面被覆層の膜厚は、５〜１００ｎｍであることを特徴と
した表示装置用アレイ基板にある。請求項５記載の発明
は、請求項１記載の絶縁基板は、前記金属を含む表層領
域を備えたことを特徴とした表示装置用アレイ基板にあ
る。
面被覆層の膜厚は、５〜１００ｎｍであることを特徴と
した表示装置用アレイ基板にある。請求項５記載の発明
は、請求項１記載の絶縁基板は、前記金属を含む表層領
域を備えたことを特徴とした表示装置用アレイ基板にあ
る。
【００１９】請求項６記載の発明は、信号線および走査
線と、画素電極と、前記走査線に電気的に接続されるゲ
ート電極上に絶縁膜を介して配置される半導体膜，前記
半導体膜と前記信号線とを電気的に接続するドレイン電
極および前記半導体膜と前記画素電極とを電気的に接続
するソース電極とを備えた半導体素子とが、それぞれ絶
縁基板上に複数配置されて成る表示装置用アレイ基板に
おいて、前記走査線は、アルミニウムを主成分とする電
極配線層と、クロム、ハフニウム、モリブデン、ニッケ
ル、パラジウム、タンタル、チタン、バナジウム、イッ
トリウム、ジルコニウムから選ばれた少なくとも一種の
金属で前記電極配線層の表層部が変成されて成る表面被
覆層とを備えたことを特徴とする表示装置用アレイ基板
にある。
線と、画素電極と、前記走査線に電気的に接続されるゲ
ート電極上に絶縁膜を介して配置される半導体膜，前記
半導体膜と前記信号線とを電気的に接続するドレイン電
極および前記半導体膜と前記画素電極とを電気的に接続
するソース電極とを備えた半導体素子とが、それぞれ絶
縁基板上に複数配置されて成る表示装置用アレイ基板に
おいて、前記走査線は、アルミニウムを主成分とする電
極配線層と、クロム、ハフニウム、モリブデン、ニッケ
ル、パラジウム、タンタル、チタン、バナジウム、イッ
トリウム、ジルコニウムから選ばれた少なくとも一種の
金属で前記電極配線層の表層部が変成されて成る表面被
覆層とを備えたことを特徴とする表示装置用アレイ基板
にある。
【００２０】請求項７記載の発明は、請求項６記載の絶
縁基板は、前記金属を含む表層領域を備えたことを特徴
とした表示装置用アレイ基板にある。請求項８記載の発
明は、信号線および走査線と、画素電極と、前記信号線
および前記画素電極とに電気的に接続される半導体膜，
前記半導体膜上に絶縁膜を介して配置される前記走査線
と電気的に接続されるゲート電極とを備えた半導体素子
とが、それぞれ絶縁基板上に複数配置されて成る表示装
置用アレイ基板において、前記信号線は、アルミニウム
を主成分とする電極配線層と、クロム、ハフニウム、モ
リブデン、ニッケル、パラジウム、タンタル、チタン、
バナジウム、イットリウム、ジルコニウムから選ばれた
少なくとも一種の金属で前記電極配線層の表層部が変成
されて成る表面被覆層とを備えたことを特徴とする表示
装置用アレイ基板にある。
縁基板は、前記金属を含む表層領域を備えたことを特徴
とした表示装置用アレイ基板にある。請求項８記載の発
明は、信号線および走査線と、画素電極と、前記信号線
および前記画素電極とに電気的に接続される半導体膜，
前記半導体膜上に絶縁膜を介して配置される前記走査線
と電気的に接続されるゲート電極とを備えた半導体素子
とが、それぞれ絶縁基板上に複数配置されて成る表示装
置用アレイ基板において、前記信号線は、アルミニウム
を主成分とする電極配線層と、クロム、ハフニウム、モ
リブデン、ニッケル、パラジウム、タンタル、チタン、
バナジウム、イットリウム、ジルコニウムから選ばれた
少なくとも一種の金属で前記電極配線層の表層部が変成
されて成る表面被覆層とを備えたことを特徴とする表示
装置用アレイ基板にある。
【００２１】請求項９記載の発明は、請求項８記載の絶
縁基板は、前記金属を含む表層領域を備えたことを特徴
とした表示装置用アレイ基板にある。請求項１０記載の
発明は、絶縁基板上に配置される第１配線と、前記第１
配線と交差する第２配線と、前記第１配線と前記第２配
線との間に配置される絶縁膜とを備えた表示装置用アレ
イ基板の製造方法において、絶縁基板上にアルミニウム
を主成分とする電極配線膜を配する工程と、前記電極配
線膜上にクロム、ハフニウム、モリブデン、ニッケル、
パラジウム、タンタル、チタン、バナジウム、イットリ
ウム、ジルコニウムから選ばれた少なくとも一種の金属
を主成分とする金属薄膜を堆積する工程と、前記電極配
線膜の表層部を前記金属で変成して表面被覆層を形成す
る工程と、前記金属薄膜を選択的に除去する工程とから
成ることを特徴とした表示装置用アレイ基板の製造方法
にある。
縁基板は、前記金属を含む表層領域を備えたことを特徴
とした表示装置用アレイ基板にある。請求項１０記載の
発明は、絶縁基板上に配置される第１配線と、前記第１
配線と交差する第２配線と、前記第１配線と前記第２配
線との間に配置される絶縁膜とを備えた表示装置用アレ
イ基板の製造方法において、絶縁基板上にアルミニウム
を主成分とする電極配線膜を配する工程と、前記電極配
線膜上にクロム、ハフニウム、モリブデン、ニッケル、
パラジウム、タンタル、チタン、バナジウム、イットリ
ウム、ジルコニウムから選ばれた少なくとも一種の金属
を主成分とする金属薄膜を堆積する工程と、前記電極配
線膜の表層部を前記金属で変成して表面被覆層を形成す
る工程と、前記金属薄膜を選択的に除去する工程とから
成ることを特徴とした表示装置用アレイ基板の製造方法
にある。
【００２２】請求項１１記載の発明は、請求項１０記載
の金属がハフニウム、タンタル、チタン、バナジウム、
イットリウムから選ばれた少なくとも一種であり、前記
表面被覆層が前記金属と前記アルミニウムとの金属間化
合物から成ることを特徴とした表示装置用アレイ基板の
製造方法にある。請求項１２記載の発明は、請求項１０
記載の表面被覆層を形成する工程が少なくとも窒素また
は水素雰囲気中であることを特徴としている。
の金属がハフニウム、タンタル、チタン、バナジウム、
イットリウムから選ばれた少なくとも一種であり、前記
表面被覆層が前記金属と前記アルミニウムとの金属間化
合物から成ることを特徴とした表示装置用アレイ基板の
製造方法にある。請求項１２記載の発明は、請求項１０
記載の表面被覆層を形成する工程が少なくとも窒素また
は水素雰囲気中であることを特徴としている。
【００２３】
【作用】この発明の表示装置用アレイ基板およびその製
造方法によれば、第１配線がアルミニウム（Ａｌ）を主
成分とする電極配線層を備えて構成されるので、第１配
線の低抵抗化が達成され、これにより走査パルス、映像
信号電圧あるいは各種駆動電圧の波形なまりや電圧降下
が軽減され、よって良好な表示画像を確保することがで
きる。
造方法によれば、第１配線がアルミニウム（Ａｌ）を主
成分とする電極配線層を備えて構成されるので、第１配
線の低抵抗化が達成され、これにより走査パルス、映像
信号電圧あるいは各種駆動電圧の波形なまりや電圧降下
が軽減され、よって良好な表示画像を確保することがで
きる。
【００２４】しかも、この発明によれば、第１配線が、
アルミニウム（Ａｌ）を主成分とする電極配線層と、ク
ロム（Ｃｒ）、ハフニウム（Ｈｆ）、モリブデン（Ｍ
ｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、イッ
トリウム（Ｙ）、ジルコニウム（Ｚｒ）から選ばれた少
なくとも一種の金属で電極配線層の表層部が変成されて
成る表面被覆層とを備えて構成されるので、効果的に電
極配線層に生じるヒロックや丸膨れ等を防止することが
できる。
アルミニウム（Ａｌ）を主成分とする電極配線層と、ク
ロム（Ｃｒ）、ハフニウム（Ｈｆ）、モリブデン（Ｍ
ｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、イッ
トリウム（Ｙ）、ジルコニウム（Ｚｒ）から選ばれた少
なくとも一種の金属で電極配線層の表層部が変成されて
成る表面被覆層とを備えて構成されるので、効果的に電
極配線層に生じるヒロックや丸膨れ等を防止することが
できる。
【００２５】また、この発明において特徴的なことは、
表面被覆層が、電極配線層の表層部が上記した少なくと
も一種の金属で変成されて成るところにあり、これによ
り第１配線の配線幅に対して電極配線層の配線幅を十分
に大きく設定でき、効果的に低抵抗化を達成することが
できる。しかも、第１配線には不所望な段差が形成され
ないので、絶縁膜にピンホールやクラック等が生じにく
く、よって製造歩留まりを向上することができる。
表面被覆層が、電極配線層の表層部が上記した少なくと
も一種の金属で変成されて成るところにあり、これによ
り第１配線の配線幅に対して電極配線層の配線幅を十分
に大きく設定でき、効果的に低抵抗化を達成することが
できる。しかも、第１配線には不所望な段差が形成され
ないので、絶縁膜にピンホールやクラック等が生じにく
く、よって製造歩留まりを向上することができる。
【００２６】この発明において、第１配線の電極配線層
には、アルミニウム（Ａｌ）、アルミニウム（Ａｌ）と
１原子％程度のシリコン（Ｓｉ）を含むＡｌ−Ｓｉ合
金、アルミニウム（Ａｌ）と１原子％程度の銅（Ｃｕ）
及び０．５原子％程度のシリコン（Ｓｉ）を含むＡｌ−
Ｃｕ−Ｓｉ合金、Ａｌ−Ｃｕ−Ｔｉ−Ｂ合金、あるいは
Ａｌ−Ｓｃ−Ｃｕ合金等が適宜使用される。
には、アルミニウム（Ａｌ）、アルミニウム（Ａｌ）と
１原子％程度のシリコン（Ｓｉ）を含むＡｌ−Ｓｉ合
金、アルミニウム（Ａｌ）と１原子％程度の銅（Ｃｕ）
及び０．５原子％程度のシリコン（Ｓｉ）を含むＡｌ−
Ｃｕ−Ｓｉ合金、Ａｌ−Ｃｕ−Ｔｉ−Ｂ合金、あるいは
Ａｌ−Ｓｃ−Ｃｕ合金等が適宜使用される。
【００２７】この発明の製造方法によれば、表面被覆層
と、この表面被覆層を形成するために堆積される金属薄
膜とのエッチングにおける選択比の相違を用い、電極配
線膜と未反応な金属薄膜を選択的に除去して表面被覆層
が構成されるので、表面被覆層の形成に際して露光／現
像／パターニングといった処理が不要にでき、製造に要
するマスク数が軽減でき、生産性が向上される。
と、この表面被覆層を形成するために堆積される金属薄
膜とのエッチングにおける選択比の相違を用い、電極配
線膜と未反応な金属薄膜を選択的に除去して表面被覆層
が構成されるので、表面被覆層の形成に際して露光／現
像／パターニングといった処理が不要にでき、製造に要
するマスク数が軽減でき、生産性が向上される。
【００２８】この発明において、電極配線層を上記した
金属で変成したのは、これらの金属がアルミニウム（Ａ
ｌ）あるいはアルミニウム合金等のアルミニウムを主成
分とする電極配線層と安定な金属間化合物を形成し易
く、その化合物がアルミニウム（Ａｌ）多結晶の粒界三
重点等に優先的に析出し易いことを利用するためであ
る。即ち、熱ストレスや電流ストレス等によって加速さ
れるアルミニウム（Ａｌ）原子の移動速度が、粒界を境
に極端に変化することによって成長が加速されるヒロッ
クの発生を、金属間化合物の粒界偏析によって抑制する
狙いである。簡単に言えば、これら金属間化合物の粒界
偏析がヒロックの成長を抑える。
金属で変成したのは、これらの金属がアルミニウム（Ａ
ｌ）あるいはアルミニウム合金等のアルミニウムを主成
分とする電極配線層と安定な金属間化合物を形成し易
く、その化合物がアルミニウム（Ａｌ）多結晶の粒界三
重点等に優先的に析出し易いことを利用するためであ
る。即ち、熱ストレスや電流ストレス等によって加速さ
れるアルミニウム（Ａｌ）原子の移動速度が、粒界を境
に極端に変化することによって成長が加速されるヒロッ
クの発生を、金属間化合物の粒界偏析によって抑制する
狙いである。簡単に言えば、これら金属間化合物の粒界
偏析がヒロックの成長を抑える。
【００２９】特に、ハフニウム（Ｈｆ）、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、イットリウ
ム（Ｙ）は、化合物形成の活性化エネルギーが小さく、
また、拡散速度が大きく、比較的低温で容易に安定な化
合物を形成することが可能である。また、これらは電極
配線層を構成するアルミニウム（Ａｌ）と原子比で１：
３の化合物を構成し易く、化合物中でのこれら金属の比
率が低いことから化合物自身の格子歪が小さく、電子の
移動の拡散原因の一つである歪散乱の影響が少ない。即
ち、アルミニウム（Ａｌ）の導電率を低下させる影響が
比較的小さく、この発明においては好ましい材料であ
る。
ａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、イットリウ
ム（Ｙ）は、化合物形成の活性化エネルギーが小さく、
また、拡散速度が大きく、比較的低温で容易に安定な化
合物を形成することが可能である。また、これらは電極
配線層を構成するアルミニウム（Ａｌ）と原子比で１：
３の化合物を構成し易く、化合物中でのこれら金属の比
率が低いことから化合物自身の格子歪が小さく、電子の
移動の拡散原因の一つである歪散乱の影響が少ない。即
ち、アルミニウム（Ａｌ）の導電率を低下させる影響が
比較的小さく、この発明においては好ましい材料であ
る。
【００３０】更に、チタン（Ｔｉ）やバナジウム（Ｖ）
は、均質な相が形成されるので、異相間におけるクラッ
ク等が生じにくく、エッチングに使用する薬液の侵入に
もとづく隙間腐食の防止にも効果的である。
は、均質な相が形成されるので、異相間におけるクラッ
ク等が生じにくく、エッチングに使用する薬液の侵入に
もとづく隙間腐食の防止にも効果的である。
【００３１】表面被覆層としては、電極配線層を被覆し
ていれば良いが、電極配線層の腐食やヒロック等が生じ
ることを十分に防止するのであれば、５ｎｍ以上の膜厚
に設定することが望ましい。また、表面被覆層の膜厚
は、１００ｎｍを越えても、その効果は飽和する傾向に
あるため、生産性等の観点からは１００ｎｍ以下で十分
である。このようなことから、電極配線膜上に配される
金属薄膜は、表面被覆層を形成し得るに必要かつ十分な
膜厚であれば良く、厚膜である必要はない。
ていれば良いが、電極配線層の腐食やヒロック等が生じ
ることを十分に防止するのであれば、５ｎｍ以上の膜厚
に設定することが望ましい。また、表面被覆層の膜厚
は、１００ｎｍを越えても、その効果は飽和する傾向に
あるため、生産性等の観点からは１００ｎｍ以下で十分
である。このようなことから、電極配線膜上に配される
金属薄膜は、表面被覆層を形成し得るに必要かつ十分な
膜厚であれば良く、厚膜である必要はない。
【００３２】
【実施例】以下、本発明の一実施例の表示装置用アレイ
基板について、アクティブマトリクス型液晶表示装置を
例にとり、図面を参照して説明する。このアクティブマ
トリクス型液晶表示装置(1) は、図１に概略斜視図を示
すように、ノーマリーホワイト・モードの光透過型の液
晶表示装置(1) であって、カラー表示が可能に構成され
た対角１４インチの表示領域(2) を備えている。
基板について、アクティブマトリクス型液晶表示装置を
例にとり、図面を参照して説明する。このアクティブマ
トリクス型液晶表示装置(1) は、図１に概略斜視図を示
すように、ノーマリーホワイト・モードの光透過型の液
晶表示装置(1) であって、カラー表示が可能に構成され
た対角１４インチの表示領域(2) を備えている。
【００３３】このアクティブマトリクス型液晶表示装置
(1) は、液晶パネル(3) と、液晶パネル(3) を駆動する
ための信号線駆動回路基板(5a)，走査線駆動回路基板(5
b)、各駆動回路基板(5a),(5b) と液晶パネル(3) とを電
気的に接続するためのＴＡＢ(7a),(7b) とを備えてい
る。この実施例では、信号線駆動回路基板(5a)及び走査
線駆動回路基板(5b)をそれぞれ設ける場合を示している
が、各回路素子を液晶パネル(3) の基板上に直接搭載し
て構成しても良い。
(1) は、液晶パネル(3) と、液晶パネル(3) を駆動する
ための信号線駆動回路基板(5a)，走査線駆動回路基板(5
b)、各駆動回路基板(5a),(5b) と液晶パネル(3) とを電
気的に接続するためのＴＡＢ(7a),(7b) とを備えてい
る。この実施例では、信号線駆動回路基板(5a)及び走査
線駆動回路基板(5b)をそれぞれ設ける場合を示している
が、各回路素子を液晶パネル(3) の基板上に直接搭載し
て構成しても良い。
【００３４】液晶パネル(3) は、図３に示すように、ア
レイ基板(101) と対向基板(301) とが、それぞれ配向膜
(181),(381) を介して、光変調層としてツイスト・ネマ
チック型の液晶組成物(401) を保持し、シール材によっ
て互いに貼り合わされて成る。また、各基板(101),(30
1) 外表面には、それぞれ偏光板(191),(391) が、その
偏光軸が直交するように配置されている。尚、液晶組成
物として、透明樹脂と液晶材料との混合系を用いた高分
子分散型液晶を用いるのであれば、特に配向膜や偏光板
を設ける必要はない。
レイ基板(101) と対向基板(301) とが、それぞれ配向膜
(181),(381) を介して、光変調層としてツイスト・ネマ
チック型の液晶組成物(401) を保持し、シール材によっ
て互いに貼り合わされて成る。また、各基板(101),(30
1) 外表面には、それぞれ偏光板(191),(391) が、その
偏光軸が直交するように配置されている。尚、液晶組成
物として、透明樹脂と液晶材料との混合系を用いた高分
子分散型液晶を用いるのであれば、特に配向膜や偏光板
を設ける必要はない。
【００３５】アレイ基板(101) は、図２に示すように、
ガラス基板(100) 上に、６４０×３本の信号線(103) と
４８０本の走査線(111) とが略直交するように配置され
ている。各信号線(103) と各走査線(111) との交点近傍
には、それぞれＴＦＴ(121)を介して画素電極(151) が
配置されている。
ガラス基板(100) 上に、６４０×３本の信号線(103) と
４８０本の走査線(111) とが略直交するように配置され
ている。各信号線(103) と各走査線(111) との交点近傍
には、それぞれＴＦＴ(121)を介して画素電極(151) が
配置されている。
【００３６】この実施例では、表示領域(2) に対して周
辺領域サイズを小型化するべく信号線(103) および走査
線(111) は、それぞれ配線の片側に引き出され、図１に
示すようにＴＡＢ(7a),(7b) を介してそれぞれの駆動回
路基板(5a),(5b) から駆動電圧が供給される。
辺領域サイズを小型化するべく信号線(103) および走査
線(111) は、それぞれ配線の片側に引き出され、図１に
示すようにＴＡＢ(7a),(7b) を介してそれぞれの駆動回
路基板(5a),(5b) から駆動電圧が供給される。
【００３７】このＴＦＴ(121) は、図２乃至３に示すよ
うに窒化シリコン（ＳｉＮx ）から成る保護膜(171) に
よって被覆された逆スタガー構造であって、走査線(11
1) 自体をゲート電極とし、この上に酸化シリコン（Ｓ
ｉＯ2 ）と窒化シリコン（ＳｉＮx ）とが積層されて成
る絶縁膜(114) が配置され、絶縁膜(114) 上にはａ−Ｓ
ｉ：Ｈが半導体膜(115) として配置されている。また、
この半導体膜(115) 上には、走査線(111) に自己整合さ
れて成るチャネル保護膜(117) として窒化シリコン（Ｓ
ｉＮx ）が配置されている。そして、半導体膜(115)
は、低抵抗半導体膜(119) として配置されるｎ+ 型ａ−
Ｓｉ：Ｈおよびソース電極(131) を介してそれぞれの画
素電極(151) に電気的に接続されている。また、半導体
膜(115) は、低抵抗半導体膜(119) として配置されるｎ
+ 型ａ−Ｓｉ：Ｈおよび信号線(103)から延在されたド
レイン電極(105) を介して信号線(103) に電気的に接続
されている。
うに窒化シリコン（ＳｉＮx ）から成る保護膜(171) に
よって被覆された逆スタガー構造であって、走査線(11
1) 自体をゲート電極とし、この上に酸化シリコン（Ｓ
ｉＯ2 ）と窒化シリコン（ＳｉＮx ）とが積層されて成
る絶縁膜(114) が配置され、絶縁膜(114) 上にはａ−Ｓ
ｉ：Ｈが半導体膜(115) として配置されている。また、
この半導体膜(115) 上には、走査線(111) に自己整合さ
れて成るチャネル保護膜(117) として窒化シリコン（Ｓ
ｉＮx ）が配置されている。そして、半導体膜(115)
は、低抵抗半導体膜(119) として配置されるｎ+ 型ａ−
Ｓｉ：Ｈおよびソース電極(131) を介してそれぞれの画
素電極(151) に電気的に接続されている。また、半導体
膜(115) は、低抵抗半導体膜(119) として配置されるｎ
+ 型ａ−Ｓｉ：Ｈおよび信号線(103)から延在されたド
レイン電極(105) を介して信号線(103) に電気的に接続
されている。
【００３８】また、走査線(111) に対し略平行に、しか
も画素電極(151) と重複する領域を有して配置される補
助容量線(161) を備え、画素電極(151) と補助容量線(1
61)とによって補助容量（Ｃｓ）が形成されている。
も画素電極(151) と重複する領域を有して配置される補
助容量線(161) を備え、画素電極(151) と補助容量線(1
61)とによって補助容量（Ｃｓ）が形成されている。
【００３９】対向基板(301) は、透明なガラス基板(30
0) 上に、アレイ基板(101) に形成されるＴＦＴ(121)
、信号線(103) と画素電極(151) との間隙および走査
線(111)と画素電極(151) との間隙のそれぞれを遮光す
るため、マトリクス状のクロム（Ｃｒ）から成る遮光層
(311) を備えている。そして、遮光層(311) 間にはカラ
ー表示を実現するための赤（Ｒ），緑（Ｇ），青（Ｂ）
の３原色で構成される色部(321) がそれぞれ設けられ、
有機保護膜(331) を介してＩＴＯから成る対向電極(34
1) が配置されて構成されている。
0) 上に、アレイ基板(101) に形成されるＴＦＴ(121)
、信号線(103) と画素電極(151) との間隙および走査
線(111)と画素電極(151) との間隙のそれぞれを遮光す
るため、マトリクス状のクロム（Ｃｒ）から成る遮光層
(311) を備えている。そして、遮光層(311) 間にはカラ
ー表示を実現するための赤（Ｒ），緑（Ｇ），青（Ｂ）
の３原色で構成される色部(321) がそれぞれ設けられ、
有機保護膜(331) を介してＩＴＯから成る対向電極(34
1) が配置されて構成されている。
【００４０】ところで、この実施例では、ゲート電極を
含む走査線(111) は、スパッタによって成膜される配線
幅８μｍで２８０ｎｍ厚のアルミニウム（Ａｌ）から成
る電極配線層(111a)と、電極配線層(111a)を被覆するチ
タン（Ｔｉ）とアルミニウム（Ａｌ）との金属間化合物
から成る２０ｎｍ厚の表面被覆層(111b)とを備えてい
る。また、補助容量線(161) も走査線(111) と同様にし
て構成される電極配線層(161a)及び表面被覆層(161b)と
を備えている。
含む走査線(111) は、スパッタによって成膜される配線
幅８μｍで２８０ｎｍ厚のアルミニウム（Ａｌ）から成
る電極配線層(111a)と、電極配線層(111a)を被覆するチ
タン（Ｔｉ）とアルミニウム（Ａｌ）との金属間化合物
から成る２０ｎｍ厚の表面被覆層(111b)とを備えてい
る。また、補助容量線(161) も走査線(111) と同様にし
て構成される電極配線層(161a)及び表面被覆層(161b)と
を備えている。
【００４１】上述した構成、即ちアルミニウム（Ａｌ）
から成る電極配線層(111a)は、電極配線層(111a)に対し
て自己整合的に形成されるチタン（Ｔｉ）とアルミニウ
ム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る表面被
覆層(111b)で被覆されて成るので、走査線(111) の配線
幅に対して電極配線層(111a)の配線幅を十分に大きく設
定することができ、よって走査線(111) の低抵抗化を達
成することができた。例えば、走査線を同一配線幅で、
しかもアルミニウム（Ａｌ）から成る電極配線層と、電
極配線層を十分に被覆するモリブデン・タンタル（Ｍｏ
−Ｔａ）合金とで構成した場合と対比すると、配線抵抗
を約１／４程度に軽減できた。これにより、走査パルス
の波形歪みが抑えられ、よってむらのない良好な表示画
像を確保することができた。
から成る電極配線層(111a)は、電極配線層(111a)に対し
て自己整合的に形成されるチタン（Ｔｉ）とアルミニウ
ム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る表面被
覆層(111b)で被覆されて成るので、走査線(111) の配線
幅に対して電極配線層(111a)の配線幅を十分に大きく設
定することができ、よって走査線(111) の低抵抗化を達
成することができた。例えば、走査線を同一配線幅で、
しかもアルミニウム（Ａｌ）から成る電極配線層と、電
極配線層を十分に被覆するモリブデン・タンタル（Ｍｏ
−Ｔａ）合金とで構成した場合と対比すると、配線抵抗
を約１／４程度に軽減できた。これにより、走査パルス
の波形歪みが抑えられ、よってむらのない良好な表示画
像を確保することができた。
【００４２】また、この実施例のアレイ基板(101) によ
れば、アルミニウム（Ａｌ）から成る電極配線層(111a)
は表面被覆層(111b)で被覆されているので、電極配線層
(111a)にヒロックや丸膨れ等が生じることが効果的に防
止される。しかも、表面被覆層(111b)は電極配線層(111
a)に対して自己整合的に形成されるので、ゲート電極を
含む走査線(111) に不所望な段差が形成されることもな
く、絶縁膜(113) の絶縁不良を防止でき、これによりＴ
ＦＴ(121) の絶縁不良や、信号線(103) と走査線(111)
との交差部における絶縁不良が防止され、よって製造歩
留まりが大幅に向上された。
れば、アルミニウム（Ａｌ）から成る電極配線層(111a)
は表面被覆層(111b)で被覆されているので、電極配線層
(111a)にヒロックや丸膨れ等が生じることが効果的に防
止される。しかも、表面被覆層(111b)は電極配線層(111
a)に対して自己整合的に形成されるので、ゲート電極を
含む走査線(111) に不所望な段差が形成されることもな
く、絶縁膜(113) の絶縁不良を防止でき、これによりＴ
ＦＴ(121) の絶縁不良や、信号線(103) と走査線(111)
との交差部における絶縁不良が防止され、よって製造歩
留まりが大幅に向上された。
【００４３】また、この実施例のアレイ基板(101) によ
れば、アルミニウム（Ａｌ）から成る電極配線層(111a)
が配置される領域を除くガラス基板(100) 主表面は、チ
タン（Ｔｉ）が熱拡散されて成る表層領域(102) を含
む。この表層領域(102) は、ガラス基板(100) の保護層
として機能し、耐薬品性を向上させ、更にはＣＦ4 等の
フッ素系ガスによるドライエッチングによってフッ素化
物残さが残り、ＴＦＴ素子特性を劣化させることを効果
的に防止する。
れば、アルミニウム（Ａｌ）から成る電極配線層(111a)
が配置される領域を除くガラス基板(100) 主表面は、チ
タン（Ｔｉ）が熱拡散されて成る表層領域(102) を含
む。この表層領域(102) は、ガラス基板(100) の保護層
として機能し、耐薬品性を向上させ、更にはＣＦ4 等の
フッ素系ガスによるドライエッチングによってフッ素化
物残さが残り、ＴＦＴ素子特性を劣化させることを効果
的に防止する。
【００４４】このようなアクティブマトリクス型液晶表
示装置(1) のアレイ基板(101) は、例えば次のようにし
て形成される。まず、図４（ａ）に示すように、アルミ
ニウム（Ａｌ）をガラス基板(100) 上にスパッタによっ
て成膜し、フォトリソグラフィにるレジストをマスクと
して（ＢＣｌ3 ＋Ｃｌ2 ）系ガスを用いたドライエッチ
ングでパターニングする。この時、フォトレジストをテ
ーパー状に形成することで、テーパー形状を有する３０
０ｎｍ厚のアルミニウム配線層(110a),(160a) を形成
し、再びスパッタによってチタン（Ｔｉ）を全面に被着
して１０ｎｍ厚のチタン層(110b)を形成する。
示装置(1) のアレイ基板(101) は、例えば次のようにし
て形成される。まず、図４（ａ）に示すように、アルミ
ニウム（Ａｌ）をガラス基板(100) 上にスパッタによっ
て成膜し、フォトリソグラフィにるレジストをマスクと
して（ＢＣｌ3 ＋Ｃｌ2 ）系ガスを用いたドライエッチ
ングでパターニングする。この時、フォトレジストをテ
ーパー状に形成することで、テーパー形状を有する３０
０ｎｍ厚のアルミニウム配線層(110a),(160a) を形成
し、再びスパッタによってチタン（Ｔｉ）を全面に被着
して１０ｎｍ厚のチタン層(110b)を形成する。
【００４５】次に、図４（ｂ）に示すように、水素を１
０％含有する窒素雰囲気中で４５０℃、３０分間、熱処
理をし、アルミニウム配線層(110a),(160a) の表層部分
とチタン層(110b)との反応によって、アルミニウム配線
層(110a),(160a) の表層部がチタン（Ｔｉ）で変成さ
れ、主としてチタン（Ｔｉ）とアルミニウム（Ａｌ）と
が原子比で１：３となる金属間化合物から成る表面被覆
層(111b),(161b) を形成する。尚、チタン層(110b)に接
するガラス基板(100) 中には、上述した熱処理工程によ
り、チタン層(110b)からチタン（Ｔｉ）が熱拡散し、チ
タン（Ｔｉ）を含む表層領域(102) が形成される。
０％含有する窒素雰囲気中で４５０℃、３０分間、熱処
理をし、アルミニウム配線層(110a),(160a) の表層部分
とチタン層(110b)との反応によって、アルミニウム配線
層(110a),(160a) の表層部がチタン（Ｔｉ）で変成さ
れ、主としてチタン（Ｔｉ）とアルミニウム（Ａｌ）と
が原子比で１：３となる金属間化合物から成る表面被覆
層(111b),(161b) を形成する。尚、チタン層(110b)に接
するガラス基板(100) 中には、上述した熱処理工程によ
り、チタン層(110b)からチタン（Ｔｉ）が熱拡散し、チ
タン（Ｔｉ）を含む表層領域(102) が形成される。
【００４６】熱処理温度としては、３００〜６００℃、
特に好ましくは３５０〜５００℃とすることが望まし
い。これは熱処理温度が３００℃を下回ると、均質な金
属間化合物が形成されなくなり、また６００℃を越える
とチタン（Ｔｉ）とアルミニウム（Ａｌ）との原子比が
異なる異相、例えばチタン（Ｔｉ）とアルミニウム（Ａ
ｌ）との原子比が１：１となる金属間化合物相が析出
し、いずれにしても均質性が損なわれ、異相間でのクラ
ック等が生じ易くなるためである。また、処理時間は、
熱処理温度にもよるが、数ｎｍ〜数十ｎｍ程度の薄膜で
あれば３０分程度で十分である。処理雰囲気としては、
非酸化雰囲気であれば良いが、この実施例の如く、窒素
雰囲気、あるいは水素雰囲気、窒素と水素との混合雰囲
気等が好ましい。尚、チタン層(110b)の最表層部の数オ
ングストローム程度は、窒素や酸素等の不純物を含有す
るため、アルミニウム（Ａｌ）との金属間化合物が形成
されにくい。このため、他の悪影響を考慮し、チタン層
(110b)の最表層部まで完全に金属間化合物に変成する必
要はない。
特に好ましくは３５０〜５００℃とすることが望まし
い。これは熱処理温度が３００℃を下回ると、均質な金
属間化合物が形成されなくなり、また６００℃を越える
とチタン（Ｔｉ）とアルミニウム（Ａｌ）との原子比が
異なる異相、例えばチタン（Ｔｉ）とアルミニウム（Ａ
ｌ）との原子比が１：１となる金属間化合物相が析出
し、いずれにしても均質性が損なわれ、異相間でのクラ
ック等が生じ易くなるためである。また、処理時間は、
熱処理温度にもよるが、数ｎｍ〜数十ｎｍ程度の薄膜で
あれば３０分程度で十分である。処理雰囲気としては、
非酸化雰囲気であれば良いが、この実施例の如く、窒素
雰囲気、あるいは水素雰囲気、窒素と水素との混合雰囲
気等が好ましい。尚、チタン層(110b)の最表層部の数オ
ングストローム程度は、窒素や酸素等の不純物を含有す
るため、アルミニウム（Ａｌ）との金属間化合物が形成
されにくい。このため、他の悪影響を考慮し、チタン層
(110b)の最表層部まで完全に金属間化合物に変成する必
要はない。
【００４７】この後、ＥＤＴＡ（Ethylenediaminetetra
acetic Acid ）系のエッチャントを用いて、電極配線層
(111a)と電極配線層(161a)との間の未反応のチタン層(1
13)並びに表面被覆層(111b),(161b) 上の数十オングス
トローム程度の窒素や酸素等の不純物を含有する未反応
のチタン層(113) のみを除去して、アルミニウム（Ａ
ｌ）から成る電極配線層(111a)及び電極配線層(111a)を
被覆するＴｉ−Ａｌ金属間化合物から成る表面被覆層(1
11b)とを含むゲート電極と一体の走査線(111) 、アルミ
ニウム（Ａｌ）から成る電極配線層(161a)及び電極配線
層(161a)を被覆するＴｉ−Ａｌ金属間化合物から成る表
面被覆層(161b)とを含む補助容量線(161)を同時に形成
する。
acetic Acid ）系のエッチャントを用いて、電極配線層
(111a)と電極配線層(161a)との間の未反応のチタン層(1
13)並びに表面被覆層(111b),(161b) 上の数十オングス
トローム程度の窒素や酸素等の不純物を含有する未反応
のチタン層(113) のみを除去して、アルミニウム（Ａ
ｌ）から成る電極配線層(111a)及び電極配線層(111a)を
被覆するＴｉ−Ａｌ金属間化合物から成る表面被覆層(1
11b)とを含むゲート電極と一体の走査線(111) 、アルミ
ニウム（Ａｌ）から成る電極配線層(161a)及び電極配線
層(161a)を被覆するＴｉ−Ａｌ金属間化合物から成る表
面被覆層(161b)とを含む補助容量線(161)を同時に形成
する。
【００４８】エッチングに際しては、上記したＥＤＴＡ
系のエッチャントの他に、ＨＦ系、（ＨＦ＋ＨＮＯ3 ）
系等のエッチャントが好適に使用でき、またウェット・
エッチングの他にもドライ・エッチングであっても良
い。
系のエッチャントの他に、ＨＦ系、（ＨＦ＋ＨＮＯ3 ）
系等のエッチャントが好適に使用でき、またウェット・
エッチングの他にもドライ・エッチングであっても良
い。
【００４９】以上のようにして、図４（ｃ）に示すよう
に、２８０ｎｍ厚のアルミニウム（Ａｌ）から成る電極
配線層(111a)、２０ｎｍオングストローム厚のＴｉ−Ａ
ｌ金属間化合物から成る表面被覆層(111b)を含むゲート
電極と一体の走査線(111) 、２８０ｎｍ厚のアルミニウ
ム（Ａｌ）から成る電極配線層(161a)、２０ｎｍオング
ストローム厚のＴｉ−Ａｌ金属間化合物から成る表面被
覆層(161b)を含む補助容量線(161) を得る。
に、２８０ｎｍ厚のアルミニウム（Ａｌ）から成る電極
配線層(111a)、２０ｎｍオングストローム厚のＴｉ−Ａ
ｌ金属間化合物から成る表面被覆層(111b)を含むゲート
電極と一体の走査線(111) 、２８０ｎｍ厚のアルミニウ
ム（Ａｌ）から成る電極配線層(161a)、２０ｎｍオング
ストローム厚のＴｉ−Ａｌ金属間化合物から成る表面被
覆層(161b)を含む補助容量線(161) を得る。
【００５０】この後、プラズマＣＶＤ反応炉内に配置し
て、酸化シリコン（ＳｉＯ2 ）と窒化シリコン（ＳｉＮ
x ）とから成る絶縁膜(114) 、絶縁膜(114) 上にａ−Ｓ
ｉ：Ｈ、ａ−Ｓｉ：Ｈ上に窒化シリコン（ＳｉＮx ）
を、それぞれ膜厚が１００ｎｍ、５０ｎｍ、３００ｎｍ
と成るように連続して堆積させる。
て、酸化シリコン（ＳｉＯ2 ）と窒化シリコン（ＳｉＮ
x ）とから成る絶縁膜(114) 、絶縁膜(114) 上にａ−Ｓ
ｉ：Ｈ、ａ−Ｓｉ：Ｈ上に窒化シリコン（ＳｉＮx ）
を、それぞれ膜厚が１００ｎｍ、５０ｎｍ、３００ｎｍ
と成るように連続して堆積させる。
【００５１】そして、図４（ｄ）に示すように、ａ−Ｓ
ｉ：Ｈを島状にパターニングして半導体膜(115) とする
と共に、走査線(111) をマスクとした裏面露光により窒
化シリコン（ＳｉＮx ）を走査線(111) に自己整合的に
パターニングしてチャネル保護膜(117) を形成する。
ｉ：Ｈを島状にパターニングして半導体膜(115) とする
と共に、走査線(111) をマスクとした裏面露光により窒
化シリコン（ＳｉＮx ）を走査線(111) に自己整合的に
パターニングしてチャネル保護膜(117) を形成する。
【００５２】この後、図４（ｅ）に示すように、ｎ+ 型
のａ−Ｓｉ：Ｈを堆積し、島状にパターニングした後、
ＩＴＯを成膜し、パターニングして画素電極(151) と成
す。そして、モリブデン（Ｍｏ）、アルミニウム（Ａ
ｌ）およびモリブデン（Ｍｏ）の３層構造の導電体層を
堆積し、導電体層及びｎ+ 型のａ−Ｓｉ：Ｈをパターン
ニングして低抵抗半導体膜(119) 、低抵抗半導体膜(11
9) を介して半導体膜(115) と画素電極(151) とを電気
的に接続するソース電極(131) 、低抵抗半導体膜(119)
を介して半導体膜(115) に電気的に接続されるドレイン
電極(105) 及びドレイン電極(105) と一体の信号線(10
3) （図２参照）とをそれぞれ形成する。
のａ−Ｓｉ：Ｈを堆積し、島状にパターニングした後、
ＩＴＯを成膜し、パターニングして画素電極(151) と成
す。そして、モリブデン（Ｍｏ）、アルミニウム（Ａ
ｌ）およびモリブデン（Ｍｏ）の３層構造の導電体層を
堆積し、導電体層及びｎ+ 型のａ−Ｓｉ：Ｈをパターン
ニングして低抵抗半導体膜(119) 、低抵抗半導体膜(11
9) を介して半導体膜(115) と画素電極(151) とを電気
的に接続するソース電極(131) 、低抵抗半導体膜(119)
を介して半導体膜(115) に電気的に接続されるドレイン
電極(105) 及びドレイン電極(105) と一体の信号線(10
3) （図２参照）とをそれぞれ形成する。
【００５３】以上のようにして、この実施例のアクティ
ブマトリクス型液晶表示装置(1) のアレイ基板(101) は
形成される。この実施例では、アルミニウム配線層(110
a),(160a) と略完全に反応して所望の膜厚の表面被覆層
(111b),(161b) が得られるようにチタン層(110b)の膜厚
を決定しチタン層(110b)を堆積したが、チタン層(110b)
は設定値よりも厚膜に堆積し、エッチングで未反応のチ
タン層(110b)を十分に除去するようにしても良い。しか
しながら、量産安定性を考慮すると、チタン層(110b)の
膜厚を、チタン層(110b)が略十分に反応した場合に得ら
れる表面被覆層(111b),(161b) の膜厚に応じて設定して
おくことで、温度や時間の依存性を軽減できる。
ブマトリクス型液晶表示装置(1) のアレイ基板(101) は
形成される。この実施例では、アルミニウム配線層(110
a),(160a) と略完全に反応して所望の膜厚の表面被覆層
(111b),(161b) が得られるようにチタン層(110b)の膜厚
を決定しチタン層(110b)を堆積したが、チタン層(110b)
は設定値よりも厚膜に堆積し、エッチングで未反応のチ
タン層(110b)を十分に除去するようにしても良い。しか
しながら、量産安定性を考慮すると、チタン層(110b)の
膜厚を、チタン層(110b)が略十分に反応した場合に得ら
れる表面被覆層(111b),(161b) の膜厚に応じて設定して
おくことで、温度や時間の依存性を軽減できる。
【００５４】また、この実施例では、走査線(111) を、
アルミニウム（Ａｌ）から成る電極配線層(111a)と、電
極配線層(111a)を被覆するように電極配線層(111a)に対
して自己整合的に形成されるチタン（Ｔｉ）とアルミニ
ウム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る表面
被覆層(111b)とで構成する場合を例にとり説明したが、
表面被覆層(111b)はチタン（Ｔｉ）の他にもハフニウム
（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）等とア
ルミニウム（Ａｌ）との金属間化合物で構成しても良
い。
アルミニウム（Ａｌ）から成る電極配線層(111a)と、電
極配線層(111a)を被覆するように電極配線層(111a)に対
して自己整合的に形成されるチタン（Ｔｉ）とアルミニ
ウム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る表面
被覆層(111b)とで構成する場合を例にとり説明したが、
表面被覆層(111b)はチタン（Ｔｉ）の他にもハフニウム
（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）等とア
ルミニウム（Ａｌ）との金属間化合物で構成しても良
い。
【００５５】次に、この発明の他の実施例のアクティブ
マトリクス型液晶表示装置について、同一箇所には同一
符号を付して説明する。この実施例のアレイ基板(101)
も、図５に示すように、ガラス基板(100) 上に、６４０
×３本の信号線(103) と４８０本の走査線(111) とが略
直交するように配置されている。各信号線(103) と各走
査線(111) との交点近傍には、それぞれＴＦＴ(121) を
介して画素電極(151) が配置されている。
マトリクス型液晶表示装置について、同一箇所には同一
符号を付して説明する。この実施例のアレイ基板(101)
も、図５に示すように、ガラス基板(100) 上に、６４０
×３本の信号線(103) と４８０本の走査線(111) とが略
直交するように配置されている。各信号線(103) と各走
査線(111) との交点近傍には、それぞれＴＦＴ(121) を
介して画素電極(151) が配置されている。
【００５６】このＴＦＴ(121) は、図５乃至６に示すよ
うにスタガー構造であって、信号線(103) と一体のドレ
イン電極(105) 、ドレイン電極(105) と離間して配置さ
れ、画素電極(151) と電気的に接続されるソース電極(1
31) を含む。ドレイン電極(105) 及びソース電極(131)
上には、それぞれｎ+ 型の低抵抗半導体膜(119) が配置
され、低抵抗半導体膜(119) 間にａ−Ｓｉ：Ｈ膜が半導
体膜(115) として配置されている。この半導体膜(115)
上には、絶縁膜(114) として窒化シリコン（ＳｉＮx ）
を介して走査線(111) と一体のゲート電極が延在されて
いる。
うにスタガー構造であって、信号線(103) と一体のドレ
イン電極(105) 、ドレイン電極(105) と離間して配置さ
れ、画素電極(151) と電気的に接続されるソース電極(1
31) を含む。ドレイン電極(105) 及びソース電極(131)
上には、それぞれｎ+ 型の低抵抗半導体膜(119) が配置
され、低抵抗半導体膜(119) 間にａ−Ｓｉ：Ｈ膜が半導
体膜(115) として配置されている。この半導体膜(115)
上には、絶縁膜(114) として窒化シリコン（ＳｉＮx ）
を介して走査線(111) と一体のゲート電極が延在されて
いる。
【００５７】また、走査線(111) に対し略平行に、しか
も画素電極(151) と平面的に重複するよう配置される補
助容量線(161) を備え、画素電極(151) と補助容量線(1
61)とによって補助容量（Ｃｓ）が形成されている。
も画素電極(151) と平面的に重複するよう配置される補
助容量線(161) を備え、画素電極(151) と補助容量線(1
61)とによって補助容量（Ｃｓ）が形成されている。
【００５８】対向基板(301) は、カラー表示を実現する
ための赤（Ｒ），緑（Ｇ），青（Ｂ）の３原色で構成さ
れる色部(321) がそれぞれ設けられ、この上にＩＴＯか
ら成る対向電極(341) が配置されて構成されている。
ための赤（Ｒ），緑（Ｇ），青（Ｂ）の３原色で構成さ
れる色部(321) がそれぞれ設けられ、この上にＩＴＯか
ら成る対向電極(341) が配置されて構成されている。
【００５９】ところで、この実施例では、信号線(103)
及び信号線(103) と一体のドレイン電極(105) 、またソ
ース電極(131) のそれぞれは、画素電極(151) と同時に
配線されるＩＴＯから成る配線幅５μｍの第１電極配線
層(103a),(105a),(131a)、５０ｎｍ厚のモリブデン（Ｍ
ｏ）から成る第２電極配線層(103b),(105b),(131b)、２
８０ｎｍ厚のアルミニウム（Ａｌ）から成る第３電極配
線層(103c),(105c),(131c)と、第３電極配線層(103c),
(105c),(131c)を被覆するチタン（Ｔｉ）とアルミニウ
ム（Ａｌ）との金属間化合物から成る２０ｎｍ厚の表面
被覆層(103d),(105d),(131d)とを備えている。
及び信号線(103) と一体のドレイン電極(105) 、またソ
ース電極(131) のそれぞれは、画素電極(151) と同時に
配線されるＩＴＯから成る配線幅５μｍの第１電極配線
層(103a),(105a),(131a)、５０ｎｍ厚のモリブデン（Ｍ
ｏ）から成る第２電極配線層(103b),(105b),(131b)、２
８０ｎｍ厚のアルミニウム（Ａｌ）から成る第３電極配
線層(103c),(105c),(131c)と、第３電極配線層(103c),
(105c),(131c)を被覆するチタン（Ｔｉ）とアルミニウ
ム（Ａｌ）との金属間化合物から成る２０ｎｍ厚の表面
被覆層(103d),(105d),(131d)とを備えている。
【００６０】上述した構成、即ちアルミニウム（Ａｌ）
から成る第３電極配線層(103c)が第３電極配線層(103c)
に対して自己整合的に形成されるチタン（Ｔｉ）とアル
ミニウム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る
表面被覆層(103d)で被覆されることにより、信号線(10
3) の低抵抗化が達成され、よって高品位な表示画像を
確保することができた。
から成る第３電極配線層(103c)が第３電極配線層(103c)
に対して自己整合的に形成されるチタン（Ｔｉ）とアル
ミニウム（Ａｌ）とのＴｉ−Ａｌ金属間化合物から成る
表面被覆層(103d)で被覆されることにより、信号線(10
3) の低抵抗化が達成され、よって高品位な表示画像を
確保することができた。
【００６１】また、この実施例のアレイ基板(101) によ
れば、アルミニウム（Ａｌ）から成る第３電極配線層(1
03c)は、表面被覆層(103d)で自己整合的に被覆されて成
るので、信号線(103) の配線幅の増大なく、第３電極配
線層(103c)に生じるヒロックや丸膨れ等を効果的に防止
することができる。しかも、この表面被覆層(103d)には
不所望な段差が形成されることもなく、よって信号線(1
03) と走査線(111) との交差部における絶縁膜(114) の
絶縁不良を防止でき、製造歩留まりが大幅に向上され
た。
れば、アルミニウム（Ａｌ）から成る第３電極配線層(1
03c)は、表面被覆層(103d)で自己整合的に被覆されて成
るので、信号線(103) の配線幅の増大なく、第３電極配
線層(103c)に生じるヒロックや丸膨れ等を効果的に防止
することができる。しかも、この表面被覆層(103d)には
不所望な段差が形成されることもなく、よって信号線(1
03) と走査線(111) との交差部における絶縁膜(114) の
絶縁不良を防止でき、製造歩留まりが大幅に向上され
た。
【００６２】更に、この実施例によれば、信号線(103)
がＩＴＯから成る第１電極配線層(103a)、モリブデン
（Ｍｏ）から成る第２電極配線層(103b)、アルミニウム
（Ａｌ）から成る第３電極配線層(103c)及び表面被覆層
(103d)を備えて構成されるので、断線に対する冗長性を
確保することもでき、短絡不良のみならず、オープン不
良も十分に軽減することができた。
がＩＴＯから成る第１電極配線層(103a)、モリブデン
（Ｍｏ）から成る第２電極配線層(103b)、アルミニウム
（Ａｌ）から成る第３電極配線層(103c)及び表面被覆層
(103d)を備えて構成されるので、断線に対する冗長性を
確保することもでき、短絡不良のみならず、オープン不
良も十分に軽減することができた。
【００６３】このようなアレイ基板(101) は、例えば次
のようにして形成される。まず、図７（ａ）に示すよう
に、ＩＴＯ，５０ｎｍ厚のモリブデン（Ｍｏ），３００
ｎｍ厚のアルミニウム（Ａｌ）をガラス基板(100) 上に
スパッタによって成膜し、このＩＴＯ，モリブデン（Ｍ
ｏ）及びアルミニウム（Ａｌ）をそれぞれパターニング
してＩＴＯ膜(106a)、モリブデン膜(106b)及びアルミニ
ウム配線層(106c)を形成する。しかる後に、ＩＴＯ膜(1
06a)、モリブデン膜(106b)及びアルミニウム配線層(106
c)上にスパッタによってチタン（Ｔｉ）から成るチタン
層(106d)を１０ｎｍ厚で堆積する。モリブデン膜(106b)
は、ＩＴＯ膜(106a)とアルミニウム配線層(106c)との間
の電気的なコンタクトを良好にするために、バリア金属
としての役割をはたしている。このモリブデン膜に代え
てチタン（Ｔｉ）、クロム（Ｃｒ）あるいはタンタル
（Ｔａ）等の高融点金属が使用できる。
のようにして形成される。まず、図７（ａ）に示すよう
に、ＩＴＯ，５０ｎｍ厚のモリブデン（Ｍｏ），３００
ｎｍ厚のアルミニウム（Ａｌ）をガラス基板(100) 上に
スパッタによって成膜し、このＩＴＯ，モリブデン（Ｍ
ｏ）及びアルミニウム（Ａｌ）をそれぞれパターニング
してＩＴＯ膜(106a)、モリブデン膜(106b)及びアルミニ
ウム配線層(106c)を形成する。しかる後に、ＩＴＯ膜(1
06a)、モリブデン膜(106b)及びアルミニウム配線層(106
c)上にスパッタによってチタン（Ｔｉ）から成るチタン
層(106d)を１０ｎｍ厚で堆積する。モリブデン膜(106b)
は、ＩＴＯ膜(106a)とアルミニウム配線層(106c)との間
の電気的なコンタクトを良好にするために、バリア金属
としての役割をはたしている。このモリブデン膜に代え
てチタン（Ｔｉ）、クロム（Ｃｒ）あるいはタンタル
（Ｔａ）等の高融点金属が使用できる。
【００６４】次に、図７（ｂ）に示すように、水素を１
０％含有する窒素雰囲気中で４５０℃、３０分間、熱処
理し、アルミニウム配線層(106c)の表層部分とチタン層
(106d)との反応によって、アルミニウム配線層(106c)の
表層部がチタン（Ｔｉ）で変成され、主としてチタン
（Ｔｉ）とアルミニウム（Ａｌ）とが原子比で１：３と
なる金属間化合物から成る表面被覆層(107b)を形成す
る。尚、チタン層(106d)に接するガラス基板(100) 中に
は、上述した熱処理工程により、チタン層(106d)中から
のチタン（Ｔｉ）が熱拡散し、チタン（Ｔｉ）を含む表
層領域(102) が形成される。
０％含有する窒素雰囲気中で４５０℃、３０分間、熱処
理し、アルミニウム配線層(106c)の表層部分とチタン層
(106d)との反応によって、アルミニウム配線層(106c)の
表層部がチタン（Ｔｉ）で変成され、主としてチタン
（Ｔｉ）とアルミニウム（Ａｌ）とが原子比で１：３と
なる金属間化合物から成る表面被覆層(107b)を形成す
る。尚、チタン層(106d)に接するガラス基板(100) 中に
は、上述した熱処理工程により、チタン層(106d)中から
のチタン（Ｔｉ）が熱拡散し、チタン（Ｔｉ）を含む表
層領域(102) が形成される。
【００６５】この後、図７（ｃ）に示すように、ＥＤＴ
Ａ（Ethylenediaminetetraacetic Acid ）系のエッチャ
ントを用いて、配線層間の未反応のチタン層(107c)並び
に表面被覆層(107b)上の数オングストローム程度の窒素
や酸素等の不純物を含有する未反応のチタン層(107c)の
みを除去し、ＩＴＯから成る第１電極配線層(106a)，モ
リブデン（Ｍｏ）から成る第２電極配線層(106b)，２８
０ｎｍ厚のアルミニウム（Ａｌ）から成る第３電極配線
層(107a)、２０ｎｍ厚のＴｉ−Ａｌ金属間化合物から成
る表面被覆層(107b)を得る。エッチングに際しては、上
述した実施例と同様に、ＥＤＴＡ系のエッチャントの他
に、ＨＦ系、（ＨＦ＋ＨＮＯ3 ）系等のエッチャントが
好適に使用でき、またウエット・エッチングの他にもド
ライ・エッチングであっても良い。
Ａ（Ethylenediaminetetraacetic Acid ）系のエッチャ
ントを用いて、配線層間の未反応のチタン層(107c)並び
に表面被覆層(107b)上の数オングストローム程度の窒素
や酸素等の不純物を含有する未反応のチタン層(107c)の
みを除去し、ＩＴＯから成る第１電極配線層(106a)，モ
リブデン（Ｍｏ）から成る第２電極配線層(106b)，２８
０ｎｍ厚のアルミニウム（Ａｌ）から成る第３電極配線
層(107a)、２０ｎｍ厚のＴｉ−Ａｌ金属間化合物から成
る表面被覆層(107b)を得る。エッチングに際しては、上
述した実施例と同様に、ＥＤＴＡ系のエッチャントの他
に、ＨＦ系、（ＨＦ＋ＨＮＯ3 ）系等のエッチャントが
好適に使用でき、またウエット・エッチングの他にもド
ライ・エッチングであっても良い。
【００６６】そして、図７（ｄ）に示すように、ＴＦＴ
のチャネル領域に相当する第１，第２，第３電極配線層
(106a),(106b),(107a)及び表面被覆層(107b)を除去した
後、プラズマＣＶＤ反応炉内に配置して半導体層(115)
としてａ−Ｓｉ：Ｈ、絶縁膜(114) として窒化シリコン
（ＳｉＮx ）膜をそれぞれ膜厚５０ｎｍ、４００ｎｍに
連続して堆積し、更にアルミニウム（Ａｌ）から成る導
電体層(110) を３００ｎｍの膜厚に堆積する。
のチャネル領域に相当する第１，第２，第３電極配線層
(106a),(106b),(107a)及び表面被覆層(107b)を除去した
後、プラズマＣＶＤ反応炉内に配置して半導体層(115)
としてａ−Ｓｉ：Ｈ、絶縁膜(114) として窒化シリコン
（ＳｉＮx ）膜をそれぞれ膜厚５０ｎｍ、４００ｎｍに
連続して堆積し、更にアルミニウム（Ａｌ）から成る導
電体層(110) を３００ｎｍの膜厚に堆積する。
【００６７】そして、図７（ｅ）に示すように、アルミ
ニウム（Ａｌ）から成る導電体層(110) をパターニング
して、ゲート電極及びゲート電極と一体の走査線(111)
、更に補助容量線(161) を形成し、ゲート電極、走査
線(111) 及び補助容量線(161)のパターンに沿って絶縁
膜(114) をパターニングする。続いて、イオンドーピン
グ法により、ゲート電極、走査線(111) 及び補助容量線
(161) のパターンをマスクとしてａ−Ｓｉ：Ｈから成る
半導体層(151) 中に（ＰＨ3 ＋Ｈ2 ）プラズマを原料と
してＰイオンを打ち込む。その後、ＥＬＡ（Excimer La
ser Annealing ）等の手法でアニールすることにより、
チャネルと成る半導体層(151) を除いて部分的に活性化
させてｎ+型の低抵抗半導体膜(119) と成す。
ニウム（Ａｌ）から成る導電体層(110) をパターニング
して、ゲート電極及びゲート電極と一体の走査線(111)
、更に補助容量線(161) を形成し、ゲート電極、走査
線(111) 及び補助容量線(161)のパターンに沿って絶縁
膜(114) をパターニングする。続いて、イオンドーピン
グ法により、ゲート電極、走査線(111) 及び補助容量線
(161) のパターンをマスクとしてａ−Ｓｉ：Ｈから成る
半導体層(151) 中に（ＰＨ3 ＋Ｈ2 ）プラズマを原料と
してＰイオンを打ち込む。その後、ＥＬＡ（Excimer La
ser Annealing ）等の手法でアニールすることにより、
チャネルと成る半導体層(151) を除いて部分的に活性化
させてｎ+型の低抵抗半導体膜(119) と成す。
【００６８】この後、図７（ｆ）に示すように、低抵抗
半導体膜(119) をＴＦＴ領域及び補助容量線(161) に沿
ってパターニングすると共に、更に低抵抗半導体膜(11
9) のパターンに沿って第１電極配線層(106a)上の不要
な第３電極配線層(107a)及び表面被覆層(107d)を除去す
ることで、ＩＴＯから成る画素電極(151) と、ＩＴＯか
ら成る第１電極配線層(103a),(105a),(131a)、モリブデ
ン（Ｍｏ）から成る第２電極配線層(103b),(105b),(131
b)、アルミニウム（Ａｌ）から成る第３電極配線層(103
c),(105c),(131c)及び表面被覆層(103d),(105d),(131d)
とを含む信号線(103) （図５参照），ドレイン電極(10
5) 及びソース電極(131) を形成する。
半導体膜(119) をＴＦＴ領域及び補助容量線(161) に沿
ってパターニングすると共に、更に低抵抗半導体膜(11
9) のパターンに沿って第１電極配線層(106a)上の不要
な第３電極配線層(107a)及び表面被覆層(107d)を除去す
ることで、ＩＴＯから成る画素電極(151) と、ＩＴＯか
ら成る第１電極配線層(103a),(105a),(131a)、モリブデ
ン（Ｍｏ）から成る第２電極配線層(103b),(105b),(131
b)、アルミニウム（Ａｌ）から成る第３電極配線層(103
c),(105c),(131c)及び表面被覆層(103d),(105d),(131d)
とを含む信号線(103) （図５参照），ドレイン電極(10
5) 及びソース電極(131) を形成する。
【００６９】更に、この上に窒化シリコン（ＳｉＮx ）
膜を堆積し、ＴＦＴ(121) 上並びに補助容量線(161) 上
を除いて除去して保護膜(171) となし、これによりアレ
イ基板(101) を完成させる。
膜を堆積し、ＴＦＴ(121) 上並びに補助容量線(161) 上
を除いて除去して保護膜(171) となし、これによりアレ
イ基板(101) を完成させる。
【００７０】この実施例においても、上述した実施例と
同様に、アルミニウム（Ａｌ）から成る第３電極配線層
(103c),(105c),(131c)は、第３電極配線層(103c),(105
c),(131c)に対して自己整合的に形成されるチタン（Ｔ
ｉ）とアルミニウム（Ａｌ）とのＴｉ−Ａｌ金属間化合
物から成る表面被覆層(103d),(105d),(131d)で被覆され
て成るので、表面被覆層(103d),(105d),(131d)のパター
ニングに際して特別なマスクが不要にできる。
同様に、アルミニウム（Ａｌ）から成る第３電極配線層
(103c),(105c),(131c)は、第３電極配線層(103c),(105
c),(131c)に対して自己整合的に形成されるチタン（Ｔ
ｉ）とアルミニウム（Ａｌ）とのＴｉ−Ａｌ金属間化合
物から成る表面被覆層(103d),(105d),(131d)で被覆され
て成るので、表面被覆層(103d),(105d),(131d)のパター
ニングに際して特別なマスクが不要にできる。
【００７１】また、この実施例でも、表面被覆層(103
d),(105d),(131d)をチタン（Ｔｉ）とアルミニウム（Ａ
ｌ）とのＴｉ−Ａｌ金属間化合物で構成する場合を例に
とり説明したが、表面被覆層(103d),(105d),(131d)はチ
タン（Ｔｉ）の他にもハフニウム（Ｈｆ）、タンタル
（Ｔａ）、バナジウム（Ｖ）等とアルミニウム（Ａｌ）
との金属間化合物で構成してもかまわない。
d),(105d),(131d)をチタン（Ｔｉ）とアルミニウム（Ａ
ｌ）とのＴｉ−Ａｌ金属間化合物で構成する場合を例に
とり説明したが、表面被覆層(103d),(105d),(131d)はチ
タン（Ｔｉ）の他にもハフニウム（Ｈｆ）、タンタル
（Ｔａ）、バナジウム（Ｖ）等とアルミニウム（Ａｌ）
との金属間化合物で構成してもかまわない。
【００７２】上述した実施例は、いずれも信号線あるい
は走査線を、アルミニウムを主成分とする電極配線層
と、クロム、ハフニウム、モリブデン、ニッケル、パラ
ジウム、タンタル、チタン、バナジウム、イットリウ
ム、ジルコニウムから選ばれた少なくとも一種の金属で
電極配線層の表層部が変成されて成る表面被覆層とを備
えて構成した場合を例に取り説明したが、この発明は信
号線あるいは走査線に限定されるものではない。例え
ば、アレイ基板上に駆動素子を直接搭載する場合、駆動
素子へ駆動信号を供給するアレイ基板上の電極配線に、
また駆動回路をアレイ基板上に一体的に構成するのであ
れば駆動回路内で引き回される電極配線に、この発明は
適用することができる。
は走査線を、アルミニウムを主成分とする電極配線層
と、クロム、ハフニウム、モリブデン、ニッケル、パラ
ジウム、タンタル、チタン、バナジウム、イットリウ
ム、ジルコニウムから選ばれた少なくとも一種の金属で
電極配線層の表層部が変成されて成る表面被覆層とを備
えて構成した場合を例に取り説明したが、この発明は信
号線あるいは走査線に限定されるものではない。例え
ば、アレイ基板上に駆動素子を直接搭載する場合、駆動
素子へ駆動信号を供給するアレイ基板上の電極配線に、
また駆動回路をアレイ基板上に一体的に構成するのであ
れば駆動回路内で引き回される電極配線に、この発明は
適用することができる。
【００７３】
【発明の効果】この発明の表示装置用アレイ基板および
その製造方法によれば、第１配線がアルミニウムを主成
分とする電極配線層を備えているので、配線の低抵抗化
が達成できる。
その製造方法によれば、第１配線がアルミニウムを主成
分とする電極配線層を備えているので、配線の低抵抗化
が達成できる。
【００７４】また、第１配線は、電極配線層に対して自
己整合的に形成される表面被覆層を備えているので、配
線幅の増大を招くことなくヒロックや丸膨れ等の発生も
十分に軽減でき、よって製造歩留まりを大幅に向上でき
る。
己整合的に形成される表面被覆層を備えているので、配
線幅の増大を招くことなくヒロックや丸膨れ等の発生も
十分に軽減でき、よって製造歩留まりを大幅に向上でき
る。
【図１】図１は、この発明の一実施例の表示装置用アレ
イ基板が用いられたアクティブマトリクス型液晶表示装
置の概略斜視図である。
イ基板が用いられたアクティブマトリクス型液晶表示装
置の概略斜視図である。
【図２】図２は、図１の実施例の表示装置用アレイ基板
の一部概略正面図である。
の一部概略正面図である。
【図３】図３は、図２のａ−ａ’線に沿って切断した液
晶パネルの一部概略断面図である。
晶パネルの一部概略断面図である。
【図４】図４は、図２の表示装置用アレイ基板の製造プ
ロセスを説明するための図である。
ロセスを説明するための図である。
【図５】図５は、この発明の他の実施例の表示装置用ア
レイ基板の一部概略正面図である。
レイ基板の一部概略正面図である。
【図６】図６は、図５のｂ−ｂ’線に沿って切断した液
晶パネルの一部概略断面図である。
晶パネルの一部概略断面図である。
【図７】図７は、図５の表示装置用アレイ基板の製造プ
ロセスを説明するための図である
ロセスを説明するための図である
(1) …アクティブマトリクス型液晶表示装置 (3) …液晶パネル (101) …アレイ基板 (105c),(111a) …電極配線層 (105d),(111b) …表面被覆層 (151) …画素電極 (301) …対向基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 好貴 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内
Claims (12)
- 【請求項１】 絶縁基板上に配置される第１配線と、前
記第１配線と交差する第２配線と、前記第１配線と前記
第２配線との間に配置される絶縁膜とを備えた表示装置
用アレイ基板において、 前記第１配線は、アルミニウムを主成分とする電極配線
層と、クロム、ハフニウム、モリブデン、ニッケル、パ
ラジウム、タンタル、チタン、バナジウム、イットリウ
ム、ジルコニウムから選ばれた少なくとも一種の金属で
前記電極配線層の表層部が変成されて成る表面被覆層と
を備えたことを特徴とする表示装置用アレイ基板。 - 【請求項２】 請求項１記載の表面被覆層が、ハフニウ
ム、タンタル、チタン、バナジウム、イットリウムから
選ばれた少なくとも一種の金属と前記電極配線層を構成
する前記アルミニウムとの金属間化合物から成ることを
特徴とした表示装置用アレイ基板。 - 【請求項３】 請求項２記載の表面被覆層が、前記電極
配線層を構成する前記アルミニウムとチタンとの金属間
化合物を含み、前記チタンが２５原子％以下であること
を特徴とした表示装置用アレイ基板。 - 【請求項４】 請求項１記載の表面被覆層の膜厚は、５
〜１００ｎｍであることを特徴とした表示装置用アレイ
基板。 - 【請求項５】 請求項１記載の絶縁基板は、前記金属を
含む表層領域を備えたことを特徴とした表示装置用アレ
イ基板。 - 【請求項６】 信号線および走査線と、画素電極と、前
記走査線に電気的に接続されるゲート電極上に絶縁膜を
介して配置される半導体膜，前記半導体膜と前記信号線
とを電気的に接続するドレイン電極および前記半導体膜
と前記画素電極とを電気的に接続するソース電極とを備
えた半導体素子とが、それぞれ絶縁基板上に複数配置さ
れて成る表示装置用アレイ基板において、 前記走査線は、アルミニウムを主成分とする電極配線層
と、クロム、ハフニウム、モリブデン、ニッケル、パラ
ジウム、タンタル、チタン、バナジウム、イットリウ
ム、ジルコニウムから選ばれた少なくとも一種の金属で
前記電極配線層の表層部が変成されて成る表面被覆層と
を備えたことを特徴とする表示装置用アレイ基板。 - 【請求項７】 請求項６記載の絶縁基板は、前記金属を
含む表層領域を備えたことを特徴とした表示装置用アレ
イ基板。 - 【請求項８】 信号線および走査線と、画素電極と、前
記信号線および前記画素電極とに電気的に接続される半
導体膜，前記半導体膜上に絶縁膜を介して配置される前
記走査線と電気的に接続されるゲート電極とを備えた半
導体素子とが、それぞれ絶縁基板上に複数配置されて成
る表示装置用アレイ基板において、 前記信号線は、アルミニウムを主成分とする電極配線層
と、クロム、ハフニウム、モリブデン、ニッケル、パラ
ジウム、タンタル、チタン、バナジウム、イットリウ
ム、ジルコニウムから選ばれた少なくとも一種の金属で
前記電極配線層の表層部が変成されて成る表面被覆層と
を備えたことを特徴とする表示装置用アレイ基板。 - 【請求項９】 請求項８記載の絶縁基板は、前記金属を
含む表層領域を備えたことを特徴とした表示装置用アレ
イ基板。 - 【請求項１０】 絶縁基板上に配置される第１配線と、
前記第１配線と交差する第２配線と、前記第１配線と前
記第２配線との間に配置される絶縁膜とを備えた表示装
置用アレイ基板の製造方法において、 絶縁基板上にアルミニウムを主成分とする電極配線膜を
配する工程と、 前記電極配線膜上にクロム、ハフニウム、モリブデン、
ニッケル、パラジウム、タンタル、チタン、バナジウ
ム、イットリウム、ジルコニウムから選ばれた少なくと
も一種の金属を主成分とする金属薄膜を堆積する工程
と、 前記電極配線膜の表層部を前記金属で変成して表面被覆
層を形成する工程と、 前記金属薄膜を選択的に除去する工程とから成ることを
特徴とした表示装置用アレイ基板の製造方法。 - 【請求項１１】 請求項１０記載の金属がハフニウム、
タンタル、チタンおよびバナジウム、イットリウムから
選ばれた少なくとも一種であり、前記表面被覆層が前記
金属と前記アルミニウムとの金属間化合物から成ること
を特徴とした表示装置用アレイ基板の製造方法。 - 【請求項１２】 請求項１０記載の表面被覆層を形成す
る工程が、少なくとも窒素または水素雰囲気中であるこ
とを特徴とした表示装置用アレイ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18365195A JPH08220562A (ja) | 1994-12-14 | 1995-07-20 | 表示装置用アレイ基板およびその製造方法 |
| US08/571,374 US6008869A (en) | 1994-12-14 | 1995-12-13 | Display device substrate and method of manufacturing the same |
| KR1019950049094A KR100235472B1 (ko) | 1994-12-14 | 1995-12-13 | 표시장치용 기판 및 그 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31011294 | 1994-12-14 | ||
| JP6-310112 | 1994-12-14 | ||
| JP18365195A JPH08220562A (ja) | 1994-12-14 | 1995-07-20 | 表示装置用アレイ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08220562A true JPH08220562A (ja) | 1996-08-30 |
Family
ID=26501996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18365195A Pending JPH08220562A (ja) | 1994-12-14 | 1995-07-20 | 表示装置用アレイ基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6008869A (ja) |
| JP (1) | JPH08220562A (ja) |
| KR (1) | KR100235472B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613669B2 (en) | 2000-03-10 | 2003-09-02 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN105404066A (zh) * | 2015-12-28 | 2016-03-16 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示器 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320204B1 (en) * | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
| JP3119228B2 (ja) | 1998-01-20 | 2000-12-18 | 日本電気株式会社 | 液晶表示パネル及びその製造方法 |
| US6407783B1 (en) * | 1998-04-07 | 2002-06-18 | Optrex Corporation | Liquid crystal display device |
| TW559683B (en) * | 1998-09-21 | 2003-11-01 | Advanced Display Kk | Liquid display device and manufacturing process therefor |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7141821B1 (en) | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| US6365917B1 (en) | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4397444B2 (ja) * | 1998-12-28 | 2010-01-13 | シャープ株式会社 | 液晶表示装置 |
| TWI255957B (en) * | 1999-03-26 | 2006-06-01 | Hitachi Ltd | Liquid crystal display device and method of manufacturing the same |
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| US6774397B2 (en) * | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| AU2003271178A1 (en) * | 2002-10-17 | 2004-05-25 | Asahi Glass Company, Limited | Multilayer body, base with wiring, organic el display device, connection terminal of organic el display device, and methods for manufacturing these |
| KR100939560B1 (ko) * | 2003-06-30 | 2010-01-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR101012491B1 (ko) * | 2003-12-04 | 2011-02-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US20050200274A1 (en) | 2004-03-10 | 2005-09-15 | Asashi Glass Company, Limited | Laminate for forming substrate with wires, such substrate with wires, and method for forming it |
| TWI258048B (en) * | 2004-06-15 | 2006-07-11 | Taiwan Tft Lcd Ass | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof |
| KR101386194B1 (ko) * | 2007-06-22 | 2014-04-18 | 삼성디스플레이 주식회사 | 표시패널 및 이의 제조방법 |
| EP2355074A4 (en) * | 2008-12-05 | 2012-05-30 | Sharp Kk | DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE |
| JP5429454B2 (ja) * | 2009-04-17 | 2014-02-26 | ソニー株式会社 | 薄膜トランジスタの製造方法および薄膜トランジスタ |
| US9419181B2 (en) * | 2013-05-13 | 2016-08-16 | Infineon Technologies Dresden Gmbh | Electrode, an electronic device, and a method for manufacturing an optoelectronic device |
| CN105096753A (zh) | 2015-09-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635471A (en) * | 1980-08-06 | 1981-04-08 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5565702A (en) * | 1994-08-19 | 1996-10-15 | Kawasaki Steel Corporation | Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same |
| JP2820064B2 (ja) * | 1995-04-27 | 1998-11-05 | 松下電器産業株式会社 | 薄膜トランジスタとこれを用いた液晶表示装置 |
-
1995
- 1995-07-20 JP JP18365195A patent/JPH08220562A/ja active Pending
- 1995-12-13 US US08/571,374 patent/US6008869A/en not_active Expired - Fee Related
- 1995-12-13 KR KR1019950049094A patent/KR100235472B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613669B2 (en) | 2000-03-10 | 2003-09-02 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN105404066A (zh) * | 2015-12-28 | 2016-03-16 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008869A (en) | 1999-12-28 |
| KR100235472B1 (ko) | 1999-12-15 |
| KR960026993A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08220562A (ja) | 表示装置用アレイ基板およびその製造方法 | |
| TWI269921B (en) | Liquid crystal display device | |
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| US7847910B2 (en) | Display panel and method of manufacturing the same | |
| US6731364B2 (en) | Liquid crystal display device | |
| US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| CN100420035C (zh) | 薄膜晶体管阵列衬底及其制造方法 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| TW200809367A (en) | TFT array substrate and method of manufacturing the same | |
| JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
| JPH11258625A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2000314897A (ja) | 液晶表示装置 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JPH11121760A (ja) | 半導体装置およびその作製方法 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| JP2000305104A (ja) | 液晶表示装置及びその製造方法 | |
| JPWO2002025365A1 (ja) | 液晶表示装置 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH11258632A (ja) | 表示装置用アレイ基板 | |
| JPH11259016A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH08160458A (ja) | 液晶表示装置 |