JPH08222689A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH08222689A
JPH08222689A JP7026533A JP2653395A JPH08222689A JP H08222689 A JPH08222689 A JP H08222689A JP 7026533 A JP7026533 A JP 7026533A JP 2653395 A JP2653395 A JP 2653395A JP H08222689 A JPH08222689 A JP H08222689A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
semiconductor device
semiconductor element
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7026533A
Other languages
English (en)
Inventor
Tetsuo Washida
哲郎 鷲田
Katsunori Ochi
克則 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7026533A priority Critical patent/JPH08222689A/ja
Priority to EP95118784A priority patent/EP0727819A2/en
Publication of JPH08222689A publication Critical patent/JPH08222689A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の実装面積を小さくできる半導体
装置とその製造方法を得る。 【構成】 回路基板１と、封止樹脂２３にて電極２２周
辺を封止されて上記回路基板上に実装された第１の電子
部品２０と、上記第１の電子部品上に配置され上記回路
基板上に実装された第２の電子部品４１とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、電子部品を実装する
半導体装置に関するものである。
【０００２】
【従来の技術】図７は従来の半導体装置を示す断面図で
ある。また図８は従来の他の半導体装置を示す断面図で
ある。図７において回路基板１上には、半導体チップを
樹脂モールドしてなるパッケージ本体１１およびパッケ
ージ本体１１の両側面から延出した複数本のリード端子
１２からなるＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体素子１０が、リ
ード端子１２の先端を回路基板１上に設けられたランド
２にはんだ３にてはんだ付けされて実装されている。
【０００３】図８において、回路基板１上には、半導体
素子１０の他に、所定位置に半導体素子本体２１が配置
された後、所定のランド２にワイヤ２２を介して結線さ
れ、その後封止樹脂２３にてモールディングされてなる
ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型の半導体素子
２０が実装されている。また、裏面にボール状端子３２
を持った半導体素子本体３１を所定の位置にあるランド
２にはんだ付けした後、封止樹脂３３にてモールディン
グされているＦＣ(Ｆｌｉｐ Ｃｈｉｐ)型の半導体素子
３０が実装されている。
【０００４】このような従来の半導体装置では、回路基
板１上に複数個の半導体素子を実装する際、その半導体
素子の数量分に対応した実装面積が必要であった。近年
半導体装置全体の大容量化にともない多部品点数化が進
み、回路基板１上に実装される半導体素子の点数がふえ
面積拡大が必要となってきた、しかし、回路基板１の面
積拡大にも限界があり、その対応が問題となってきた。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように大容量化、多部品点数化が進んだ為、半導
体素子の回路基板に対する実装面積を小さくしたいとい
う課題があった。
【０００６】この発明は、上記のような課題を解決する
ためになされたもので、半導体素子の実装面積を小さく
できる半導体装置とその製造方法を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１の半導体装置に
おいては、回路基板と、封止樹脂にて電極周辺を封止さ
れて回路基板上に実装された第１の電子部品と、第１の
電子部品上に配置され回路基板上に実装された第２の電
子部品とを備えている。
【０００８】請求項２の半導体装置においては、封止樹
脂が、第２の電子部品に接している。
【０００９】請求項３の半導体装置においては、回路基
板が、第１の電子部品を格納する凹部を備え、第１の電
子部品は凹部に実装されている。
【００１０】請求項４の半導体装置の製造方法において
は、回路基板に第１の電子部品を実装する工程と、第１
の電子部品を封止樹脂にて封止する工程と、第２の電子
部品を第１の電子部品上に配置して回路基板に実装する
工程とを備えている。
【００１１】請求項５の半導体装置の製造方法において
は、封止樹脂が柔軟なうちに第２の電子部品を封止樹脂
に押し付けて回路基板に実装する。
【００１２】請求項６の半導体装置の製造方法において
は、回路基板に第１の電子部品を実装する工程と、第２
の電子部品を第１の電子部品上に配置して回路基板に実
装する工程と、第１の電子部品および第２の電子部品の
間を封止樹脂にて封止する工程とを備えている。
【００１３】請求項７の半導体装置の製造方法において
は、第１の電子部品を格納する凹部を備えた回路基板に
第１の電子部品を格納して実装する工程と、第１の電子
部品を封止樹脂にて封止する工程と、第２の電子部品を
第１の電子部品上に配置して回路基板に実装する工程と
を備えている。
【００１４】
【作用】請求項１の半導体装置においては、第２の電子
部品は第１の電子部品上に配置され実質的な実装面積が
少なくなる。また第２の電子部品は上方からの押圧力を
受けて変形したとき第１の電子部品に当接して押し止ま
る。
【００１５】請求項２の半導体装置においては、第２の
電子部品は回路基板から封止樹脂で支えられて、上方か
らの押圧力に対して変形しにくい。
【００１６】請求項３の半導体装置においては、第１の
電子部品は回路基板上に設けられた凹部に格納される。
【００１７】請求項４の半導体装置の製造方法において
は、第２の電子部品は第１の電子部品上に配置され実質
的な実装面積が少なくなる。また第２の電子部品は上方
からの押圧力を受けて変形したとき第１の電子部品に当
接して押し止まる。
【００１８】請求項５の半導体装置の製造方法において
は、第２の電子部品は封止樹脂に接して支えられて、上
方からの押圧力に対して変形しにくい。
【００１９】請求項６の半導体装置の製造方法において
は、封止樹脂は第１の電子部品と第２の電子部品の間の
空間を封止し、第２の電子部品を裏面から回路基板に固
着する。
【００２０】請求項７の半導体装置の製造方法において
は、第１の電子部品は回路基板上に設けられた凹部に格
納される。
【００２１】
【実施例】
実施例１．図１は本発明の一実施例である半導体装置の
断面図である。図１において配線が施された回路基板１
上には、所定の位置に第１の電子部品である薄型のＣＯ
Ｂ型の半導体素子２０が実装されている。ＣＯＢ型の半
導体素子２０は、まず半導体素子本体２１が回路基板１
に接着材で固定され（ダイボンディング）、次に半導体
素子本体２１は電極であるワイヤ２２にて所定のランド
２に結線され（ワイヤボンディング）、その後半導体素
子本体２１およびワイヤ２２の全体を封止樹脂２３で封
止（樹脂ポッティング）されて実装されている。次に、
ＣＯＢ型の半導体素子２０の真上にパッケージ本体４１
が重なるようにして第２の電子部品であるＴＳＯＰ型の
半導体素子４０が実装されている。ＴＳＯＰ型の半導体
素子４０は、リード端子４２の先端が接合されるランド
２上にはんだが供給された後、パッケージ本体４１の両
側面から延出した複数本のリード端子４２がＣＯＢ型の
半導体素子２０をまたぐように配置され、その後リフロ
ー炉に投入されることによりはんだが溶融して実装され
る。尚、ＣＯＢ型の半導体素子２０とＴＳＯＰ型の半導
体素子４０においては、薄形の半導体素子２０あるいは
リード４２が長く半導体素子２０をまたぐことができる
半導体素子４０を適宜組み合わせて使用するものとす
る。
【００２２】このように構成された半導体装置において
は、回路基板１上の同位置に２個の半導体素子を実装で
きる。このため回路基板１上の電子部品の実装面積は従
来に比べて約１／２となり、面積の有効利用ができる。
また、ＴＳＯＰ型の半導体４０と回路基板１との間に存
在する空間がＣＯＢ型の半導体素子２０および封止樹脂
２３によって埋められるので、ＴＳＯＰ型の半導体が上
方からの押圧力を受けて変形したとき第１の電子部品に
当接して押し止まり、また半導体装置の耐機械的ストレ
ス性を強くし、信頼性を向上させる。
【００２３】実施例２．図２は本発明の他の実施例であ
る半導体装置の断面図である。図２において回路基板１
上には、所定の位置に第１の電子部品であるＦＣ型の半
導体素子３０が実装されている。ＦＣ型の半導体素子３
０は、はんだにて形成された電極であるボール状端子３
２を持つ半導体素子本体３１の裏面に導電性接着材ある
いはフラックスが印刷された後、所定位置に搭載され、
半導体素子本体３１上方から加圧、加熱されて、ボール
状端子３２とランド２とが接合されて実装され、その後
封止樹脂３３で封止される。次に、ＦＣ型の半導体素子
２０の真上にパッケージ本体４１が重なるようにして第
２の電子部品であるＴＳＯＰ型の半導体素子４０が実施
例１と同じように実装されている。
【００２４】このように構成された半導体装置において
は、実施例１と同じように回路基板１上の同位置に２個
の電子部品を実装できる、このため回路基板１上の電子
部品の実装面積は従来に比べて約１／２となり、面積の
有効利用ができる。
【００２５】実施例３．図３は本発明の他の実施例であ
る半導体装置の断面図である。図３において回路基板１
上には、所定の位置に第１の電子部品である薄型のＢＧ
Ａ（ＢａｌｌＧｒｉｄ Ａｌｌｅｙ）型の半導体素子５
０が実装されている。ＢＧＡ型の半導体素子５０は、半
導体素子本体５１のはんだにて形成された電極であるボ
ール状端子５２を持つ裏面に異方性導電樹脂が印刷され
た後、所定位置に搭載され、半導体素子本体５１上方か
ら加圧、加熱されて、ボール状端子５２とランド２とが
接合されて実装され、その後封止樹脂５３で封止され
る。次に、ＢＧＡ型の半導体素子５０の真上にパッケー
ジ本体４１が重なるようにして第２の電子部品であるＴ
ＳＯＰ型の半導体素子４０が実施例１と同じように実装
されている。
【００２６】このように構成された半導体装置において
は、実施例１と同じように回路基板１上の同位置に２個
の電子部品を実装できる、このため回路基板１上の電子
部品の実装面積は従来に比べて約１／２となり、面積の
有効利用ができる。
【００２７】実施例４．図４は本発明の他の実施例であ
る半導体装置の断面図である。図４において配線が施さ
れた回路基板４上には、所定の位置に半導体素子収納用
の凹部４ａが形成されている。凹部４ａにはＣＯＢ型の
半導体素子２０が格納されて実装される。ＣＯＢ型の半
導体素子２０は、まず半導体素子本体２１が回路基板１
に接着材で固定され（ダイボンディング）、次にワイヤ
２２が所定のランド２に結線され（ワイヤボンディン
グ）、その後半導体素子本体２１およびワイヤ２２の全
体を封止樹脂２４で封止（樹脂ポッティング）されて実
装されている。次に、ＴＳＯＰ型の半導体素子４０のリ
ード端子４２の先端が接合されるランド２上にはんだが
供給された後、封止樹脂２３がまだ柔軟なうちにＣＯＢ
型の半導体素子２０の真上にＴＳＯＰ型の半導体素子４
０を押圧して載置する、その後リフロー炉に投入される
ことによりはんだが溶融して実装される。
【００２８】このように構成された半導体装置において
は、回路基板１に凹部４ａを設けた為、ＣＯＢ型の半導
体素子２０およびＴＳＯＰ型の半導体素子４０を重ねて
実装した後のＴＳＯＰ型の半導体素子４０の高さが、Ｔ
ＳＯＰ型の半導体素子のみを実装した高さと略々同じで
ある、このため半導体装置の厚さを従来のものと略々同
じにすることができる。また、ＴＳＯＰ型の半導体素子
４０が上方からの押圧力を加えられたときに、封止樹脂
２４で支えられて、上方からの押圧力に対して変形しに
くい。尚、本実施例では凹部４ａに収納実装する半導体
をＣＯＢ型のものとしたが、ＦＣ型あるいはＢＧＡ型の
半導体でも同様の構成にて製作することができる。
【００２９】実施例５．図５は本発明の他の実施例であ
る半導体装置の断面図である。図５においては、まず回
路基板１上の所定の位置に第１の電子部品であるＦＣ型
の半導体素子３０が配置されている。ＦＣ型の半導体素
子３０は、半導体素子本体３１の裏面に形成されたはん
だにて形成されたボール状端子３２を対応するランド２
上に位置させて配置される。次に第２の電子部品である
ＴＳＯＰ型の半導体素子４０が、対応するランド２上の
はんだが供給された後、パッケージ本体４１の両側面か
ら延出した複数本のリード端子４２がＦＣ型の半導体素
子３０をまたぐように配置される。両半導体が配置され
た後、回路基板１をリフロー炉に投入し、両半導体の接
合部のはんだを同時に溶融させ、両半導体素子を回路基
板１に接合させる。その後ＴＳＯＰ型の半導体素子４０
のリード端子４２の無い側の側面より封止樹脂３４を注
入し、下側のＦＣ型の半導体素子３０を封止樹脂すると
共に、上側のＴＳＯＰ型の半導体素子４０を回路基板１
に強固に固定する。
【００３０】このように構成された半導体装置において
は、上下両半導体をリフロー炉投入により同時にはんだ
溶融、接合することができ、作業工数の減少が図れる効
果がある。本実施例では下側に実装する半導体素子をＦ
Ｃ型のものとしたが、ＢＧＡ型の半導体素子でも同様の
構成にて製作することができる。また、上下両半導体が
回路基板１に強固に固定されることにより、さらなる耐
機械的ストレス性の強化をすることができる。
【００３１】実施例６．図６は本発明の他の実施例であ
る半導体装置の断面図である。図６において第１の電子
部品であるＴＳＯＰ型の半導体素子４０のリード端子４
２と第２の電子部品であるＦＣ型の半導体素子３０のボ
ール状端子３２は同一のランド３に接合されている。
尚、ＴＳＯＰ型の半導体素子４０とＦＣ型の半導体素子
３０とは電気的に同じ特性を持った半導体素子である。
その他の構成は実施例２と同じである。
【００３２】このように構成された半導体装置において
は、ＴＳＯＰ型の半導体素子４０とＦＣ型の半導体素子
３０とは同一のランド３に接合されて、電気的に並列に
接合されている。すなわち本実施例においては、電気的
特性が同一のＴＳＯＰ型の半導体素子４０とＦＣ型の半
導体素子３０とを、従来においてＴＳＯＰ型１個の半導
体素子を実装する面積に実装することができ、単位面積
当たりの電気容量を従来に比べて２倍にすることができ
る。
【００３３】実施例７．実施例２において、第１の電子
部品であるＴＳＯＰ型の半導体素子４０のリード端子４
２と第２の電子部品であるＦＣ型の半導体素子３０のボ
ール状端子３２を別々のランドに接合する。尚、ＴＳＯ
Ｐ型の半導体素子４０とＦＣ型の半導体素子３０とは電
気的に違う特性を持った半導体である。その他の構成は
実施例２と同じである。
【００３４】このように構成された半導体装置において
は、ＴＳＯＰ型の半導体４０とＦＣ型の半導体３０とは
別々のランドに接合される。すなわち本実施例において
は、違う電気的特性を持つＴＳＯＰ型の半導体４０とＦ
Ｃ型の半導体３０とを、従来においてＴＳＯＰ型１個の
半導体素子を実装する面積に実装することができ、単位
面積当たりの電気容量を従来に比べて２倍にすることが
できる。
【００３５】実施例８．実施例１乃至７において、２段
に重ねて実装した上側の半導体素子はＴＳＯＰ型の半導
体素子４０であったが、上側の半導体素子は、２方向に
リードを出すＩＣパッケージであるＳＯＰ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型、ＤＩＰのリー
ド部分を内側に折り曲げたＩＣパッケージであるＳＯＪ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ ｌｅａｄ Ｐａｃ
ｋａｇｅ）型、あるいは四方にリードのあるフラットパ
ッケージであるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ
ａｇｅ）型、さらにはＱＦＰのリードを内側に折り曲げ
る構造とし、更にパッケージ裏面側まで折り曲げリード
の曲がりを防止するＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａ
ｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）型の半導体素
子でも同様の構成ができる。
【００３６】
【発明の効果】請求項１の半導体装置においては、回路
基板と、封止樹脂にて電極周辺を封止されて回路基板上
に実装された第１の電子部品と、第１の電子部品上に配
置され回路基板上に実装された第２の電子部品とを備え
ているので、第２の電子部品は第１の電子部品上に配置
され実質的な実装面積が少なくなり、半導体装置の実装
効率が上がる。また第２の電子部品は上方からの押圧力
を受けて変形したとき第１の電子部品に当接して押し止
まり、半導体装置の耐機械的ストレス性を強くし、信頼
性を向上させる。
【００３７】請求項２の半導体装置においては、封止樹
脂が、第２の電子部品に接しているので、第２の電子部
品は回路基板から封止樹脂で支えられて、上方からの押
圧力に対して変形しにくく、半導体装置の耐機械的スト
レス性をさらに強くし、信頼性を向上させる。
【００３８】請求項３の半導体装置においては、回路基
板が、第１の電子部品を格納する凹部を備え、第１の電
子部品は凹部に実装されているので、半導体装置の厚さ
を薄くできる。
【００３９】請求項４の半導体装置の製造方法において
は、回路基板に第１の電子部品を実装する工程と、第１
の電子部品を封止樹脂にて封止する工程と、第２の電子
部品を第１の電子部品上に配置して回路基板に実装する
工程とを備えているので、第２の電子部品は第１の電子
部品上に配置され実質的な実装面積が少なくなり、半導
体装置の実装効率が上がる。また第２の電子部品は上方
からの押圧力を受けて変形したとき第１の電子部品に当
接して押し止まり、半導体装置の耐機械的ストレス性を
強くし、信頼性を向上させる。
【００４０】請求項５の半導体装置の製造方法において
は、封止樹脂が柔軟なうちに第２の電子部品を回路基板
に実装するので、第２の電子部品は封止樹脂に接して支
えられて、上方からの押圧力に対して変形しにくく、半
導体装置の耐機械的ストレス性をさらに強くし、信頼性
を向上させる。
【００４１】請求項６の半導体装置の製造方法において
は、回路基板に第１の電子部品を実装する工程と、第２
の電子部品を第１の電子部品上に配置して回路基板に実
装する工程と、第１の電子部品および第２の電子部品の
間を封止樹脂にて封止する工程とを備えているので、封
止樹脂は第１の電子部品と第２の電子部品の間の空間を
封止し、第２の電子部品を裏面から回路基板に固着し、
半導体装置の耐機械的ストレス性をさらに強くし、信頼
性を向上させる。
【００４２】請求項７の半導体装置の製造方法において
は、第１の電子部品を格納する凹部を備えた回路基板に
第１の電子部品を格納して実装する工程と、第１の電子
部品を封止樹脂にて封止する工程と、第２の電子部品を
第１の電子部品上に配置し回路基板に実装する工程とを
備えているので、第１の電子部品は回路基板上に設けら
れた凹部に格納され、半導体装置を薄く製造することが
できる。
【図面の簡単な説明】
【図１】 本発明の一実施例である半導体装置の断面図
である。
【図２】 本発明の他の実施例である半導体装置の断面
図である。
【図３】 本発明の他の実施例である半導体装置の断面
図である。
【図４】 本発明の他の実施例である半導体装置の断面
図である。
【図５】 本発明の他の実施例である半導体装置の断面
図である。
【図６】 本発明の他の実施例である半導体装置の断面
図である。
【図７】 従来の半導体装置を示す断面図である。
【図８】 従来の多の半導体装置を示す断面図である。
【符号の説明】
１ 回路基板、２０ 第１の電子部品、２２ ワイヤ
（電極）、３２，５２電極、２３，２４，３３，３４，
５３ 封止樹脂、４０ 第２の電子部品、４ａ凹部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と、封止樹脂にて電極周辺を封
    止されて上記回路基板上に実装された第１の電子部品
    と、上記第１の電子部品上に配置され上記回路基板上に
    実装された第２の電子部品とを備えた半導体装置。
  2. 【請求項２】 上記封止樹脂が、上記第２の電子部品に
    接している請求項１記載の半導体装置。
  3. 【請求項３】 上記回路基板が、上記第１の電子部品を
    格納する凹部を備え、上記第１の電子部品は上記凹部に
    実装された請求項１あるいは請求項２に記載の半導体装
    置。
  4. 【請求項４】 回路基板に第１の電子部品を実装する工
    程と、上記第１の電子部品を封止樹脂にて封止する工程
    と、第２の電子部品を上記第１の電子部品上に配置して
    上記回路基板に実装する工程とを備えた半導体装置の製
    造方法。
  5. 【請求項５】 上記封止樹脂が柔軟なうちに第２の電子
    部品を上記回路基板に実装する請求項４記載の半導体装
    置の製造方法。
  6. 【請求項６】 回路基板に第１の電子部品を実装する工
    程と、第２の電子部品を上記第１の電子部品上に配置し
    て上記回路基板に実装する工程と、上記第１の電子部品
    および第２の電子部品の間を封止樹脂にて封止する工程
    とを備えた半導体装置の製造方法。
  7. 【請求項７】 第１の電子部品を格納する凹部を備えた
    回路基板に第１の電子部品を格納して実装する工程と、
    上記第１の電子部品を封止樹脂にて封止する工程と、第
    ２の電子部品を上記第１の電子部品上に配置して上記回
    路基板に実装する工程とを備えた半導体装置の製造方
    法。
JP7026533A 1995-02-15 1995-02-15 半導体装置とその製造方法 Pending JPH08222689A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7026533A JPH08222689A (ja) 1995-02-15 1995-02-15 半導体装置とその製造方法
EP95118784A EP0727819A2 (en) 1995-02-15 1995-11-29 Stucked arranged semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7026533A JPH08222689A (ja) 1995-02-15 1995-02-15 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH08222689A true JPH08222689A (ja) 1996-08-30

Family

ID=12196137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7026533A Pending JPH08222689A (ja) 1995-02-15 1995-02-15 半導体装置とその製造方法

Country Status (2)

Country Link
EP (1) EP0727819A2 (ja)
JP (1) JPH08222689A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343922A (ja) * 2001-05-18 2002-11-29 Nec Kyushu Ltd 半導体装置の製造方法
WO2014208080A1 (ja) * 2013-06-28 2014-12-31 株式会社デンソー 電子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202009016622U1 (de) * 2008-12-05 2010-07-01 Aizo Ag Vorrichtung zur Anordnung elektronischer Bauelemente
DE102017102999A1 (de) * 2017-02-15 2018-08-16 Endress+Hauser SE+Co. KG Leiterplatte und Verfahren zur deren Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126661A (ja) * 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置
JPS62261166A (ja) * 1986-05-08 1987-11-13 Matsushita Electronics Corp 半導体装置
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06177323A (ja) * 1992-12-02 1994-06-24 Nippon Chemicon Corp 半導体回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343922A (ja) * 2001-05-18 2002-11-29 Nec Kyushu Ltd 半導体装置の製造方法
WO2014208080A1 (ja) * 2013-06-28 2014-12-31 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
EP0727819A2 (en) 1996-08-21
EP0727819A3 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
US8299598B2 (en) Grid array packages and assemblies including the same
US7148080B2 (en) Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package
US6201304B1 (en) Flip chip adaptor package for bare die
JP2001077294A (ja) 半導体装置
US7344916B2 (en) Package for a semiconductor device
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JPH08222689A (ja) 半導体装置とその製造方法
JPH10335366A (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
JPH0936167A (ja) 半導体装置
JPWO1999056313A1 (ja) 半導体装置およびその製造方法
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
JP4374251B2 (ja) 半導体装置
JP2004179300A (ja) 半導体装置およびその製造方法
JP2001319943A (ja) 半導体装置
JPS63107126A (ja) 半導体装置
JPH04359457A (ja) 半導体装置およびその製造方法
JP2003297999A (ja) 半導体装置
JPH10199908A (ja) 半導体装置およびその製造方法
JPH10209370A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造