JPH08227821A - 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ウエハから個々の素子に切断する場合の切断位
置の最大許容誤差幅を広くするモノリシック多層チップ
素子及びその製造方法を提供すること。 【解決手段】上下に積重された複数の副組立体（２０，
３０，４４，５８）から成るモノリシック多層チップ素
子。少くとも１つの副組立体は、導体（２４）をプリン
トされたフェライト層（２２）から成る。導体（２４）
を端子に接続することができるように導体の一端（２
６）をチップ素子の一縁（１４）に隣接したところで露
出されている。複数の素子が単一のシート上に配置され
たものとすることによって複数の素子を同時に製造する
ことができる。導体を含む層は、導体の、個々の素子の
端部に隣接する端部が互いに隣接するように配置され、
個々の素子に分断されるとき、導体も素子と一緒に切断
されるようになされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モノリシックチップイ
ンダクタ、変成器及びその他の電子厚肉フィルム素子の
内部導体と外部端子を連結する方法に関する。

【０００２】

【従来の技術】モノリシック多層チップ素子は、従来か
ら周知であるが、多量に、かつ、容易に製造することが
でき、しかも、作動上の信頼性の高いモノリシック多層
チップ素子を求める要望がある。

【０００３】

【発明が解決しようとする課題】従って、本発明の主要
な目的は、改良されたモノリシック多層チップ素子及び
その製造方法を提供することである。本発明の他の目的
は、上下に積重され、フェライト層の間に挟着された複
数のコイル導体層を有し、両端縁に端部キャップ端子を
有する、改良されたモノリシック多層チップ素子を提供
することである。本発明の他の目的は、単一のシート材
として多量に製造することができ、後に個々の素子とし
て切断することができる、改良されたモノリシック多層
チップ素子を提供することである。

【０００４】本発明の他の目的は、構造が簡単で、製造
し易く、作動の信頼性が高い、改良されたモノリシック
多層チップ素子、及びその製造方法を提供することであ
る。本発明の更に他の目的は、余剰の銀をなくし、キャ
パシタンスを減少させ、渦電流を減少させ、層間剥離を
抑制し、自己共振周波数を増大させ、ウエハから個々の
素子に切断する場合の切断位置の最大許容誤差幅を広く
する改良されたモノリシック多層チップ素子及びその製
造方法を提供することである。

【０００５】

【課題を解決するための手段】本発明のモノリシック多
層チップ素子は、インダクタ、変成器及びその他の任意
の電子厚肉フィルム素子とすることができるが、ここで
は、本発明の好ましい実施形態であるチップインダクタ
に関連して説明する。ただし、本発明は、この実施形態
に限定されるものではなく、本発明の精神及び範囲内の
他のすべての実施形態を包含するものである。上記目的
を解決するための本発明のモノリシック多層チップ素子
は、上下に積重された複数の副組立体から成る。インダ
クタの底部に位置する積層底部副組立体は、前端縁と後
端縁と両側縁を有する底部フェライト層と、該底部フェ
ライト層の前端縁に隣接した第１端と、底部フェライト
層の前端縁から内側に離隔した第２端を有し、該底部フ
ェライト層の上にプリントされた底部コイル導体（単に
「コイル」とも称する）から成る。所望に応じて、この
底部副組立体の上に必要な数の追加の中間副組立体をプ
リントすることができる。そのような追加の中間副組立
体の各々は、貫通連絡穴又は開口を有するフェライト層
と、該フェライト層の上面にプリントされたコイル導体
から成る。各コイル導体の第１端は、その下のフェライ
ト層の連絡開口の上に整合させ、コイル導体の第２端
は、その上のフェライト層の連絡開口に整合させる。上
記各コイル導体の各端は、連絡開口に充填した導体（導
電フィラ）によって相互に接続する。この目的のために
好ましい導体は、連絡開口を埋めてその上下の２つのコ
イル導体の間に電気的接続を設定するために各連絡開口
を被ってプリントした銀の填材である。上述した副組立
体の積重体即ち積層体の頂面に、積層頂部副組立体をプ
リントする。この積層頂部副組立体は、貫通した連絡開
口を有する頂部フェライト層と、該頂部フェライト層の
上に積層された頂部コイル導体から成る。頂部コイル導
体の第１端は、頂部フェライト層の連絡開口に整合さ
せ、該連絡開口内に充填した導電フィラによってその下
のコイル導体に接続する。頂部コイル導体の第２端は、
頂部副組立体の縁の１つに隣接させ、かつ、前記底部フ
ェライト層の１つの、端縁の上に隣接させる。この構成
により全体の組立体即ちモノリシック多層チップインダ
クタの両端にそれぞれ端部キャップ即ち端子を被せるこ
とができるようにする。一方の端部キャップは、底部コ
イル導体の第１端に電気的に接触させ、他方の端部キャ
ップは、頂部コイル導体の第２端に電気的に接触させ
る。更にこの頂部副組立体を被って頂部キャップフェラ
イト層をプリントする。

【０００６】上記の構成のモノリシック多層チップイン
ダクタは、本発明の方法によって、同時に多数個製造す
ることができる。本発明の方法によれば、まず最初に、
接着係数の低いマイラー又はその他の材料のシートを底
部フェライト層に被覆する。次ぎに、この底部フェライ
ト層の上に複数の第１（底部）コイル導体をプリントす
る。これらの第１コイル導体は、該コイル導体の一端が
底部フェライト層の一側縁に隣接するような態様に底部
フェライト層の上にプリントする。これらの第１コイル
導体の両端は、各インダクタが完成したとき端部キャッ
プ端子に電気的に接触せしめられる。これらの複数の第
１コイル導体は、各導体の、底部フェライト層の両端に
隣接した両端が、他の第１コイル導体の両端とも互いに
隣接するような態様に底部フェライト層の上に配置す
る。次の工程において、第１コイル導体の上に、それぞ
れ対応する第１コイル導体の内端（出力端）の上に整合
する複数個の連絡開口を有する第２フェライト層をプリ
ントする。次ぎに、この第２フェライト層の各連絡開口
に銀の導電フィラを充填し、第２フェライト層の上に１
群の第２コイル導体をプリントする。各第２コイル導体
の一端は、第２フェライト層の連絡開口の対応する１つ
に整合させる。この第２フェライト層と、その上にプリ
ントされた複数の第２コイル導体は、１群の中間副組立
体を構成する。

【０００７】必要に応じて、追加の群の中間副組立体を
同様の態様で上記中間副組立体の上にプリントすること
ができる。頂部フェライト層の上に１群の頂部コイル導
体をプリントする。１群の頂部コイル導体の各一端は、
頂部フェライト層の一縁に隣接させる。底部フェライト
層の場合と同様に、これらの１群の頂部コイル導体は、
各導体の、頂部フェライト層の縁に隣接した両端が、他
の頂部コイル導体の両端とも互いに隣接するような態様
に頂部フェライト層の上に配置する。最後に、上記１群
の頂部コイル導体を被って頂部キャップフェライト層を
プリントする。頂部キャップフェライト層には、切断線
を有する別個のスクリーンをマーク用インキでプリント
する。次いで、上記全体の組立体を上記マイラーシート
から剥し、カッター（かみそり）刃で個々の素子に切断
する。それらの複数個の素子を焼結するためにアルミナ
基板上に載せる。焼結中、２つの素子が接触することが
ないようにする。焼結は、炉内で９００℃の温度で２時
間行う。その際、ブリスター（ふくれ）や亀裂の発生を
防止するために各素子中の有機結合剤が焼き尽くされる
ように十分な注意を払う。焼結即ち焼成工程の後、得ら
れた組立体即ちウエーハを上記アルミナ基板から外す。
上記全体の組立体を個々のモノリシック多層チップイン
ダクタ（個々のウエーハ）に切断して焼成した後、個々
の完成したチップインダクタの周縁に露出している導体
端部分は、底部コイル導体の外端即ち底端と、頂部コイ
ル導体の外端即ち頂端だけである。すべてのコイル導体
の上記底端と頂端以外の部分は、完成した個々のモノリ
シック多層チップインダクタの積層されたフェライト内
に完全に被われている。更に、各コイル導体は、平面で
みてモノリシック多層チップインダクタのフェライト層
に対して心合している。

【０００８】コイル導体は、フェライト層の縁に隣接す
る各導体の端部がすべて互いに隣接するように配置され
るので、切断線が２つの導体端部の間を通る。従来の方
法では、ウエハが切断されると、導体の一部分が、１つ
の切断線に隣接する部分に残される。この残された導体
部分が、キャパシタンスを増大させ、自己共振周波数を
増大させるとともに、短絡の問題をも惹起する。又、本
発明では、切断許容区域の大きさが、従来技術の場合の
ほぼ２倍であり、導体材をカッター刃でミスカット（誤
った部位を切断する）ことはほとんどあり得ない。

【０００９】上記のようにして得られた個々のインダク
タの異なる端縁（好ましくは両端縁）に端子を付設す
る。一方の端子は、頂部コイル導体の出力端に電気的に
接続し、他方の端子は、底部コイル導体の入力端に電気
的に接続する。

【００１０】

【実施形態】以下に、チップインダクタに適用された場
合に関連して本発明の好ましい実施形態を説明するが、
本発明は、ここに説明する実施形態に限定されるもので
はない。添付図を参照して説明すると、本発明のモノリ
シック（一体）多層チップインダクタ１０は、上下に積
重された複数個の副組立体２０，３０，４４，５８から
成る組立体である。モノリシック多層チップインダクタ
（「多層チップインダクタ」又は「チップインダクタ」
又は単に「インダクタ」又は「素子」とも称する）１０
の積層底部副組立体２０は、底部フェライト層２２と、
該フェライト層の上面にプリントされた底部コイル導体
２４から成る。底部コイル導体２４は、コイル外端２６
とコイル内端２８を有し、底部フェライト層２２は、前
端縁１４、後端縁１６及び両側縁１８を有する。コイル
導体２４の外端２６は、底部フェライト層２２の前端縁
１４と面一をなしており（同一平面内に整合してお
り）、組立体即ちチップインダクタ１０が完成したとき
外部に露出される。底部コイル導体２４の外端以外の残
部は、底部フェライト層２２の両側縁１８及び後端縁１
６の内側に位置している（引込められている）。

【００１１】底部副組立体２０の上には、第１中間副組
立体３０がプリントされている。第１中間副組立体３０
は、貫通連絡穴又は開口３４を有する第１中間フェライ
ト層３２と、フェライト層３２の上面にプリントされた
第１中間コイル導体３６から成る。貫通連絡穴３４は、
底部コイル導体２４のコイル内端２８の真上に整合して
いる。第１中間コイル導体３６は、連絡穴３４の上に整
合したコイル内端３８と、底部コイル導体２４の外端２
６とは異なり副組立体２０の前端縁１４から内方に離隔
したコイル外端４０を有する。

【００１２】本発明では、各フェライト層は、その常態
（乾燥）時の総厚みがほぼ２５μになるまで数回の多重
プリントによってプリントすることが好ましいが、本発
明の利点を喪失することなく、２５μ以外の厚さのフェ
ライト層を用いることもできる。ただし、各フェライト
層の厚さは、第１中間コイル導体３６の内端３８と底部
コイル導体２４の内端２８との間に電気的接続を設定す
る導電フィラ（導体）４２を連絡穴３４に充填すること
を可能にするような厚さにする必要がある。

【００１３】第１中間副組立体３０の上には、第２中間
副組立体４４がプリントされている。第２中間副組立体
４４は、貫通連絡穴又は開口４８を有する第２中間フェ
ライト層４６と、該フェライト層の上面にプリントされ
た第２中間コイル導体５０から成る。第２中間コイル導
体５０は、コイル内端５４と、連絡穴４８の上に整合し
たコイル外端５２を有している。連絡穴４８は、導電フ
ィラ５６を充填され、第１中間コイル導体３６のコイル
外端４０の上に整合している。かくして、フィラ５６
は、第１中間コイル導体３６のコイル外端４０と第２中
間コイル導体５０のコイル外端５２との間に電気的接続
を設定する。第２中間コイル導体５０全体が、第２中間
フェライト層４６の周縁の内側に配置されている。

【００１４】第２中間副組立体４４の上には、積層頂部
副組立体５８がプリントされている。頂部副組立体５８
は、貫通連絡穴又は開口６２を有する頂部フェライト層
６０と、該フェライト層の上面にプリントされた頂部コ
イル導体６４から成る。頂部コイル導体６４は、連絡穴
６２の上に整合したコイル内端６６と、頂部フェライト
層６０の後縁と面一であり底部フェライト層２２の後縁
１６の上にも整合しているコイル外端６８を有してい
る。連絡穴６２内には、導電フィラ６９が充填されてお
り、頂部コイル導体６４の内端６６と第２中間コイル導
体５０の外端５４との間に電気的接続を設定する。

【００１５】頂部副組立体５８の上には、頂部キャップ
フェライト層７０がプリントされており、頂部副組立体
５８を覆っている。ただし、頂部コイル導体６４のコイ
ル内端６６は、頂部フェライト層６０の縁と頂部キャッ
プフェライト層７０の縁との間に露出されている。

【００１６】組立体が完成すると、底部コイル導体２４
の外端２６から始まり、その内端２８を通り、第１フィ
ラ４２から第１中間コイル導体３６の内端３８に至り、
第１中間コイル導体３６の外端４０を通り、第２フィラ
５６、コイル外端５２、コイル内端５４、第３フィラ６
９、コイル内端６６及びコイル外端６８に至る連続した
電気路が設定される。この電気路は、底部コイル導体２
４から頂部コイル導体６４にまで同じ回転方向（図１で
みて時計回り方向）に延長していることに留意すべきで
ある。中間コイル副組立体３０，４４の個数は、任意の
数とすることができる。又、このインダクタ即ち組立体
１０は、必要とされるインダクタンスの値によっては、
中間コイル副組立体３０，４４を省除して底部副組立体
２０と頂部副組立体５８だけで構成することもできる。

【００１７】図２を参照して説明すると、１対の端子７
２，７４を組立体１０の前端縁１４及び後端縁１６にプ
リント又はその他の手段によって被せる。端子７２，７
４は、金属製の端部キャップであってもよく、あるい
は、インダクタ１０の前端縁１４及び後端縁１６に被せ
るようにプリントしたプリント導電材であってもよい。
端子７２は、頂部コイル導体６４の外端６８に電気的に
接触させ、端子７４は、底部コイル導体２４の外端２６
に電気的に接触させる。

【００１８】このようにして得られたモノリシック多層
チップインダクタ１０は、図１〜３に示されているが、
図４〜１８には、複数個のインダクタ１０を同時に製造
する方法が示されている。図４〜１８において、図１〜
３に示された部品と同様の部品は同じ参照番号で示され
ている。図４を参照して説明すると、マイクロエレクト
ロニクスに適する接着剤を用いて、５０．８ｍｍ×５
０．８ｍｍ×０．２５４ｍｍ（厚さ）（２ｉｎ×２ｉｎ
×０．０１０ｉｎ）の厚いマイラーシート（図示せず）
をソーダ石灰ガラス製基板（図示せず）の上面に接着す
る。マイラー以外にも、接着係数の低いポリエチレン等
のプラスチック又はその他の材料を用いることができ
る。このマイラー被覆基板の上面にポリビニルアルコー
ル又はそれに類するものを剥離材として塗布し、ポリビ
ニルアルコールを乾燥させる。次いで、上記マイラーの
上に図４に示されるフェライトベース即ち底部キャップ
２２をプリントする。

【００１９】フェライト製の底部キャップ２２をプリン
トした後、その底部キャップ即ちフェライト層２２の上
に複数の底部コイル導体（以下、単に「コイル」とも称
する）２４（図５）をプリントする。その際、各コイル
２４の外端２６をそのコイルの他の部分より幅広にし、
それらの複数個のコイル２４が底部キャップ２２の中心
に位置するようにプリントする。図１６，１７，１８
は、図１４に示された頂部フェライト層６０の複数の頂
部コイル導体６４の拡大図である。底部コイル導体２４
も、以下に詳述する頂部コイル導体６４の配置と同様の
パターンに配置される。図１７は、従来技術のコイル導
体の配置パターンを示す。図１７及び１８の点線は、コ
イル導体が印刷されたフェライト層を切断する位置を示
す。図から分かるように、フェライト層を切断すると、
従来技術では、コイル導体２４の小部分が、隣接する素
子１０の前端縁１６に残される。この残された導体材
は、キャパシタンスを増大させ、自己共振周波数を増大
させるとともに、短絡の問題をも惹起する。本発明で
は、コイル導体の配置パターンにおいて同一縦列内の交
互の素子１０のコイル導体の向きを１８０°反対にする
ことによってこれらの問題を解決する。このような導体
の配置パターンが、図１６及び１８に、コイル導体６４
に関連して示されている。素子１０の、外部端子７４又
は７２に接続する部分は、該素子の真上又は真下に位置
する部分に接続されている。換言すれば、同一縦列内の
各対をなす素子１０と１０とは、両者が切断されて分離
されるまでは電気的に短絡接続された状態にある。この
配置パターンのもう１つの利点は、切断許容区域の大き
さが、従来技術の場合のほぼ２倍となり、導体材をカッ
ター刃でミスカット（誤った部位を切断する）ことが事
実上なくなることである。フェライト層２２には、１対
の銀の十字７５をプリントする（図５参照）。

【００２０】複数個のコイル２４をプリントした後、そ
れらのコイル２４の上に第１中間副組立体３０の第１中
間フェライト層３２（図６）をプリントする。第１中間
フェライト層３２は、それぞれ対応するコイル２４の内
端２８の上に整合する複数個の連絡穴３４を有してい
る。第１中間フェライト層３２をコイル２４に適正に整
合させることができるように、フェライト層２２の十字
７５，７５は、第１中間フェライト層３２に形成された
１対の開放十字窓７６に整合するようになされている。

【００２１】次ぎに、図７に示されるように、対応する
各連絡穴３４（図６参照）に整合させ、それを完全に埋
めるように複数の第１導電フィラ４２をフェライト層３
２の上にプリントし、十字窓７６（図６参照）に整合し
た銀の十字７５（図５参照）の上に十字７８をプリント
する。

【００２２】次いで、図８に示されるように、複数の第
１中間コイル導体３６を、その内端３８がそれぞれ対応
する開口（連絡穴）３４の上に嵌合して第１フィラ４２
（図７参照）に電気的に接触するように適正に整合させ
て第１中間フェライト層３２の上にプリントする。それ
と同時に、４つの十字７９をフェライト層３２の４隅に
プリントする。

【００２３】必要ならば、図８の第１中間副組立体３０
の上に必要なだけの枚数の第２中間副組立体４４（図９
〜１１）を積層することができる。即ち、図９に示され
るように、複数個の連絡穴４８と、十字７９の上に整合
する十字窓８２を有する第２中間フェライト層４６を第
１中間副組立体３０の上にプリントする。次いで、図１
０に示されるように、第２導電フィラ５６をそれぞれ対
応する各連絡開口４８（図９参照）の上にプリントし、
十字８４を十字窓８２（図９参照）の上にプリントす
る。次いで、図１１に示されるように、第１中間副組立
体３０の場合と同様にして、第２中間コイル導体５０及
び４つの十字８６を第２中間フェライト層４６の上にプ
リントする。

【００２４】最終副組立体即ち頂部副組立体５８は、図
１２〜１４に示されている。頂部副組立体５８は、連絡
穴６２を有する頂部フェライト層６０を含む。頂部フェ
ライト層６０は、又、第２中間フェライト層４６の４つ
の十字８６のうちの２つに整合する２つの十字窓８３を
有している。図１３に示されるように、対応する各連絡
穴６２（図１２参照）に整合させ、それを完全に埋める
ように複数の導電フィラ６９をフェライト層６０の上に
プリントし、十字窓８２（図１２参照）に整合するよう
に十字８５をフェライト層６０の上にプリントする。

【００２５】次いで、図１４に示されるように、複数の
頂部コイル導体６４を、その内端６６がそれぞれ対応す
る開口（連絡穴）６２（図１２参照）の上に整合させて
頂部フェライト層６０上にプリントし、４つの十字８８
を頂部フェライト層６０の４隅にプリントする。各頂部
コイル導体６４の外端６８は、他の部分より幅広とし、
形成すべき個々のインダクタ１０の後縁に隣接させる。

【００２６】頂部コイル導体６４は、上述した底部コイ
ル導体２４の配置と同様のパターンに配置される。図１
６，１７，１８は、図１４に示された頂部フェライト層
６０の複数の頂部コイル導体６４の拡大図である。図１
７は、従来技術のコイル導体の配置パターンを示す。図
１７及び１８の点線は、コイル導体が印刷されたフェラ
イト層を切断する位置を示す。図から分かるように、フ
ェライト層を切断すると、従来技術では、コイル導体６
４の小部分１００が、隣接する素子１０の後端縁１６に
残される。この残された導体材は、キャパシタンスを増
大させ、自己共振周波数を増大させるとともに、短絡の
問題をも惹起する。本発明では、コイル導体６４の配置
パターンにおいて同一縦列内の交互の素子１０のコイル
導体６４の向きを１８０°反対にすることによってこれ
らの問題を解決する。このような導体の配置パターン
が、図１６及び１８に、コイル導体６４に関連して示さ
れている。素子１０の、外部端子７４又は７２に接続す
る部分は、該素子の真上又は真下に位置する部分に接続
されている。換言すれば、同一縦列内の各対をなす素子
１０と１０とは、両者が切断されて分離されるまでは電
気的に短絡接続された状態にある。この配置パターンの
もう１つの利点は、切断許容区域の大きさが、従来技術
の場合のほぼ２倍となり、導体材をカッター刃でミスカ
ット（誤った部位を切断する）ことが事実上なくなるこ
とである。フェライト層６０には、１対の銀の十字８８
をプリントする。図５〜１４の各層の整合は、十字窓７
６，８２，８３と、それに整合する十字７５，７８，７
９，８４，８５，８６，８８によって達成される。

【００２７】最終のフェライト製頂部キャップ７０は、
図１５に示されている。頂部キャップ７０は、開口のな
い無孔のシートである。頂部キャップ７０の上に、複数
の切断線９２だけを有する別個のスクリーンをマーク用
インキで印刷する。

【００２８】別法として、図１４に示されるように、頂
部コイル導体６４の群の周りに複数の切断線９０をプリ
ントし、切断線９２ではなく複数の切断線窓を有するフ
ェライト製頂部キャップ７０を頂部フェライト層６０に
整合させることができるようにする。それらの窓をそれ
ぞれ対応する切断線９０に整合させることによって頂部
キャップ７０を組立体の残部に対して適正に整合させる
ことができ、組立体が完成したとき、各切断線９０が露
出される。

【００２９】次いで、好ましい方法では、上記の組立体
を乾燥させた後、該組立体を上記マイラー被覆基板から
剥し、カッター刃で個々の素子に切断する。その際、カ
ッター刃を切断線９２に整合させ、各コイル導体６４の
厚肉部分即ち外端６８、及び各コイル導体２４の厚肉外
端２６に沿って切断する。外端６８及び外端２６は、す
べてのコイル導体のうち、組立体をダイアモンド刃によ
り切断することによって露出される唯一の部分である。
底部及び頂部コイル導体２４，６４及びすべての中間コ
イル導体３６，５０の他の部分は、いずれも、積層され
たフェライト層によって完全に被われている。切断工程
の前に適正に整合を行えば、各コイル導体は、平面でみ
てインダクタ１０のフェライト層に対して心合する。

【００３０】それらの切断された素子１０を焼結するた
めにアルミナ基板（図示せず）上に設置する。焼結は、
箱形の炉内で９００℃の温度で２時間行う。その際、ブ
リスター（ふくれ）や亀裂の発生を防止するために該組
立体中の有機結合剤が焼き尽くされるように十分な注意
を払う。

【００３１】別法として、上記組立体を個々の素子に切
断する前に組立体全体を焼成してもよい。焼成工程の
後、得られたウエハをウエハホルダーに装着し、半導体
ＩＣ産業において慣用されている精密ダイアモンド刃付
ダイシング鋸で該ウエハをダイスの形に切断し、個々の
チップインダクタを得る。

【００３２】かくして得られた個々のインダクタ１０の
各々を点検した後、インダクタ１０に端子即ち端部導体
７２，７４を付設する。これらの端子は、銀の端子部分
と、ニッケルメッキした端部キャップと、該端部キャッ
プに被覆された錫−鉛メッキを含む多層構造であること
が好ましい。

【００３３】叙上のように、本発明は、モノリシック多
層チップインダクタ１０を製造するための簡単で、能率
的で、しかも信頼性の高い製造方法を提供する。

【００３４】以上、本発明の好ましい実施形態を説明し
たが、本発明は、ここに例示した実施形態に限定される
ものではなく、本発明の精神及び範囲から逸脱すること
なく、いろいろな実施形態が可能であり、いろいろな変
更及び改変を加えることができることを理解されたい。
本発明は、内部導体と外部端子を連結する必要のある他
の任意の電子厚肉フィルム素子に適用することができ
る。

【図面の簡単な説明】

【図１】図１は、本発明のモノリシック多層チップイン
ダクタの分解透視図である。

【図２】図２は、組立てられた本発明のモノリシック多
層チップインダクタの透視図であり、その端子部分を分
解図で示す。

【図３】図３は、図２の線３−３に沿ってみた側面図で
ある。

【図４】図４は、複数個のインダクタを同時に製造する
ための本発明の方法の最初の工程を示す概略図である。

【図５】図５は、本発明の上記方法の次の工程を示す概
略図である。

【図６】図６は、本発明の上記方法の更に次の工程を示
す概略図である。

【図７】図７は、本発明の上記方法の更に次の工程を示
す概略図である。

【図８】図８は、本発明の上記方法の更に次の工程を示
す概略図である。

【図９】図９は、本発明の上記方法の更に次の工程を示
す概略図である。

【図１０】図１０は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１１】図１１は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１２】図１２は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１３】図１３は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１４】図１４は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１５】図１５は、本発明の上記方法の更に次の工程
を示す概略図である。

【図１６】図１６は、図１４の拡大図である。

【図１７】図１７は、従来技術に従って配置された導電
層の配置を示す図１６の線１８−１８に沿ってみた拡大
図である。

【図１８】図１８は、本発明の好ましい実施形態におけ
る導電層の配置を示す図１６の線１８−１８に沿ってみ
た拡大図である。

【符号の説明】

１０：電子厚肉フィルム素子（モノリシック多層チップ
インダクタ） １４：前端縁 １６：後端縁 １８：側縁 ２０：積層底部副組立体 ２２：底部フェライト層 ２４：底部コイル導体 ２６：外端 ２８：内端 ３０：第１中間副組立体 ３２：第１中間フェライト層 ３４：連絡穴（連絡開口） ３６：第１中間コイル導体 ３８：内端 ４０：外端 ４２：第１導電フィラ（導体） ４４：第２中間副組立体 ４６：第２中間フェライト層 ４８：連絡穴（連絡開口） ５０：第２中間コイル導体 ５２：外端 ５４：内端 ５６：第２導電フィラ（導体） ５８：積層頂部副組立体 ６０：頂部フェライト層 ６２：連絡穴（連絡開口） ６４：頂部コイル導体 ６６：内端 ６８：外端 ６９：導電フィラ（導体） ７０：頂部キャップフェライト層 ７２，７４：端部キャップ（端子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス エル．ベイク アメリカ合衆国 ネブラスカ州 68602, コロンブス，テンス アヴェニュ 766 (72)発明者 スコット ディ．ズウィック アメリカ合衆国 ネブラスカ州 68602, コロンブス，エイティーンス ストリート 2614

Claims (2)

【特許請求の範囲】
1. 【請求項１】 モノリシック多層チップ素子を製造する
   ための方法であって、 各々、第１フェライト層と、一端を該第１フェライト層
   の１つの縁に近接させて該第１フェライト層の上に積層
   された第１導体とから成る互いに隣接した複数の第１積
   層副組立体を有する第１積層シートを形成し、該複数の
   第１積層副組立体は、該第１積層シート上でそれらの第
   １フェライト層のうちの少くとも２つの第１フェライト
   層の前記１つの縁が互いに水平方向に隣接するように配
   置されたものとし、 各々、第２フェライト層から成る互いに隣接した複数の
   第２積層副組立体を有する第２積層シートを前記第１積
   層シートの上に形成し、該各第２積層副組立体は、それ
   ぞれ対応する１つの第１積層副組立体に積重されたもの
   とし、 前記各第１積層副組立体とそれに対応する第２積層副組
   立体とがそれぞれ１つの独立した構造体を構成するよう
   に前記第１積層シート及び第２積層シートを切断し、 前記第１導体の前記一端に端子を連結して該端子を第１
   導体の一端に電気的に接続することから成るモノリシッ
   ク多層チップ素子製造方法。
2. 【請求項２】 モノリシック多層チップ素子の内部導体
   を外部端子に連結する方法であって、 複数の積層シートを形成し、該複数の積層シートを互い
   に平行に積重し、各積層シートは、互いに水平方向に近
   接して配置された複数の積層副組立体を有し、各積層副
   組立体は、それぞれ対応する１つの積層副組立体に積重
   され、それによって該複数の互いに近接して配置された
   積層副組立体が複数組の積層副組立体を構成するように
   し、該各積層副組立体は、フェライト層から成り、前記
   複数の積層シートの少くとも１つは、該各フェライト層
   上に積層された導体を有し、該各導体は、その一端が該
   フェライト層の１つの縁に水平方向に近接するように配
   置されたものとし、該複数の積層副組立体は、それらの
   フェライト層のうちの少くとも２つのフェライト層の前
   記１つの縁が互いに水平方向に隣接するように配置され
   たものとし、 前記各１組の積層副組立体がそれぞれ１つの独立した構
   造体を構成するように前記複数の積層シートを切断し、 前記各導体の前記一端に端子を連結することから成る方
   法。